本發明涉及集成電路技術領域，特別涉及一種GaAs-Ge-GaAs異質結構的SPiN二極管及其制備方法。

背景技術：

目前，國內外應用于等離子可重構天線的SPiN二極管采用的材料均為體硅材料，此材料存在本征區載流子遷移率較低問題，影響SPiN二極管本征區載流子濃度，進而影響其固態等離子體濃度；并且該結構的P區與N區大多采用注入工藝形成，此方法要求注入劑量和能量較大，對設備要求高，且與現有工藝不兼容；而采用擴散工藝，雖結深較深，但同時P區與N區的面積較大，集成度低，摻雜濃度不均勻，影響SPiN二極管的電學性能，導致固態等離子體濃度和分布的可控性差。

因此，選擇何種材料及工藝來制作一種SPiN二極管以應用于固態等離子天線就變得尤為重要。

技術實現要素：

因此，為解決現有技術存在的技術缺陷和不足，本發明提出一種GaAs-Ge-GaAs異質結構的SPiN二極管及其制備方法。

具體地，本發明實施例提出的一種GaAs-Ge-GaAs異質結構的SPiN二極管的制備方法，所述GaAs-Ge-GaAs異質結構的SPiN二極管用于制作固態等離子天線，所述制備方法包括步驟：

(a)選取GeOI襯底，

(b)刻蝕所述GeOI襯底的頂層Ge層以在所述頂層Ge層內形成第一溝槽和第二溝槽；

(c)在所述第一溝槽和所述第二溝槽內淀積GaAs材料；

(d)利用離子注入工藝對所述第一溝槽內的GaAs材料進行P型離子注入形成P型有源區，對所述第二溝槽內的GaAs材料進行N型離子注入形成N型有源區；

(e)在所述P型有源區和所述N型有源區表面形成引線孔并濺射金屬形成所述GaAs-Ge-GaAs異質結構的SPiN二極管。

在本發明的一個實施例中，在步驟(b)之前，還包括：

(x1)在所述GeOI襯底表面淀積第一保護層；

(x2)采用第一掩膜版，利用干法刻蝕工藝刻蝕所述第一保護層及所述GeOI襯底以在所述GeOI襯底內形成隔離溝槽；

(x3)利用CVD工藝在所述隔離溝槽內填充隔離材料；

(x4)利用CMP工藝去除所述第一保護層及所述隔離溝槽外的所述隔離材料形成所述GaAs-Ge-GaAs異質結構的SPiN二極管的隔離區。

在本發明的一個實施例中，步驟(x1)包括：

(x11)在所述GeOI襯底表面生成SiO₂材料形成第一SiO₂層；

(x12)在所述第一SiO₂層表面生成SiN材料形成第一SiN層以最終形成所述第一保護層。

在本發明的一個實施例中，步驟(b)包括：

(b1)在所述GeOI襯底表面形成第二保護層；

(b2)采用第二掩膜版，利用各向異性刻蝕工藝刻蝕所述第二保護層及所述頂層Ge層以在所述頂層Ge層形成所述第一溝槽和所述第二溝槽。

在本發明的一個實施例中，步驟(b1)包括：

(b11)在所述GeOI襯底表面生成SiO₂材料形成第二SiO₂層；

(b12)在所述第二SiO₂層表面生成SiN材料形成第二SiN層以最終形成所述第二保護層。

在本發明的一個實施例中，在步驟(c)之前，還包括：

(y1)在800℃～900℃下，氧化所述第一溝槽和所述第二溝槽以在所述第一溝槽和所述第二溝槽的內壁形成氧化層；

(y2)利用濕法刻蝕工藝，刻蝕所述第一溝槽和所述第二溝槽內壁的氧化層以完成所述第一型溝槽和所述第二溝槽內壁的平整化。

在本發明的一個實施例中，步驟(c)包括：

(c1)利用MOCVD工藝，在所述第一溝槽和所述第二溝槽內淀積GaAs材料；

(c2)利用CMP工藝，去除所述第一溝槽和所述第二溝槽外一定厚度的GaAs材料以完成所述第一溝槽和所述第二溝槽的平整化。

在本發明的一個實施例中，步驟(d)包括：

(d1)采用第三掩膜版，利用離子注入工藝對所述第一溝槽內的GaAs材料進行B離子注入形成所述P型有源區；

(d2)采用第四掩膜版，利用離子注入工藝在所述第二溝槽內的GaAs材料進行P離子注入形成所述N型有源區；

(d3)在所述P型有源區和所述N型有源區表面淀積SiO₂材料，利用退火工藝激活所述P型有源區和所述N型有源區的雜質；

(d4)去除SiO₂材料。

在本發明的一個實施例中，步驟(e)包括：

(e1)在整個襯底表面淀積SiO₂材料；

(e2)采用第五掩膜版，利用各向異性刻蝕工藝，刻蝕所述P型有源區和所述N型有源區表面部分位置的SiO₂材料形成所述引線孔；

(e3)在所述引線孔中濺射金屬材料；

(e4)鈍化處理并光刻PAD以形成所述GaAs-Ge-GaAs異質結構的SPiN二極管。

此外，本發明另一實施例提出的一種GaAs-Ge-GaAs異質結構的SPiN二極管，用于制作固態等離子天線，所述GaAs-Ge-GaAs異質結構的SPiN二極管采用上述任意方法實施例制得。

由上可知，本發明實施例通過對SPiN二極管采用了異質結結構，從而提高了載流子的注入效率和電流，故使異質鍺基SPiN二極管的性能優于同質SPiN二極管。并且，多晶GaAs材料和Ge的晶格失配特別小，所以異質結界面處的界面太特別小，故提高了器件的性能。另外，常規制作SPiN二極管的P區與N區的制備工藝中，均采用注入工藝形成，此方法要求注入劑量和能量較大，對設備要求高，且與現有工藝不兼容；而采用擴散工藝，雖結深較深，但同時P區與N區的面積較大，集成度低，摻雜濃度不均勻，影響SPiN二極管的電學性能，導致固態等離子體濃度和分布的可控性差。

通過以下參考附圖的詳細說明，本發明的其它方面和特征變得明顯。但是應當知道，該附圖僅僅為解釋的目的設計，而不是作為本發明的范圍的限定，這是因為其應當參考附加的權利要求。還應當知道，除非另外指出，不必要依比例繪制附圖，它們僅僅力圖概念地說明此處描述的結構和流程。

附圖說明

下面將結合附圖，對本發明的具體實施方式進行詳細的說明。

圖1為本發明實施例的一種GaAs-Ge-GaAs異質結構的SPiN二極管的制作方法流程圖；

圖2a-圖2r為本發明實施例的一種GaAs-Ge-GaAs異質結構的SPiN的制備方法示意圖；

圖3為本發明實施例的一種GaAs-Ge-GaAs異質結構的SPiN二極管的器件結構示意圖。

具體實施方式

為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式做詳細的說明。

本發明提出了一種適用于形成固態等離子體可重構天線的GaAs-Ge-GaAs異質結構的SPiN二極管的制備方法及器件。該GaAs-Ge-GaAs異質結構是基于絕緣襯底上的鍺(Germanium-On-Insulator，簡稱GeOI)形成橫向PiN二極管，其在加直流偏壓時，直流電流會在其表面形成自由載流子(電子和空穴)組成的固態等離子體，該等離子體具有類金屬特性，即對電磁波具有反射作用，其反射特性與表面等離子體的微波傳輸特性、濃度及分布密切相關。

GeOI橫向SPiN二極管等離子可重構天線可以是由GeOI橫向SPiN二極管按陣列排列組合而成，利用外部控制陣列中的SPiN二極管選擇性導通，使該陣列形成動態固態等離子體條紋、具備天線的功能，對特定電磁波具有發射和接收功能，并且該天線可通過陣列中SPiN二極管的選擇性導通，改變固態等離子體條紋形狀及分布，從而實現天線的重構，在國防通訊與雷達技術方面具有重要的應用前景。

以下，將對本發明制備的GeOI基SPiN二極管的工藝流程作進一步詳細描述。在圖中，為了方便說明，放大或縮小了層和區域的厚度，所示大小并不代表實際尺寸。

實施例一

請參見圖1，圖1為本發明實施例的一種GaAs-Ge-GaAs異質結構的SPiN二極管的制作方法流程圖，該方法適用于制備基于GeOI橫向SPiN二極管，且該GeOI橫向SPiN二極管主要用于制作固態等離子天線。該方法包括如下步驟：

(a)選取GeOI襯底，

(b)刻蝕所述GeOI襯底的頂層Ge層以在所述頂層Ge層內形成第一溝槽和第二溝槽；

(c)在所述第一溝槽和所述第二溝槽內淀積GaAs材料；

(d)利用離子注入工藝對所述第一溝槽內的GaAs材料進行P型離子注入形成P型有源區，對所述第二溝槽內的GaAs材料進行N型離子注入形成N型有源區；

(e)在所述P型有源區和所述N型有源區表面形成引線孔并濺射金屬形成所述GaAs-Ge-GaAs異質結構的SPiN二極管。

其中，對于步驟(a)，采用GeOI襯底的原因在于，對于固態等離子天線由于其需要良好的微波特性，而SPiN二極管為了滿足這個需求，需要具備良好的隔離特性和載流子即固態等離子體的限定能力，而GeOI襯底由于其具有能夠與隔離槽方便的形成pin隔離區域、二氧化硅(SiO₂)也能夠將載流子即固態等離子體限定在頂層Ge中，所以優選采用GeOI作為SPiN二極管的襯底。并且，由于鍺材料的載流子遷移率比較大，故可在I區內形成較高的等離子體濃度，提高器件的性能。

另外，在步驟(b)之前，還包括：

(x1)在所述GeOI襯底表面淀積第一保護層；

(x2)采用第一掩膜版，利用干法刻蝕工藝刻蝕所述第一保護層及所述GeOI襯底以在所述GeOI襯底內形成隔離溝槽；

(x3)利用CVD工藝在所述隔離溝槽內填充隔離材料；

(x4)利用CMP工藝去除所述第一保護層及所述隔離溝槽外的所述隔離材料形成

所述GaAs-Ge-GaAs異質結構的SPiN二極管的隔離區。

具體地，第一保護層包括第一二氧化硅(SiO₂)層和第一氮化硅(SiN)層；則第一保護層的形成包括：在GeOI襯底表面生成二氧化硅(SiO₂)以形成第一二氧化硅(SiO₂)層；在第一二氧化硅(SiO₂)層表面生成氮化硅(SiN)以形成第一氮化硅(SiN)層。這樣做的好處在于，利用二氧化硅(SiO₂)的疏松特性，將氮化硅(SiN)的應力隔離，使其不能傳導進頂層Ge，保證了頂層Ge性能的穩定；基于氮化硅(SiN)與Ge在干法刻蝕時的高選擇比，利用氮化硅(SiN)作為干法刻蝕的掩蔽膜，易于工藝實現。當然，可以理解的是，保護層的層數以及保護層的材料此處不做限制，只要能夠形成保護層即可。

其中，隔離槽的深度大于等于GeOI襯底的頂層Ge的厚度，保證了后續槽中二氧化硅(SiO₂)與GeOI襯底的氧化層的連接，形成完整的絕緣隔離。

再者，對于步驟(b)，具體可以包括如下步驟：

(b1)在所述GeOI襯底表面形成第二保護層；

(b2)采用第二掩膜版，利用各向異性刻蝕工藝刻蝕所述第二保護層及所述頂層Ge層以在所述頂層Ge層形成所述第一溝槽和所述第二溝槽。

具體地，第二保護層包括第二二氧化硅(SiO₂)層和第二氮化硅(SiN)層；則第二保護層的形成包括：在GeOI襯底表面生成二氧化硅(SiO₂)以形成第二二氧化硅(SiO₂)層；在第二二氧化硅(SiO₂)層表面生成氮化硅(SiN)以形成第二氮化硅(SiN)層。這樣做的好處類似于第一保護層的作用，此處不再贅述。

優選地，該第一溝槽和第二溝槽的底部距頂層Ge底部的距離為0.5微米～30微米，形成一般認為的深槽，這樣在形成P型和N型有源區時可以形成雜質分布均勻、且高摻雜濃度的P、N區和和陡峭的Pi與Ni結，以利于提高i區等離子體濃度。

再者，在步驟(c)之前，還可以包括：

(y1)在800℃～900℃下，氧化所述第一溝槽和所述第二溝槽以在所述第一溝槽和所述第二溝槽的內壁形成氧化層；

(y2)利用濕法刻蝕工藝，刻蝕所述第一溝槽和所述第二溝槽內壁的氧化層以完成所述第一型溝槽和所述第二溝槽內壁的平整化。

這樣做的好處在于：可以防止溝槽側壁的突起形成電場集中區域，造成Pi和Ni結擊穿。

再者，步驟(c)可以包括：

(c1)利用MOCVD工藝，在所述第一溝槽和所述第二溝槽內淀積GaAs材料；

(c2)利用CMP工藝，去除所述第一溝槽和所述第二溝槽外一定厚度的GaAs材料以完成所述第一溝槽和所述第二溝槽的平整化。

再者，對于步驟(d)，具體可以包括如下步驟：

步驟(d)包括：

(d1)采用第三掩膜版，利用離子注入工藝對所述第一溝槽內的GaAs材料進行B離子注入形成所述P型有源區；

(d2)采用第四掩膜版，利用離子注入工藝在所述第二溝槽內的GaAs材料進行P離子注入形成所述N型有源區；

(d3)在所述P型有源區和所述N型有源區表面淀積SiO₂材料，利用退火工藝激活所述P型有源區和所述N型有源區的雜質；

(d4)去除SiO₂材料。

另外，步驟(e)可以包括：

(e1)在整個襯底表面淀積SiO₂材料；

(e2)采用第五掩膜版，利用各向異性刻蝕工藝，刻蝕所述P型有源區和所述N型有源區表面部分位置的SiO₂材料形成所述引線孔；

(e3)在所述引線孔中濺射金屬材料；

(e4)鈍化處理并光刻PAD以形成所述GaAs-Ge-GaAs異質結構的SPiN二極管。

本發明提供的GaAs-Ge-GaAs異質結構的SPiN二極管的制備方法具備如下優點：

(1)SPiN二極管所使用的鍺材料，由于其高遷移率和大載流子壽命的特性，能有效提高了PiN二極管的固態等離子體濃度；

(2)SPiN二極管采用異質結結構，由于i區為鍺，其載流子遷移率高且禁帶寬度比較窄，在P、N區填充多晶GaAs從而形成異質結結構，GaAs材料的禁帶寬度大于鍺，故可產生高的注入比，提高器件性能；

(3)SPiN二極管采用異質結結構，并且I區的鍺和P、N區的多晶GaAs的晶格失配比較低，故在異質結界面處的缺陷很少，從而提高了器件的性能；

(4)SPiN二極管采用了一種基于刻蝕的深槽介質隔離工藝，有效地提高了器件的擊穿電壓，抑制了漏電流對器件性能的影響。

實施例二

請參見圖2a-圖2r，圖2a-圖2r為本發明實施例的一種GaAs-Ge-GaAs異質結構的SPiN二極管的制備方法示意圖，在上述實施例一的基礎上，以制備溝道長度為22nm(固態等離子區域長度為100微米)的GaAs-Ge-GaAs異質結構的SPiN二極管為例進行詳細說明，具體步驟如下：

步驟1，襯底材料制備步驟：

(1a)如圖2a所示，選取(100)晶向，摻雜類型為p型，摻雜濃度為10¹⁴cm^-3的GeOI襯底片101，頂層Ge的厚度為50μm；

(1b)如圖2b所示，采用化學氣相沉積(Chemical vapor deposition,簡稱CVD)的方法，在GeOI襯底上淀積一層40nm厚度的第一SiO₂層201；

(1c)采用化學氣相淀積的方法，在襯底上淀積一層2μm厚度的第一Si₃N₄/SiN層202；

步驟2，隔離制備步驟：

(2a)如圖2c所示，采用掩膜版，通過光刻工藝在上述保護層上形成隔離區，濕法刻蝕隔離區第一Si₃N₄/SiN層202，形成隔離區圖形；采用干法刻蝕，在隔離區形成寬5μm，深為50μm的深隔離槽301；

(2b)如圖2d所示，采用CVD的方法，淀積SiO₂ 401將該深隔離槽填滿；

(2c)如圖2e所示，采用化學機械拋光(Chemical Mechanical Polishing，簡稱CMP)方法，去除表面第一Si₃N₄/SiN層202和第一SiO₂層201，使GeOI襯底表面平整；

步驟3，P、N區深槽制備步驟：

(3a)如圖2f所示，采用CVD方法，在襯底上連續淀積延二層材料，第一層為300nm厚度的第二SiO₂層601，第二層為500nm厚度的第二Si₃N₄/SiN層602；

(3b)如圖2g所示，采用掩膜版，光刻P、N區深槽，濕法刻蝕P、N區第二Si₃N₄/SiN層602和第二SiO₂層601，形成P、N區圖形；采用干法刻蝕，在P、N區形成寬4μm，深5μm的深槽701，P、N區槽的長度根據在所制備的天線中的應用情況而確定；

(3c)如圖2h所示，在850℃下，高溫處理10分鐘，氧化槽內壁形成氧化層801，以使P、N區槽內壁平整；

(3d)如圖2i所示，利用濕法刻蝕工藝去除P、N區槽內壁的氧化層801。

步驟4，P、N接觸區制備步驟：

(4a)如圖2j所示，采用有機金屬化學氣相沉積(Metal-organic Chemical Vapor Deposition,簡稱MOCVD)工藝，在P、N區槽中淀積多晶GaAs1001，并將溝槽填滿；

(4b)如圖2k所示，采用CMP，去除表面多晶GaAs1001與第二Si₃N₄/SiN層602，使表面平整；

(4c)如圖2l所示，采用CVD的方法，在表面淀積一層多晶GaAs1201，厚度為200～500nm；

(4d)如圖2m所示，采用掩膜版，光刻P區有源區，采用帶膠離子注入方法進行P⁺注入，使P區有源區摻雜濃度達到0.5×10²⁰cm^-3，去除光刻膠，形成P接觸1301；

(4e)采用掩膜版，光刻N區有源區，采用帶膠離子注入方法進行N⁺注入，使N區有源區摻雜濃度為0.5×10²⁰cm^-3，去除光刻膠，形成N接觸1302；

(4f)如圖2n所示，采用選擇性刻蝕，刻蝕掉P、N接觸區以外的多晶GaAs1201，形成P、N接觸區；

(4g)如圖2o所示，采用CVD的方法，在表面淀積SiO₂1501，厚度為800nm；

(4h)在1000℃，退火1分鐘，使離子注入的雜質激活、并且推進GaAs中雜質；

步驟5，構成PIN二極管步驟：

(5a)如圖2p所示，在P、N接觸區光刻引線孔1601；

(5b)如圖2q所示，襯底表面濺射金屬，在750℃合金形成金屬硅化物1701，并刻蝕掉表面的金屬；

(5c)襯底表面濺射金屬，光刻引線；

(5d)如圖2r所示，淀積Si₃N₄/SiN形成鈍化層1801，光刻PAD，形成PIN二極管，作為制備固態等離子天線材料。

本實施例中，上述各種工藝參數均為舉例說明，依據本領域技術人員的常規手段所做的變換均為本申請之保護范圍。

本發明制備的應用于固態等離子可重構天線的SPiN二極管，首先，所使用的鍺材料，由于其高遷移率和大載流子壽命的特性，提高了SPiN二極管的固態等離子體濃度；另外，Ge基SPiN二極管的P區與N區采用了基于刻蝕的深槽刻蝕的多晶GaAs鑲嵌工藝，該工藝能夠提供突變結pi與ni結，并且能夠有效地提高pi結、ni結的結深，使固態等離子體的濃度和分布的可控性增強，有利于制備出高性能的等離子天線；其次，鍺材料由于其氧化物GeO熱穩定性差的特性，P區和N區深槽側壁平整化的處理可在高溫環境自動完成，簡化了材料的制備方法；再次，本發明制備的應用于固態等離子可重構天線的GeOI基SPiN二極管采用了一種基于刻蝕的深槽介質隔離工藝，有效地提高了器件的擊穿電壓，抑制了漏電流對器件性能的影響。

實施例三

請參照圖3，圖3為本發明實施例的異質Ge基SPiN二極管的器件結構示意圖。該GaAs-Ge-GaAs異質結構的SPiN二極管采用上述如圖1所示的制備方法制成，具體地，該GaAs-Ge-GaAs異質結構的SPiN二極管在GeOI襯底301上制備形成，且SPiN二極管的P區304、N區305以及橫向位于該P區304和該N區305之間的i區(本征區)均位于該GeOI襯底的頂層Ge302內。其中，該SPiN二極管可以采用STI深槽隔離，即該P區304和該N區305外側各設置有一隔離槽303，且該隔離槽303的深度大于等于該頂層Ge302的厚度。

綜上所述，本文中應用了具體個例對本發明SPiN二極管及其制備方法的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本發明的方法及其核心思想；同時，對于本領域的一般技術人員，依據本發明的思想，在具體實施方式及應用范圍上均會有改變之處，綜上所述，本說明書內容不應理解為對本發明的限制，本發明的保護范圍應以所附的權利要求為準。