本發明涉及半導體集成電路制造工藝技術領域，更具體地，涉及一種在后道銅互連中實現埋層刻蝕的方法。

背景技術：

隨著集成電路工藝的不斷發展和進步，半導體制程關鍵尺寸的不斷縮小，芯片上互連線的截面積和線間距離持續下降。在0.13um制程以上，半導體通常采用鋁作為后道連線的金屬材料。而進入到90nm及其以下制程時，隨著互連線層數和長度的迅速增加以及互連寬度的減小，鋁連線的電阻增加，導致互連時間延遲，信號衰減及串擾增加，同時電遷移和應力效應加劇，嚴重影響了電路的可靠性。而金屬銅具有更小的電阻率和電遷移率，因此，銅成為深亞微米時代的后道金屬的首選金屬材料。

傳統的集成電路的金屬連線是以金屬層的刻蝕方式來制作金屬導線的，然后進行介電層的填充、介電層的化學機械拋光，重復上述工序，進而成功進行多層金屬疊加。但是由于銅的干法刻蝕較為困難，刻蝕的殘留物無法抽吸，所以必須采用新的鑲嵌技術大馬士革工藝完成銅線互連。大馬士革工藝是首先在介電層上刻蝕金屬導線槽，然后填充金屬，再對金屬進行機械拋光，重復上述工序，進而進行多層金屬疊加。其中在填充金屬之前，會淀積一層埋層金屬Ta/TaN，作為金屬銅與介質之間的粘合劑并有利于淀積銅的籽晶層。然而，采用PVD方式淀積的這層埋層不僅會淀積在金屬導線槽或者通孔的側壁，也會淀積在介質的上表面上。淀積在介質的上表面上的埋層需要在后續的工藝中被完全刻蝕干凈。

請參閱圖1，圖1為現有技術的一種在后道互連中刻蝕埋層的方法流程圖。結合參閱圖2-圖4，圖2-圖4為現有技術的依據圖1所示的方法在后道互連中刻蝕埋層的結構示意圖。如圖1所示，在后道互連中刻蝕埋層的方法，主要包括以下步驟：

步驟S1：提供一襯底，如圖2所示，所述襯底由下到上依次包括襯底基體(圖中未畫出)、低k介質層01，低k介質鈍化層02，埋層金屬層03，金屬銅04；其中，所述低k介質層01和低k介質鈍化層02中含有通孔或溝槽，所述埋層金屬層03覆蓋在所述低k介質鈍化層02上及所述通孔或溝槽的側壁和底部，覆蓋有埋層金屬層03的通孔或溝槽中填充有金屬銅04；

步驟S2：采用CMP(化學機械拋光)工藝對金屬銅04進行粗拋；

步驟S3：采用SFP(無應力拋光)工藝對剩余金屬銅04進行細拋，停留在埋層金屬03表面；

步驟S4：采用BHF藥劑濕法刻蝕去除埋層金屬03表面被SFP工藝氧化的氧化物，BHF濕法刻蝕后的結構如圖3所示；

步驟S5:采用XeF₂干法刻蝕工藝各向同性刻蝕去除低k介質鈍化層02表面上的埋層金屬03，XeF₂干法刻蝕后的結構如圖4所示。

在上述步驟S5中，由于XeF₂氣體刻蝕是一種各向同性刻蝕，在通孔或者溝槽的頂部邊角上的埋層金屬由于受到的刻蝕較介質表面上的更為充分、速率更快，因此通孔或者溝槽的頂部邊角的埋層金屬優先被刻蝕掉。當XeF₂刻蝕不足時，即僅能夠將溝槽或通孔的邊角的埋層金屬刻蝕干凈，則容易在介質表面形成埋層金屬的殘留，如圖5所示；但是，當確保介質表面埋層金屬刻蝕足夠時，溝槽或通孔側壁頂部的埋層金屬又會被過刻蝕而形成空洞06，如圖6所示。上述兩種情況，都會導致器件失效。

技術實現要素：

本發明的目的在于克服現有技術存在的上述缺陷，提供一種在后道互連中刻蝕埋層的方法，通過在通孔或溝槽的埋層頂部形成氧化膜掩膜，避免金屬銅與介質間的空洞的形成。

為實現上述目的，本發明的技術方案如下：

一種在后道互連中刻蝕埋層的方法，包括以下步驟：

步驟S01：形成后道互連膜層結構，所述后道互連膜層結構由下到上依次包括低k介質層，低k介質鈍化層，埋層金屬層；其中，所述后道互連膜層結構中包含位于所述低k介質層和低k介質鈍化層的通孔或溝槽，所述埋層金屬層覆蓋在所述低k介質鈍化層上表面及所述通孔或溝槽的側壁和底部，覆蓋有所述埋層金屬層的通孔或溝槽中填充有金屬銅；

步驟S02：刻蝕去除部分埋層金屬，使得通孔或溝槽頂部的高出所述金屬銅上表面的埋層金屬被刻蝕干凈；

步驟S03：在所述低k介質鈍化層上的所述埋層金屬層上及填充有所述金屬銅的通孔或溝槽的頂部和側壁淀積一掩膜層；

步驟S04：刻蝕去除所述低k介質鈍化層上和所述金屬銅上的掩膜層，保留通孔或溝槽內的金屬埋層的頂部的掩膜；

步驟S05：刻蝕去除所述低k介質鈍化層表面剩余的埋層金屬；

步驟S06：去除通孔或溝槽內的金屬埋層的頂部的掩膜。

優選地，所述步驟S03中，所述掩膜層為二氧化硅膜層或BD或BDⅡ。

優選地，采用CVD工藝淀積所述掩膜層。

優選地，所述CVD工藝的反應氣體包括SiH₄和N₂O，SiH₄氣體流量為300sccm～500sccm，N₂O氣體流量是SiH₄氣體流量的20倍，壓力為1Torr～3Torr，溫度為300℃～500℃。

優選地，所述掩膜層的厚度大于所述埋層金屬層的初始厚度，所述掩膜層的厚度為200?！?00埃。

優選地，所述步驟S04中，各向異性刻蝕所述掩膜層。

優選地，采用干法等離子體刻蝕工藝各向異性刻蝕所述掩膜層。

優選地，所述步驟S04中，所述干法等離子體刻蝕工藝的反應氣體包括C₄F₈、O₂和Ar，C₄F₈氣體流量為40sccm～60sccm，Ar氣體流量為600sccm～800sccm，O₂氣體流量為20sccm～40sccm，壓力為50Torr～70mTorr，高頻功率為700W～900W,低頻功率為1000W～1300W。

優選地，所述步驟S06中，采用濕法刻蝕去除所述掩膜。

優選地，所述步驟S06中，濕法刻蝕的溶劑為DHF溶劑，其中，HF與H₂O體積比為1:100～1:500；刻蝕溫度為20℃～25℃，刻蝕時間為1min～5min；或者濕法刻蝕的溶劑為BHF溶劑，其中HF與NH₄F與H₂O體積比為1:5:50～1:20:100；刻蝕溫度為20℃～25℃，刻蝕時間為1min～5min。

優選地，所述步驟S02中，采用XeF₂干法刻蝕工藝各向同性刻蝕去除部分埋層金屬，刻蝕溫度為80℃～130℃；XeF₂氣體流量為6sccm～20sccm；XeF₂氣體壓力為0.5Torr～4Torr；刻蝕時間為30s～300s；刻蝕厚度為埋層金屬層厚度的2/3。

優選地，所述步驟S01中，所述低k介質層的材料為BD或者BDII；所述低k介質鈍化層的材料為SiCN或者SiON或者SiO₂；所述埋層金屬層的材料為Ti/TiN或者Ta/TaN。

優選地，所述步驟S01中，采用PVD工藝成長所述埋層金屬層。

優選地，所述Ti/TiN埋層金屬層由Ti和TiN兩種薄膜組成，先成長一層Ti薄膜，再成長一層TiN薄膜，TiN薄膜的厚度大于Ti薄膜，TiN薄膜和Ti薄膜的總厚度為100?！?00埃；或者Ta/TaN埋層金屬層由Ta和TaN兩種薄膜組成，先成長一層TaN薄膜，再成長一層Ta薄膜，Ta薄膜的厚度大于TaN薄膜，TaN薄膜和Ta薄膜的總厚度為100?！?00埃。

優選地，所述步驟S05中，采用XeF₂干法刻蝕工藝各向同性刻蝕去除低k介質鈍化層表面的埋層金屬；刻蝕溫度為80℃～130℃；XeF₂氣體流量為6sccm～20sccm；XeF₂氣體壓力為0.5Torr～4Torr；刻蝕時間為30s～300s；刻蝕厚度為埋層金屬層初始厚度的1/2。

從上述技術方案可以看出，本發明通過在埋層金屬刻蝕過程中引入氧化膜掩膜阻止了刻蝕氣體對通孔或溝槽內的位于金屬銅與低k介質層之間的埋層金屬的進一步刻蝕，從而確保低k介質鈍化層表面的埋層金屬既能被刻蝕干凈，又能夠避免金屬銅與介質間的空洞的形成。因此，本發明具有顯著特點。

附圖說明

圖1是現有技術的一種在后道互連中刻蝕埋層的方法流程圖；

圖2-圖4是現有技術的依據圖1所示的方法在后道互連中刻蝕埋層的結構示意圖；

圖5是現有技術中由于XeF₂刻蝕不足形成的介質表面埋層金屬殘留的照片示意圖；

圖6是現有技術中溝槽或通孔側壁頂部的埋層金屬被過刻蝕而形成空洞的照片示意圖；

圖7是本發明的一種在后道互連中刻蝕埋層的方法流程圖；

圖8-圖13是本發明的依據圖7的方法在后道互連中刻蝕埋層的結構示意圖。

具體實施方式

下面結合附圖，對本發明的具體實施方式作進一步的詳細說明。

需要說明的是，在下述的具體實施方式中，在詳述本發明的實施方式時，為了清楚地表示本發明的結構以便于說明，特對附圖中的結構不依照一般比例繪圖，并進行了局部放大、變形及簡化處理，因此，應避免以此作為對本發明的限定來加以理解。

在以下本發明的具體實施方式中，請參閱圖7，圖7是本發明的一種在后道互連中刻蝕埋層的方法流程圖。同時，結合圖8-圖13，圖8-圖13是本發明的依據圖7的方法在后道互連中刻蝕埋層金屬層的結構示意圖。如圖7所示，一種在后道互連中刻蝕埋層的方法，包括以下步驟：

步驟S01：形成后道互連膜層結構，所述后道互連膜層結構由下到上依次包括低k介質層11，低k介質鈍化層12，埋層金屬層13；其中，所述后道互連膜層結構中包含位于所述低k介質層11和低k介質鈍化層12的通孔或溝槽，所述埋層金屬層13覆蓋在所述低k介質鈍化層12上表面及所述通孔或溝槽的側壁和底部，覆蓋有所述埋層金屬層的通孔或溝槽中填充有金屬銅14。

在該步驟中，如圖8所示，采用現有技術在經過前道工藝的半導體襯底上由下到上依次形成低k介質層11和低k介質鈍化層12。低k介質層11的作用為實現各電路層的隔絕，為了降低能耗，低k介質層11的材料優選為BD或者BDII，其中，BDII為BD的優化版。低k介質鈍化層12作為刻蝕停止層，可以為SiCN(NDC)或者SiON或者SiO₂。然后，通過圖案化刻蝕形成位于低k介質層11和低k介質鈍化層12中的通孔或溝槽，用于在其中填充金屬銅進行導線互聯形成器件的電路。本發明中導線的材質選為銅，能夠通過CVD(化學氣相沉積)、濺射、化學鍍、電鍍等方法在形成的通孔或溝槽內淀積金屬銅14。為了保證金屬銅14與介質之間粘合度好，并有利于金屬銅的淀積生長，在形成的通孔或溝槽中填充金屬銅之前，需在通孔或溝槽的側壁和底部形成一層埋層金屬層13。但是，埋層金屬層13不僅淀積在通孔或溝槽的側壁和底部，也會淀積在低k介質鈍化層12的上表面，淀積在低k介質鈍化層的上表面的埋層金屬需要在后續的工藝中被完全刻蝕干凈，同時保證金屬銅與通孔或溝槽之間的埋層金屬不能被過刻蝕形成空洞，以免影響器件的性能。

本實施例中，采用PVD工藝淀積生長一層埋層金屬層13。埋層金屬層13可以由Ti和TiN兩種薄膜組成，先淀積生長一層Ti薄膜，再淀積成長一層TiN薄膜，TiN薄膜的厚度大于Ti薄膜，TiN薄膜和Ti薄膜的總厚度為100?！?00埃。其中，Ti薄膜易于與介質層粘結，TiN薄膜易于金屬銅的淀積生長，通常用于90nm以上制程的埋層金屬的制作。埋層金屬層13也可以由Ta和TaN兩種薄膜組成，先成長一層TaN薄膜，再成長一層Ta薄膜，Ta薄膜的厚度大于TaN薄膜，TaN薄膜和Ta薄膜總厚度為100?！?00埃。其中，TaN薄膜易于與介質層粘結，Ta薄膜易于金屬銅的淀積生長，通常用于90nm以下制程的埋層金屬的制作。

步驟S02：刻蝕去除部分埋層金屬13，使得通孔或溝槽頂部的高出所述金屬銅上表面的埋層金屬被刻蝕干凈。

在該步驟中，如圖9所示，采用XeF₂干法刻蝕工藝各向同性刻蝕去除部分埋層金屬，因為通孔或溝槽的頂部邊角上的埋層金屬受到的刻蝕較低k介質鈍化層12上的埋層金屬受到的刻蝕更為充分、刻蝕速率更快，因此，通孔或溝槽的頂部邊角的埋層金屬優先被刻蝕掉，當通孔或溝槽頂部的高出金屬銅上表面的埋層金屬被刻蝕干凈時，本步驟停止，則位于低k介質鈍化層12表面仍然留有部分埋層金屬層未被刻蝕干凈。

優選地，采用的XeF₂干法刻蝕工藝的刻蝕溫度為80～130℃；XeF₂氣體流量為6～20sccm；XeF₂氣體壓力為0.5～4Torr；刻蝕時間為30～300s；埋層金屬層在該步驟中被刻蝕的厚度約為埋層金屬層初始厚度的2/3。

步驟S03：在所述低k介質鈍化層上的所述埋層金屬層上及填充有所述金屬銅的通孔或溝槽的頂部和側壁淀積一掩膜層15。

在該步驟中，如圖10所示，在步驟S02得到的結構的上表面，即在低k介質鈍化層12上的埋層金屬層13上及填充有金屬銅14的通孔或溝槽的頂部和側壁淀積一掩膜層15，目的為保護通孔或溝槽內金屬銅14與低k介質層11間的埋層金屬層13不被刻蝕，以避免產生空洞，影響器件的性能。

優選地，采用CVD工藝淀積所述掩膜層15，CVD工藝的反應氣體包括SiH₄和N₂O，SiH₄氣體流量為300sccm～500sccm，N₂O氣體流量是SiH₄氣體流量的20倍，壓力為1Torr～3Torr，溫度為300℃～500℃。所述掩膜層15的厚度大于埋層金屬層13的初始厚度，使掩膜層15足夠厚以保護通孔或溝槽側壁的埋層金屬不被過刻蝕，所述掩膜層15的厚度為200埃～600埃。

優選地，掩膜層可以為二氧化硅膜層或BD或BDⅡ。

步驟S04：刻蝕去除所述低k介質鈍化層上和所述金屬銅上的掩膜層，保留通孔或溝槽內的金屬埋層的頂部的掩膜。

在該步驟中，如圖11所示，由于低k介質鈍化層12上的埋層金屬13需要被去除，而通孔或溝槽內的位于金屬銅14與低k介質層之間的埋層金屬13需要被保護，因此，選擇各向異性刻蝕工藝去除低k介質鈍化層12上和金屬銅14上的掩膜層，而通孔或溝槽側壁頂部的掩膜層形成保護側墻，作為后續埋層金屬刻蝕的掩膜。

優選地，采用干法等離子體刻蝕工藝各向異性刻蝕掩膜層15。干法等離子體刻蝕工藝的反應氣體包括C₄F₈、O₂和Ar，C₄F₈氣體流量為40sccm～60sccm，Ar氣體流量為600sccm～800sccm，O₂氣體流量為20sccm～40sccm，壓力為50Torr～70mTorr，高頻功率為700W～900W,低頻功率為1000W～1300W。為了讓低k介質鈍化層12上的埋層金屬完全暴露出來，以在后續刻蝕工藝中被完全刻蝕干凈，需將低k介質鈍化層上的掩膜15去除干凈,刻蝕量可以為掩膜厚度加上過刻蝕量10％。

步驟S05：刻蝕去除所述低k介質鈍化層12表面剩余的埋層金屬。

如圖12所示，經過步驟S04，通孔或溝槽內的位于金屬銅14與低k介質層11之間的埋層金屬13的頂端已經被掩膜層15保護起來，剩余的埋層金屬，即位于低k介質鈍化層表面的埋層金屬都需要被去除，并且可以過刻蝕以保證位于低k介質鈍化層表面剩余的埋層金屬層被刻蝕干凈。

優選地，采用XeF₂干法刻蝕工藝各向同性刻蝕去除低k介質鈍化層12表面的埋層金屬，刻蝕溫度為80～130℃；XeF₂氣體流量為6～20sccm；XeF₂氣體壓力為0.5～4Torr；刻蝕時間為30～300s；刻蝕厚度為埋層金屬層初始厚度的1/2。

步驟S06：去除通孔或溝槽內的金屬埋層的頂部的掩膜。

如圖13所示，在該步驟中，需將通孔或溝槽的頂部邊角上的掩膜15去除，以繼續進行后續的后道工藝?？梢圆捎脻穹ɑ蚋煞涛g去除掩膜15。優選地，采用濕法刻蝕去除所述掩膜15，濕法刻蝕的溶劑可以為DHF溶劑，其中，HF與H₂O體積比為1:100～1:500；刻蝕溫度為20℃～25℃，刻蝕時間為1min～5min。濕法刻蝕的溶劑也可以為BHF溶劑，其中HF與NH₄F與H₂O體積比為1:5:50～1:20:100；刻蝕溫度為20℃～25℃，刻蝕時間為1min～5min。

綜上所述，本發明通過在埋層金屬刻蝕過程中引入氧化膜掩膜阻止了刻蝕氣體對通孔或溝槽內的位于金屬銅與低k介質層之間的埋層金屬的進一步刻蝕，從而確保低k介質鈍化層表面的埋層金屬既能被刻蝕干凈，又能夠避免金屬銅與介質間的空洞的形成。

以上所述的僅為本發明的優選實施例，所述實施例并非用以限制本發明的專利保護范圍，因此凡是運用本發明的說明書及附圖內容所作的等同結構變化，同理均應包含在本發明的保護范圍內。