半導體裝置的制造方法
【專利說明】半導體裝置
[0001 ] 本分案申請是基于申請?zhí)枮?011800052763，申請日為2011年I月13日，發(fā)明名稱為“半導體裝置”的中國專利申請的分案申請。
技術領域
[0002]本發(fā)明的技術領域涉及一種半導體裝置。在此，半導體裝置是指通過利用半導體特性工作的所有元件及裝置。
【背景技術】
[0003]金屬氧化物的種類繁多且用途廣。氧化銦是公知的材料，并已經(jīng)被用作液晶顯示裝置等所需的透明電極材料。
[0004]在金屬氧化物中存在呈現(xiàn)半導體特性的金屬氧化物。作為呈現(xiàn)半導體特性的金屬氧化物，例如可以舉出氧化鎢、氧化錫、氧化銦、氧化鋅等，并且已知一種將這種金屬氧化物用作溝道形成區(qū)的薄膜晶體管(例如，參照專利文獻I至專利文獻4、非專利文獻I等)。
[0005]另外，作為金屬氧化物，不僅已知一元氧化物，而且還已知多元氧化物。例如，作為具有In、Ga及Zn的多元氧化物半導體，具有同源相(homologous phase)的InGa03(Zn0)m(m為自然數(shù))是周知的(例如，參照非專利文獻2至4等)。
[0006]并且，已經(jīng)確認到可以將包括上述那樣的In-Ga-Zn類氧化物的氧化物半導體也應用于薄膜晶體管的溝道形成區(qū)(例如，參照專利文獻5、非專利文獻5及6等)。
[0007][專利文獻I]日本專利申請公開昭60-198861號公報
[0008][專利文獻2]日本專利申請公開平8-264794號公報
[0009][專利文獻3]PCT國際申請日本公表平11-505377號公報
[0010][專利文獻4]日本專利申請公開2000-150900號公報
[0011][專利文獻5]日本專利申請公開2004-103957號公報
[0012][非專利文獻I ]M.W.Prins，K.0.Grosse-Holz ,G.Mu ller,J.F.M.Cilless en,J.B.Giesbers,R.P.ffeening,and R.M.ffolf,ferroelectric transparent thin-filmtransistor(鐵電透明薄膜晶體管)〃，Appl.Phys.Lett.(應用物理通信),17June 1996 ,Vol.68p.3650-3652
[0013][非專利文獻2]M.Nakamura，N.Kimizuka，andT.Mohri，"The Phase Relat1nsin the In2O3-Ga2ZnO4-ZnO System at 1350°C (1350°C下In2O3-Ga2ZnO4-ZnO系中的相關系)"，J.Solid State Chem.(固態(tài)物理化學)，1991，Vol.93，p.298-315
[0014][非專利文獻3]N.Kimizuka，M.1sobe ,and M.Nakamura, "Syntheses and Single-Crystal Data of Homologous Compounds，In203(Zn0)m(m=3，4 ,and 5), InGaOs(ZnO)3 ,andGa203(Zn0)m(m=7，8，9，and 16)in the In203-ZnGa204-Zn0 System(In203-ZnGa204-Zn0系中In203(Zn0)m(m=3，4，且5)，1甙303(2110)3，和63203(2110\(111 = 7，8，9，且16)，均相化合物的合成與單晶數(shù)據(jù))〃，J.Solid State Chem.(固態(tài)物理化學)，1995，Vol.116，ρ.170-178
[0015][非專利文獻4]M.Nakamura，N.Kimizuka，T.Mohri,and M.1sobe，"Syntheses andcrystal structures of homologous compounds，InFe03(Zn0)m(m:natural number)andrelated compounds(InFe03(Zn0)m(m:自然數(shù))與相關化合物，均相化合物的合成與單晶數(shù)據(jù)Γ,ΚΟΤΑΙ BUTSURI(SOLID STATE PHYSICS，固態(tài)物理)，1993，Vol.28,N0.5，pp.317-327
[0016][非專利文獻5]K.Nomura，H.0hta，Κ.Ueda，T.Kamiya，M.Hirano,and H.Hosono ,"Thin-fiIm transistor fabricated in single-crystalIine transparent oxidesemiconductor(單晶透明氧化物半導體中制造的薄膜晶體管)〃，SCIENCE(科學),2003，Vol.300,p.1269-1272
[0017][非專利文獻6]1(.1'1011111^，!1.0]1七&，厶.1&1^8；[，1'.1(&11115^，]\1.!1;^&110，已11(1H.Hosono，〃Room-temperature fabricat1n of transparent flexible thin-fiImtransistors using amorphous oxide semiconductors(使用非晶氧化物半導體的透明柔性薄膜晶體管的室溫制造)〃，NATURE(自然)，2004,Vol.432p.488-492
[0018]為了實現(xiàn)晶體管的工作的高速化、晶體管的低耗電量化、低價格化等，必須要實現(xiàn)晶體管的微型化。
[0019]在使晶體管微型化時，在制造工序中產生的缺陷成為大問題。例如，在使晶體管微型化時，也發(fā)生短溝道效應的問題。短溝道效應是指隨著晶體管的微型化(溝道長度(L)的縮短)顯現(xiàn)出來的電特性的退化。短溝道效應是由于漏極的電場的效應影響到源極而引起的。作為短溝道效應的具體例子，有閾值電壓的降低、亞閾值(S值)搖擺的增大、泄漏電流的增大等。尤其是已知使用氧化物半導體形成的晶體管在室溫下與使用硅形成的晶體管相比其截止電流小，這可認為因熱激發(fā)產生的載流子少，即載流子密度小。使用載流子密度小的材料的晶體管有顯現(xiàn)閾值電壓的降低等的短溝道效應的傾向。

【發(fā)明內容】

[0020]所公開的發(fā)明的一個實施方式的目的之一是提供抑制缺陷并實現(xiàn)微型化的半導體裝置。或者，所公開的發(fā)明的一個實施方式的目的之一是提供維持良好的特性并實現(xiàn)微型化的半導體裝置。
[0021 ]本發(fā)明的一個實施方式是一種半導體裝置，包括:氧化物半導體層;與氧化物半導體層接觸的源電極及漏電極;與氧化物半導體層重疊的柵電極;設置在氧化物半導體層與柵電極之間的柵極絕緣層；以及以與氧化物半導體層接觸的方式設置的絕緣層，其中，氧化物半導體層在其側表面與源電極或漏電極接觸，并且其上表面隔著絕緣層與源電極或漏電極重疊。
[0022]本發(fā)明的另一實施方式是一種半導體裝置，包括:設置在襯底上的柵電極;設置在柵電極上的柵極絕緣層;設置在柵極絕緣層上的氧化物半導體層；以接觸于氧化物半導體層上的方式設置的絕緣層；以及設置在絕緣層上和柵極絕緣層上的源電極及漏電極，其中，氧化物半導體層在其側表面與源電極或漏電極接觸，并且，氧化物半導體層的側表面的上端與絕緣層的側表面的下端對準。
[0023]本發(fā)明的另一實施方式是一種半導體裝置，包括:設置在襯底上的氧化物半導體層；以接觸于氧化物半導體層上的方式設置的絕緣層;設置在襯底上和絕緣層上的源電極及漏電極;設置在絕緣層上和源電極及漏電極上的柵極絕緣層；以及設置在柵極絕緣層上的柵電極，其中，氧化物半導體層在其側表面與源電極或漏電極接觸，并且其上表面隔著絕緣層與源電極或漏電極重疊。
[0024]在上述半導體裝置中，優(yōu)選的是，氧化物半導體層的側表面的上端與絕緣層的側表面的下端對準。另外，源電極及漏電極包括第一導電層和其電阻高于第一導電層的第二導電層，并且第二導電層與氧化物半導體層接觸。
[0025]本發(fā)明的另一實施方式是一種半導體裝置，包括:設置在襯底上的柵電極;設置在柵電極上的柵極絕緣層;設置在柵極絕緣層上的源電極及漏電極，該源電極及漏電極每一個包括第一導電層和其電阻高于第一導電層的第二導電層；以與柵電極重疊且與第二導電層接觸的方式設置的氧化物半導體層；以及設置在第一導電層與氧化物半導體層之間的絕緣層。
[0026]在上述半導體裝置中，優(yōu)選的是:第二導電層具有超出第一導電層的側表面在溝道長度方向上延伸的區(qū)域;第二導電層的厚度優(yōu)選為5nm至15nm;第二導電層優(yōu)選為金屬氮化物。
[0027]在此，半導體裝置是指能夠通過利用半導體特性工作的所有裝置。例如，顯示裝置、存儲裝置、集成電路等都包括在半導體裝置的范疇內。
[0028]另外，在本說明書等中，術語“上”或“下”不局限于構成要素的位置關系為“直接在…之上”或“直接在…之下”。例如，“柵極絕緣層上的柵電極”包括在柵極絕緣層和柵電極之間包含其他構成要素的情況。另外，術語“上”或“下”只是為了便于說明而使用的詞匯，在沒有特別的說明時，還包括將其上下顛倒的情況。
[0029]另外，在本說明書等中，術語“電極”或“布線”不在功能上限定其構成要素。例如，有時將“電極”用作“布線”的一部分，反之亦然。再者，術語“電極”或“布線”還包括多個“電極”或“布線”形成為一體的情況等。
[0030]另外，在使用極性不同的晶體管的情況或在電路工作中電流方向變化的情況等下，“源極”和“漏極”的功能有時互相調換。因此，在本說明書中，“源極”和“漏極”可以互相調換。
[0031]另外，在本說明書等中，“電連接”包括隔著“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要能夠進行連接對象間的電信號的發(fā)送和接收，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和布線，而且還包括晶體管等的開關元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
[0032]根據(jù)所公開的發(fā)明的一個實施方式，通過使源電極或漏電極與氧化物半導體層接觸的界面附近成為高電阻區(qū)域，可以使在源電極和漏電極之間電場緩和。由此，可以抑制閾值電壓下降等的短溝道效應。
[0033]通過像這樣的效果，可以解決因微型化所導致的問題，結果，可以使晶體管的尺寸充分地縮小。通過使晶體管的尺寸充分地縮小，使半導體裝置所占的面積縮小，半導體裝置的取得個數(shù)增大。由此，可以抑制每半導體裝置的制造成本。另外，由于使半導體裝置小型化，所以可以實現(xiàn)與現(xiàn)有的半導體裝置幾乎相同的尺寸的更提高其功能的半導體裝置。另夕卜，通過溝道長度的縮小可以得到工作的高速化、低耗電量化等的效果。換言之，通過根據(jù)所公開的發(fā)明的一個實施方式實現(xiàn)使用氧化物半導體的晶體管的微型化，可以得到各種各樣的效果。
[0034]像這樣，根據(jù)所公開的發(fā)明的一個實施方式，可以提供抑制缺陷或維持良好的特性，并實現(xiàn)微型化的半導體裝置。
【附圖說明】
[0035]圖1A和IB每一個是半導體裝置的截面圖；
[0036]圖2A至2E是涉及半導體裝置的制造工序的截面圖；
[0037]圖3A至3C每一個是半導體裝置的截面圖；
[0038]圖4A至4F是涉及半導體裝置的制造工序的截面圖；
[0039]圖5A和5B每一個是半導體裝置的截面圖；
[0040]圖6A至6E是涉及半導體裝置的制造工序的截面圖；
[0041 ]圖7是半導體裝置的截面圖；
[0042]圖8A至8D是涉及半導體裝置的制造工序的截面圖；
[0043]圖9A1及9A2和9B每一個是半導體裝置的電路圖的例子；
[0044]圖1OA和1B每一個是半導體裝置的電路圖的例子；
[0045]圖1IA至IIC每一個是半導體裝置的電路圖的例子；
[0046]圖12A至12F每一個是電子設備的例子。
[0047]符號說明
[0048]100:襯底，144:氧化物半導體層，146:柵極絕緣層，148:柵電極，150:絕緣層，180:晶體管，190:晶體管，141a:源電極，141b:漏電極，142a:第一導電層，142b:第一導電層，144a:氧化物半導體層，145a:第二導電層，145b:第二導電層，150a:絕緣層，200:襯底，242a:第一導電層，242b:第一導電層，243a:絕緣層，243b:絕緣層，244:氧化物半導體層，245:導電膜，245a:第二導電層，245b:第二導電層，246:柵極絕緣層，248:柵電極，252:絕緣膜，252a:側壁絕緣層，252b:側壁絕緣層，260:晶體管，270:晶體管，280:晶體管，300:襯底，344:氧化物半導體層，346:柵極絕緣層，348:柵電極，350:絕緣層，380:晶體管，390:晶體管，341a:源電極，341b:漏電極，342a:第一導電層，342b:第一導電層，344a:氧化物半導體層，345a:第二導電層，345b:第二導電層，350a:絕緣層，400:襯底，444:氧化物半導體膜，446:絕緣膜，448:柵電極，450:絕緣層，453:層間絕緣層，460:晶體管，442a:源電極，442b:漏電極，444a:氧化物半導體層，446a:柵極絕緣層，452a:側壁絕緣層，452b:側壁絕緣層，500:晶體管，510:晶體管，520:電容元件，550:存儲單元，560:存儲單元陣列，601:外殼，602:外殼，603:顯示部，604:鍵盤，611:主體，612:觸屏筆，613:顯示部，614:操作按鈕，615:外部接口，620:電子書閱讀器，621:外殼，623:外殼，625:顯示部，627:顯示部，631:電源按鈕，633:操作鍵，635:揚聲器，637:軸部，640:外殼，641:外殼，642:顯不面板，643:揚聲器，644:麥克風，645:操作鍵，646:定位裝置，647:照相用鏡頭，648:外部連接端子，649:太陽能電池單元，650:外部存儲器，661:主體，663:取景器，664:操作開關，665:顯示部，666:電池，667:顯示部，670:電視裝置，671:外殼，673:顯示部，675:支架，680:遙控操作機。
【具體實施方式】
[0049]下面，參照【附圖說明】本發(fā)明的實施方式的一個例子。所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細可以被變換為各種各樣的形式，而不脫離本發(fā)明的宗旨及其范圍。因此，本發(fā)明不應該被解釋為僅限定在以下實施方式所記載的內容中。
[0050]注意，為了容易理解內容，附圖等所示出的各結構的位置、大小和范圍等有時不表示實際上的位置、大小和范圍等。因此，所公開的發(fā)明不一定局限于附圖等所示出的位置、大小和范圍等。
[0051]另外，本說明書等中使用的“第一”、“第二”、“第三”等序數(shù)詞是為了避免構成要素的混同而附加的，而不是為了限定數(shù)目而附加的。
[0052]實施方式I
[0053]在本實施方式中，參照圖1A和IB及圖2A至2E說明根據(jù)所公開的發(fā)明的一個實施方式的半導體裝置的結構及其制造工序的例子。
[0054]〈半導體裝置的結構例〉
[0055]圖1A和IB示出作為半導體裝置的例子的晶體管的截面結構。圖1A和IB示出作為根據(jù)所公開的發(fā)明的一個實施方式的晶體管的底柵型晶體管。
[0056]圖1A所不的晶體管180具有:在襯底100上的棚.電極148;設置在棚.電極148上的極極絕緣層146;設置在柵極絕緣層146上的氧化物半導體層144a;以接觸于氧化物半導體層144a上的方式設置的絕緣層150a;以及設置在柵極絕緣層146上和絕緣層150a上的源電極141a及漏電極141b。
[0057]在圖1A所示的晶體管180中，氧化物半導體層144a在其側表面與源電極141a及漏電極141 b接觸。另外，氧化物半導體層144a的側表面的上端與絕緣層150a的側表面的下端對準，氧化物半導體層144a在其上方隔著絕緣層150a與源電極141a及漏電極141b重疊。就是說，氧化物半導體層144a只在側表面與源電極141 a及漏電極141 b接觸。
[0058]在本說明書中，側表面是指例如將氧化物半導體層和導電膜等沿大致垂直于襯底表面的方向截斷時的面，或者，沿從垂直于襯底表面的方向偏離±30°以上60°以下的方向截斷時的面，就是說，通過蝕刻膜狀的結構而產生的截斷面。另外，在本說明書中，“對準”包括“大致對準”。例如，通過使用同一掩模而蝕刻的疊層結構的層A的側表面和層B的側表面被看作對準。
[0059]另外，如圖1B所示的晶體管190那樣，也可以采用如下結構:作為源電極141a，依次層疊第二導電層145a和第一導電層142a;作為漏電極141b，依次層疊第二導電層145b和第一導電層142b。
[0060]〈晶體管的制造工序例〉
[0061]以下，參照圖2A至2E說明圖1A所不的晶體管的制造工序例。
[0062]首先，在具有絕緣表面的襯底100上形成導電膜，選擇性地蝕刻該導電膜，以形成柵電極148(參照圖2A)。但是，襯底100的整個表面不一定必須是絕緣表面，也可以在襯底100的表面的一部