本申請涉及半導體，尤其涉及一種晶體管及其制備方法。

背景技術：

1、目前，相關技術中提供的晶體管，在材料選擇方面，采用溫度穩定性差的聚合物或者大尺寸難以制備的單晶(例如，pmn-pt、sto)作為襯底材料；采用難以大尺寸制備的二維薄膜和鐵電材料作為溝道層的材料。襯底和溝道層的材料選擇制約了晶體管的大面積集成與制備。在晶體管性能方面，相關技術提供的晶體管難以實現連續波段的光信號顏色感知、且激勵響應較弱。

2、因此，目前亟需一種能實現寬波段響應、多模態感知的晶體管。

技術實現思路

1、本申請提供一種晶體管及其制備方法，旨在提供一種能實現寬波段響應、多模態感知的晶體管。

2、第一方面，本申請提供了一種晶體管，包括：

3、襯底層，以及依次層疊設置在所述襯底層上的鍵合層、柵電極層、柵介質層、溝道層，以及源漏電極層；

4、其中，柵介質層的材料包括單晶鉭酸鋰，且柵介質層的厚度范圍為[200nm，600nm]。

5、在一些實施例中，所述溝道層的材料包括：銦鎵鋅氧化物；

6、其中，所述溝道層的厚度范圍為[10nm，50nm]。

7、在一些實施例中，所述溝道層的材料包括：二硫化鉬、硒氧鉍、硒化銦中的至少一者；

8、其中，所述溝道層的厚度范圍為[1nm，5nm]。

9、在一些實施例中，所述鍵合層的材料包括：有機膠、樹脂膠、二氧化硅薄膜中的至少一者。

10、在一些實施例中，所述源漏電極層包括透明的ito電極；

11、所述源漏電極層的厚度范圍為[100nm，300nm]。

12、在一些實施例中，所述柵電極層包括層疊設置的第一金屬電極和第二金屬電極；

13、所述第一金屬電極和所述第二金屬電極的組合材料包括cr和au、ti和au、cr和pt、ti和pt中的一組。

14、在一些實施例中，所述柵電極層的厚度范圍為[100nm，200nm]。

15、在一些實施例中，所述襯底層的材料包括：硅、玻璃、單晶鉭酸鋰中的至少一者。

16、在一些實施例中，所述襯底層上設置有通孔。

17、另一方面，本申請還提供一種晶體管的制備方法，所述方法，包括：

18、利用電子束蒸發工藝，在單晶鉭酸鋰層靠近襯底層的一側蒸鍍柵電極層；

19、將所述柵電極層通過鍵合層粘接至襯底層上；

20、利用smart-cut或機械減薄工藝，將所述單晶鉭酸鋰層減薄至形成柵介質層；

21、利用干法刻蝕或濕法刻蝕工藝在所述襯底層上形成通孔；

22、利用磁控濺射法或原子層沉積法，在所述柵介質層上依次形成溝道層和源漏電極層。

技術特征：

1.一種晶體管，其特征在于，包括：襯底層，以及依次層疊設置在所述襯底層上的鍵合層、柵電極層、柵介質層、溝道層，以及源漏電極層；

2.根據權利要求1所述的晶體管，其特征在于，所述溝道層的材料包括：銦鎵鋅氧化物；

3.根據權利要求1所述的晶體管，其特征在于，所述溝道層的材料包括：二硫化鉬、硒氧鉍、硒化銦中的至少一者；

4.根據權利要求1所述的晶體管，其特征在于，所述鍵合層的材料包括：有機膠、樹脂膠、二氧化硅薄膜中的至少一者。

5.根據權利要求1所述的晶體管，其特征在于，所述源漏電極層包括透明的ito電極；

6.根據權利要求1所述的晶體管，其特征在于，所述柵電極層包括層疊設置的第一金屬電極和第二金屬電極；

7.根據權利要求1所述的晶體管，其特征在于，所述柵電極層的厚度范圍為[100nm，200nm]。

8.根據權利要求1所述的晶體管，其特征在于，所述襯底層的材料包括：硅、玻璃、單晶鉭酸鋰中的至少一者。

9.根據權利要求1所述的晶體管，其特征在于，所述襯底層上設置有通孔。

10.一種晶體管的制備方法，其特征在于，所述方法，包括：

技術總結
本申請公開了一種晶體管及其制備方法，屬于半導體技術領域。所述晶體管包括：襯底層，以及依次層疊設置在所述襯底層上的鍵合層、柵電極層、柵介質層、溝道層，以及源漏電極層；其中，柵介質層的材料包括單晶鉭酸鋰，且柵介質層的厚度范圍為[200nm，600nm]。本申請的技術方案旨在提供一種能實現寬波段響應、多模態感知的晶體管。

技術研發人員：萬青,胡鈺晴
受保護的技術使用者：甬江實驗室
技術研發日：
技術公布日：2025/4/28