專利名稱：延遲檢波電路以及接收裝置的制作方法
技術領域：
本發明涉及一種延遲檢波電路以及利用該延遲檢波電路的接收裝置，所述延遲檢波電路執行基于接收到的接收波對由發送裝置發送的數據進行解碼的解碼處理的一部分。
背景技術：
近年來，由于通信技術的進展，網絡化在各種技術領域中得以推進，建筑物內的各種設備正逐漸連接成網絡。例如在公寓、政府機構、大廳、商業大樓以及辦公樓等建筑物或者分戶住宅的建筑物內，設置有照明設備、空調設備、測量設備以及防盜設備等各種設備，這些設備通過指定的傳輸路徑相互連接從而網絡化，此外，近年來，通過將監控裝置與該網、絡連接，已經能夠集中進行監視及/或控制(集中進行監視以及控制的至少其中之一)。在此種通過使多個設備網絡化而進行集中監視及/或控制的監控系統中，主要利用收發指令數據或監視數據等數據的監控用的通信協議(communication protocol)。在這樣的監控用的通信協議中，例如有典型的通信協議即遵照RS485標準的通信協議、埃施朗公司開發的智能分散控制網絡技術即LonWorks (Local Operating Network, L0N,局部操作網絡)(注冊商標)或松下電工公司提倡的NMAST (注冊商標)等。該NMAST具有布線拓撲結構(wiring topology)自由、傳輸路徑可使用雙線(pair lines)等特征。而且，為了從在此類網絡上傳輸的通信信號中取出收容在其中的數據，必須進行解碼。解碼方式例如有同步檢波方式或延遲檢波方式，同步檢波方式是從網絡接收到的通信信號(接收信號中提取固定相位的信號(載波再生)，以此為基準(基準相位信號)來進行解碼，延遲檢波方式是通過比較相鄰的符號(時隙(time slot))的接收波的相位，即，以一符號前的信號為基準，如果與該信號的相位相同則將其數據的值設為“0”(或者“I”)，并且，如果與該信號的相位不同則將其數據的值設為“I” (或者“0”)，以此來進行解碼。該延遲檢波方式如上所述，無需為了進行解碼而如同步檢波方式般進行載波再生以生成基準相位信號。基于此種延遲檢波方式的電路例如有專利文獻I中公開的延遲檢波電路。該專利文獻I中公開的延遲檢波電路包括將接收到的二相PSK調制波的中頻信號轉換為方形波信號并放大的限幅放大器(limiter amplifier);僅取出該方形波信號中的上升邊緣的邊緣檢測部；產生具有基于該中頻信號的頻率的周期的鋸齒波信號的鋸齒波產生器；根據該上升邊緣取樣/保持該鋸齒波信號并檢測接收信號的相位作為電壓的第一取樣/保持電路；利用延遲了一符號的定時信號(timing signal)進一步取樣/保持該被取樣/保持的信號的第二取樣/保持電路；通過在兩取樣/保持的輸出信號之間進行減法運算檢測相鄰的兩符號之間的相位差的減法電路；生成與該減法電路的輸出信號同步的符號定時信號的定時再生電路；以及利用該定時信號識別該減法電路的輸出信號并輸出再生數據的識別電路。然而，延遲檢波電路與普通的電路同樣，要求低成本化及低功耗化。專利文獻I :日本專利公開公報特開平5-183593號

發明內容
本發明為鑒于上述情況而完成的發明，其目的在于提供一種延遲檢波電路以及利用該延遲檢波電路的接收裝置，所述延遲檢波電路利用與所述專利文獻I中公開的延遲檢波電路不同的結構來實現低成本且能降低功耗。本發明所涉及的延遲檢波電路執行基于接收到的接收波對由發送裝置發送的數據進行解碼的解碼處理的一部分。并且，本發明所涉及的接收裝置利用此種延遲檢波電路。因此，本發明所涉及的延遲檢波電路以及接收裝置的成本低且能降低功耗。本發明的上述以及其他目的、特征及優點可通過以下的詳細記載與附圖而明確。

圖I是表示實施方式中的通信裝置的結構的圖。圖2是表示圖I所示的通信裝置中的接收電路的結構的圖。圖3是表示圖I所示的通信裝置中所用的通信信號的幀結構的圖。圖4是用于說明圖I所示的通信裝置中的追蹤部的動作的圖。圖5是表示圖I所示的通信裝置中的解碼電路的結構的圖。
具體實施例方式下面結合附圖對本發明所涉及的一實施方式進行說明。另外，在各圖中標注相同附圖標記的結構表示相同的結構，適當省略其說明。圖I是表示實施方式中的通信裝置的結構的圖。圖2是表示實施方式的通信裝置中的接收電路的結構的圖。圖3是表示實施方式中的通信裝置中所用的通信信號的幀結構的圖。圖4是用于說明實施方式的通信裝置中的追蹤電路的動作的圖。圖5是表示實施方式的通信裝置中的解碼電路的結構的圖。圖5(A)示出解碼電路的第一結構，圖5(B)示出解碼電路的第二結構。本實施方式的通信裝置M是具備接收裝置的功能和發送裝置的功能的裝置，所述接收裝置接收從經由網絡而連接的其他通信裝置(未圖示)發送的通信信號，所述發送裝置經由所述網絡向所述其他通信裝置或者另外的通信裝置(未圖示)發送通信信號。作為該通信信號，在本實施方式中例如采用差動型二相相位調制方式(DBPSK方式)，要發送的數據通過DBPSK方式編碼(調制)，生成通信信號的發送波。在DBPSK方式中，如果所述要發送的數據的值為“0”，則彼此相鄰的兩個符號之間的相位變化量為“0”(或者“ ”)，如果所述要發送的數據的值為“1”，則所述相位變化量為“ n ”(或者“O”)。此種通信裝置M例如圖I所示,通過電橋二極管電路(bridge diode circuit) I與傳輸路徑PL連接，具備受電部2、模擬前端部(AFE部)3、通信部4、輸出輸入接口部(輸出輸入IF部)5。傳輸路徑PL是用于傳播(傳輸)通信信號的介質，連接于所述網絡、或者構成所述網絡的一部分。傳輸路徑PL在本實施方式中例如為一對雙線。在本實施方式中，通信裝置M如上所述通過電橋二極管電路I與一對雙線連接，因此將該通信裝置M連接于雙線(pair lines)時的布線極性相對于雙線為無極性，能夠無須考慮雙線的極性而與雙線連接。即，既可將電橋二極管電路I的一對輸入端的其中一端和另一端分別連接于雙線的電壓線和接地線，也可分別連接于雙線的接地線和電壓線。受電部2連接于電橋二極管電路1，并經由電橋二極管電路I從流經傳輸路徑PL的電力生成驅動本通信裝置M的驅動電力。受電部2在本實施方式中例如具備相對于在傳輸路徑PL上傳播的通信信號的通信波段為高阻抗的高阻抗電路(impedance uppercircuit)21和由交流電力生成直流電力的電源電路22。所謂相對于通信波段為高阻抗，是指對在傳輸路徑PL上傳播的通信信號的傳輸距離造成的影響小。高阻抗電路21例如具備相對于在傳輸路徑PL上傳播的通信信號的通信波段為高阻抗的感應器(inductor)。電源電路22例如具備三端子調節器和電容器，從交流電力生成指定的恒壓的驅動電力。流經傳輸路徑PL的電力經由電橋二極管電路I被供應至受電部2。受電部2通過、電源電路22將經由高阻抗電路21而供應的所述電力轉換為所述指定的恒壓的驅動電力，并將所述指定的恒壓供應至AFE部3以及通信部4等通信裝置M的需要驅動電力的各部分。AFE部3連接于電橋二極管電路1，并通過電橋二極管電路I使傳輸路徑PL與通信部4彼此結合，AFE部3經由電橋二極管電路I從傳輸路徑PL取出基于通信信號的接收波并輸出至通信部4，并且將基于來自通信部4的通信信號的發送波通過電橋二極管電路I而發送至傳輸路徑PL。AFE部3在本實施方式中例如具備電容器C1、C2、放大器31以及限幅放大器32。電容器Cl、C2是將流經傳輸路徑PL的電力成分的頻率、即至少除了基于通信信號的電力成分以外的電力成分的頻率進行切斷的元件。電容器Cl的一端連接于放大器31的輸出端,另一端連接于電橋二極管電路I的電壓線，由此而介于放大器31與電橋二極管電路I之間。電容器C2的一端連接于電橋二極管電路I的電壓線，另一端連接于后述的放大器AP (應為32)的輸入端，由此而介于電橋二極管電路I與放大器AP (應為32)之間。放大器31是以指定的放大率放大從通信部4輸入的通信信號的電路，通過從受電部2供應的驅動電力而被驅動。限幅放大器32通過以指定的固定值限制經由電橋二極管電路I以及電容器C2從傳輸路徑PL接收到的接收波的振幅，將所述接收波轉換為大致方形的波形即方形波信號并進行放大。限幅放大器32的輸出特性具有滯后性，若輸入指定閾值以上的電壓值，則輸出高電平的指定電壓值，若輸入小于所述指定閾值的電壓值，則輸出低電平的指定電壓值。限幅放大器32通過從受電部2向放大器AP (應為32)供應驅動電力而被驅動。基于在傳輸路徑PL上傳播的通信信號的通信波經由電橋二極管電路I作為接收波而被接收，該接收波經由AFE部3的電容器C2被輸入限幅放大器32，并根據接收波的振幅電平而被轉換為方形波信號并放大。并且，基于該放大后的接收波的方形波信號從AFE部3的限幅放大器32被輸出至通信部4。而且，由通信部4生成的通信信號從通信部4被輸入AFE部3的放大器31，以指定的放大率被放大后，經由電容器Cl以及電橋二極管電路I而被發送至傳輸路徑PL。限幅放大器32在本實施方式中，也可采用還兼具僅提取用于通信的通信波段(傳輸波段)的帶通濾波器(BPF)的功能的有源濾波器(active filter)。由此，能夠將除所述通信波段以外的頻率的信號作為噪聲而去除。通信部4分別連接于受電部2以及AFE部3，基于從AFE部3的限幅放大器32輸入的方形波信號對通信信號的數據進行解碼(解調)，并且將要發送的數據編碼(調制)成通信信號。通信部4在本實施方式中例如具備將要發送的數據編碼(調制)成通信信號的發送電路41以及基于AFE部3的限幅放大器32的輸出對通信信號的數據進行解碼(解調)的接收電路42。接收電路42的詳細情況后述。輸出輸入IF部5是連接于通信部4,用于在本通信裝置M與外部設備之間輸出輸入數據的接口電路。當所述外部設備連接在輸出輸入IF部5上時，從所述外部設備輸入到輸出輸入IF部5的數據被輸出至通信部4的發送電路41，并由通信部4的發送電路41編碼(調制)，另一方面，經通信部4的接收電路42解碼(解調)的數據被輸出至輸出輸入IF部5,并向所述外部設備輸出。所述接收電路42例如圖2所示，具備延遲檢波電路S、追蹤電路8以及解碼電路、9。延遲檢波電路S連接于AFE部3的限幅放大器32的輸出端，被輸入限幅放大器32的輸出，檢驗接收波是否為通信信號。更具體而言，延遲檢波電路S具備對所述接收波進行延遲相關運算的延遲相關運算電路6、基于延遲相關運算電路6的輸出檢驗所述接收波是否為由所述其他通信裝置發送的通信信號的捕捉電路7、以及用于向基于延遲相關運算電路6的輸出進行數據解碼的解碼電路9輸出延遲相關運算電路6的輸出的輸出部SL。本實施方式中，首先，捕捉電路7動作，基于延遲相關運算電路6的輸出來捕捉由所述其他發送裝置發送的通信信號。然后，后述的解碼電路9動作，檢測后述的前導部的結束。輸出部SL在本實施方式中，是連接延遲相關運算電路6與解碼電路9的布線(例如包括導線、基板的布線圖形或集成電路中的布線圖形等)。另外，輸出部SL并不限定于該布線，例如也可以是用于輸出延遲相關運算電路6的輸出的端子等。延遲相關運算電路6連接于AFE部3的限幅放大器32，具備例如I用乘法器(I用混合器(mixer))611> I用尼奎斯特濾波器(Nyquist filter)621、I用移位寄存器(shiftregister) 631、I用相關運算電路641、Q用乘法器(I (應為Q)用混合器)61Q、Q用尼奎斯特濾波器62Q、Q用移位寄存器63Q、Q用相關運算電路64Q以及加法器65。AFE部3的限幅放大器32的輸出以指定的取樣間隔被取樣后輸入接收電路42，并被輸入延遲相關運算電路6。取樣間隔是根據所謂的取樣定理來決定，但在本實施方式中被設定成，使在預先設定的指定個數n的取樣點對一符號的波形進行取樣。I用乘法器611連接于AFE部3的限幅放大器32，通過將限幅放大器32的輸出與局部頻率《的sin Co t相乘而生成I信號成分。I用尼奎斯特濾波器621連接于I用乘法器611，利用指定的尼奎斯特濾波器特性對從I用乘法器611輸出的I信號成分進行濾波。接收用的尼奎斯特濾波器與發送用的尼奎斯特濾波器成對(組)、具備尼奎斯特濾波器特性。I用移位寄存器631連接于I用尼奎斯特濾波器621，按照指定的比特數存儲I用尼奎斯特濾波器621的輸出。在本實施方式中，由于接收電路42被構成在所述n個取樣點對一符號的波形進行取樣，因此I用移位寄存器631由n比特構成，以便能夠存儲一符號的數據。移位寄存器是將多個存儲I比特數據(值)的觸發器(flip-flop)級聯而成的數字電路，是所述I比特的數據在該電路內依次移動(移位)的電路。I用相關運算電路641連接于I用尼奎斯特濾波器621以及I用移位寄存器631，進行I用尼奎斯特濾波器621的輸出與I用移位寄存器631的輸出的相關運算。由此，對I信號成分進行延遲相關運算。而且，同樣地，Q用乘法器61Q連接于AFE部3的限幅放大器32，通過將限幅放大器32的輸出與局部頻率o的-cos ot相乘而生成Q信號成分。Q用尼奎斯特濾波器62Q連接于Q用乘法器61Q，利用指定的尼奎斯特濾波器特性對從Q用乘法器61Q輸出的Q信號成分進行濾波。該接收用的尼奎斯特濾波器與發送用的尼奎斯特濾波器成對(組)，具備尼奎斯特濾波器特性。Q用移位寄存器63Q連接于Q用尼奎斯特濾波器62Q，按照指定的比特數存儲Q用尼奎斯特濾波器62Q的輸出。Q用移位寄存器63Q由n比特構成，以便能夠存儲一符號的數據。Q用相關運算電路64Q連接于Q用尼奎斯特濾波器62Q以及Q用移位寄存器63Q，進行Q用尼奎斯特濾波器62Q的輸出與Q用移位寄存器63Q的輸出的相關運算。由此，對Q信號成分進行延遲相關運算。加法器65與I用相關運算電路641以及Q用相關運算電路64Q分別連接，將I用相關運算電路641的輸出以及Q用相關運算電路64Q的輸出相加。其加法結果作為延遲相關運算電路6的輸出，由輸出部SL分別輸出至捕捉電路7以及解碼電路9。捕捉電路7連接于延遲相關運算電路6，例如圖2所示，具備平方運算電路71、第、一閾值比較電路72、sync (同步)用移位寄存器73、候選比較電路74、一致判定電路75以及圖形候選存儲電路76。平方運算電路71連接于延遲相關運算電路6的加法器65，對延遲相關運算電路6的輸出即加法器65的輸出計算其平方。第一閾值比較電路72連接于平方運算電路71，通過比較平方運算電路72的輸出(平方結果)與預先設定的指定的第一閾值Thl，將平方運算電路71的輸出二進制化。sync用移位寄存器73連接于第一閾值比較電路72，按照指定的比特數存儲第一閾值比較電路72的輸出(第一閾值比較結果)。sync用移位寄存器73由n比特構成，以便能夠存儲一符號的數據。延遲相關運算電路6的輸出由平方運算電路71計算其平方，其平方結果通過第一閾值比較電路72而與所述指定的第一閾值Thl加以比較，該第一閾值比較結果被存儲至sync用移位寄存器73。由此,基于延遲相關運算電路6的輸出的一符號的形狀被生成,在sync用移位寄存器中,存儲該基于延遲相關運算電路6的輸出的一符號的形狀。這樣，一符號的形狀由多個比特來表示。此種平方運算電路71、第一閾值比較電路72以及sync用移位寄存器73構成生成基于延遲相關運算電路6的輸出的一符號的形狀的形狀生成部，對應于該形狀生成部的一例。圖形候選存儲電路76將一符號的形狀的候選作為圖形候選而預先存儲多個。圖形候選是通過預先確定各比特的值而形成的指定的比特圖形(bit pattern),多個圖形候選的比特圖形互不相同，對于多個圖形候選的至少其中之一而言，各比特的至少其中之一的值為任意。此處，通信信號的巾貞100例如如圖3所示,具備前導部(preamble portion) 101和收容要發送的數據的有效載荷部(payload portion) 102,前導部101具備收容用于使解碼的時序與接收到的接收波同步以從接收到的接收波解碼數據的同步圖形的同步圖形部111 ;以及表示同步圖形部111的結束的SFD部112。SFD部112既表示前導部101的結束，還表示有效載荷部102的開始。本實施方式中，在該同步圖形部111中收容有例如“111……111”作為同步圖形，在SFD部112中收容有例如“1010”作為同步圖形。在DBPSK方式中，如上所述，將彼此相鄰的兩個符號間的相位變化量與數據的值對應起來。在此種DBPSK方式的情況下，若為Ill……111，則相位每次會反轉，因此采用“111……111”作為同步圖形，能夠容易地取得同
止/J/ O并且，當在n個取樣點對一符號進行了取樣時，進行延遲相關運算，其平方的第一閾值判定結果，在相關大、接收波中幾乎不夾雜噪聲的情況下(幾乎無噪聲重疊于接收波的情況下)，成為在16個取樣點的中心附近為“I”而其他處為“0”的圖形，例如“00……01110……00”或“00……00100……00”。但是，例如當有噪聲重疊于接收波或相位發生偏移等時，所述第一閾值判定結果有時在并非n個取樣點的中心附近之處出現“I”。因此，本實施方式中，在圖形候選存儲電路76中預先存儲多個所述圖形候選，多個圖形候選包括在并非n個取樣點的中心附近之處包含“I”的圖形或并非n個取樣點的中心附近之處為不定(數據值任意，即既可為“0”也可為“I”)的圖形等。多個圖形候選例如通過考慮該通信裝置所用的傳輸路徑的拓撲結構(topology)或其傳輸特性(例如相位的破壞方式等)等、而預先規定，除了 “00……01110……00”或“00……00100……00”這兩個圖形之外還包括
“00......011110......00”或“00......IXXl 11 IXXXl......00”等圖形。X 表示“0” 以及“I”。這
樣，圖形候選是通過預先確定各比特的值而形成的指定的比特圖形，多個圖形候選的比特圖形互不相同，對于多個圖形候選的至少其中之一而言，各比特的至少其中之一的值為任
O候選比較電路74與sync用移位寄存器73以及圖形候選存儲電路76分別連接，將存儲在sync用移位寄存器73中的一符號的形狀與存儲在圖形候選存儲電路76中的多個圖形候選各自的形狀進行比較。在將存儲在sync用移位寄存器73中的一符號的形狀與存儲在圖形候選存儲電路76中的多個圖形候選各自的形狀進行比較中，候選比較電路74比較存儲在sync用移位寄存器73的各比特的各值與圖形候選的各比特的各值。—致判定電路75，連接于候選比較電路74，基于從候選比較電路74輸入的其比較結果，當由候選比較電路74比較的sync用移位寄存器73的一符號的形狀與多個圖形候選的其中之一以n取樣間隔(一符號間隔)多次一致時，視為接收波是由所述其他通信裝置發送的通信信號。所述一致次數例如可為兩次、三次以及四次等。該一致次數越多，其判定精度越高，但另一方面，判定時間也越長。追蹤電路8連接于延遲檢波電路S，調整以與一符號的時間長度對應的時間間隔執行指定處理時的所述時間間隔，以便可在一符號的時間上的中央位置進行解碼。所述指定處理在本實施方式中列舉數據解碼電路92針對解碼電路9的Dec (解碼)用移位寄存器91進行的解碼處理。更具體而言，追蹤電路8例如如圖2所示，具備Tr(追蹤)用移位寄存器81和間隔調整電路82。Tr用移位寄存器81，連接于延遲檢波電路S的平方運算電路71，存儲由平方運算電路71對一符號的延遲相關運算電路6的輸出進行平方所得的平方結果。間隔調整電路82，連接于Tr用移位寄存器81，對存儲在Tr用移位寄存器81中的一符號的平方結果，將在時間上位于大致中央的中央位置的取樣值(mean(平均)值)、在時間上先于所述中央位置的一個取樣點的先行位置的取樣值(early值)以及在時間上后于所述中央位置的一個取樣點的后行位置的取樣值(late值)分別進行比較，并根據其比較結果調整所述時間間隔。更具體而言，首先，每隔n循環比較所述mean值、所述early值、所述Iate值,針對分別對應于所述三個值的MEAN計數、EARLY計數以及LATE計數，將所述比較結果為最大值的計數加一點。并且，當所述MEAN計數超過所述指定的第二閾值Th2時，時間調整電路82使解碼電路9動作以維持當前的所述時間間隔，當所述EARLY計數超過所述指定的第二閾值Th2時，時間調整電路82使解碼電路9動作以使當前的所述時間間隔增長一個取樣長度，并且，當所述LATE計數超過所述指定的第二閾值Th2時，時間調整電路82使解碼電路9動作以使當前的所述時間間隔減短一個取樣長度。在本實施方式中，各電路按照動作時鐘的時鐘定時(clocktiming)而動作，因為在n個取樣點對一符號進行取樣，所以如圖4所示，當所述MEAN計數超過所述指定的第二閾值Th2時，由于是符號的時間上大致中央位置與由解碼電路9解碼數據的定時一致的情況(參照圖4(1))，因此時間調整電路82以n循環的所述時間間隔使解碼電路9動作，以維持當前的同步定時(synchronization timing)(參照圖4 (A)、(B)、(C)以及(E)),當所述EARLY計數超過所述指定的第二閾值Th2時，由于是解碼電路9解碼數據的定時在時間上先于符號的時間上大致中央位置的情況(參照圖4(1))，因此時間調整電路82通過輸出、early_0Ut信號僅一次以(n+1)循環的所述時間間隔使解碼電路9動作，以使當前的同步定時延遲(參照圖4(A)、(B)、(C)、⑶以及(G))，并且，當所述LATE計數超過所述指定的第二閾值Th2時，由于是解碼電路9解碼數據的定時在時間上后于符號的時間上大致中央位置的情況(參照圖4(1))，因此時間調整電路82通過輸出late_out信號僅一次以(n_l)循環的所述時間間隔使解碼電路9動作，以使當前的同步定時提前(參照圖4(A)、(B)、(C)、(F)以及(H))。另外，圖4 (A)示出用于使通信部4的各電路的動作定時同步的時鐘，圖4 (B)示出Tr用移位寄存器81的各比特值(相關信號)，圖4(C)示出由延遲檢波電路S建立的同步定時，圖4 (D)示出EARLY計數，圖4 (E)示出MEAN計數，圖4 (F)示出LATE計數，圖4 (G)示出冊1^_0此信號，圖4 01)示出1&仏_0此信號，并且，圖4(1)是圖4 )以及圖4(C)的局部放大圖。解碼電路9通過所述輸出部SL連接于延遲檢波電路S的延遲相關運算電路6，基于延遲相關運算電路6的輸出進行數據解碼。更具體而言，解碼電路9例如圖2(圖5(A))所示，具備Dec用移位寄存器91以及數據解碼電路92。Dec用移位寄存器91通過所述輸出部SL連接于延遲檢波電路S的延遲相關運算電路6，存儲一符號的延遲相關運算電路6的輸出。數據解碼電路92連接于Dec用移位寄存器91，基于位于Dec用移位寄存器91的大致中央的中央位置的值解碼數據。更具體而言，由于通信信號以DBPSK方式被編碼，因此數據解碼電路92將位于Dec用移位寄存器91的大致中央的中央位置(中央位置的比特)上的值的符號比特與1、0對應起來作為解碼數據。另外，解碼電路9也可取代圖2(圖5(A))所示的結構，采用圖5(B)所示的結構。即，該解碼電路9A如圖5(B)所示，具備Dec用移位寄存器91以及數據解碼電路92A。Dec用移位寄存器91通過所述輸出部SL連接于延遲檢波電路S的延遲相關運算電路6，存儲一符號的延遲相關運算電路6的輸出。數據解碼電路92A連接于Dec用移位寄存器91，基于位于Dec用移位寄存器91的大致中央的中央位置的值、在時間上先于所述中央位置的先行位置的值以及在時間上后于所述中央位置的后行位置的值(例如位于緊鄰于所述中央位置前后的指定比特數(一個或者多個)的各值)來解碼數據。更具體而言，由于通信信號以DBPSK方式被編碼，因此數據解碼電路92A將位于Dec用移位寄存器91的大致中央的中央位置的值(中央位置的比特的值)、在時間上先于所述中央位置的先行位置的值以及在時間上后于所述中央位置的后行位置的值(例如位于所述中央位置前后的指定比特數(一個或多個)的各值)的總和的符號比特與1、0對應起來作為解碼數據。所述中央位置的前后的比特的比特數在圖5(B)所示的例子中，前為三比特且后為三比特，但并不限定于此，例如也可是前為兩比特且后為兩比特的情況或前為一比特且后為一比特的情況等。這樣，圖5(B)所示的結構的解碼電路9A不僅將位于Dec用移位寄存器91的大致中央的中央位置的值用于數據的解碼，也將先于所述中央位置的先行位置的值以及后于所述中央位置的后行位置的值、例如位于緊鄰于所述中央位置前后的各值用于數據的解碼，因此能夠精度更好且更正確地解碼數據。接下來，對于本實施方式的通信裝置M，說明其接收動作。本實施方式的通信裝置M例如通過省略圖示的電源開關等的接通而開始動作，此外，如果接收通信信號的接收動作開始，則無論有無通信信號，均從傳輸路徑PL經由電橋二極管電路I將接收波導入AFE部3。該導入的接收波經由電容器C2被輸入限幅放大器32，由限幅放大器32轉換為與接收波、的振幅電平相應的波形，該經波形轉換后的接收波從限幅放大器32輸出至通信部4的接收電路42。在接收電路42中，由延遲檢波電路S進行延遲檢波。更具體而言，首先，該經波形轉換后的接收波分別被輸入I用乘法器611以及Q用乘法器61Q。在I用乘法器611中，將該經波形轉換后的接收波與所述sincot相乘，通過該乘法生成的I信號成分被輸入I用尼奎斯特濾波器621。在I用尼奎斯特濾波器中，I信號成分通過以收發成對構成了尼奎斯特濾波器特性的濾波器特性而被濾波，經過濾波的I信號成分被輸入I用移位寄存器631以及I用相關運算電路641。在I用移位寄存器631中，所述經過濾波的I信號成分按照動作時鐘的時鐘定時從輸入端的比特(觸發器)依次向輸出端的比特(觸發器)移動，并被輸入I用相關運算電路641。在I用相關運算電路641中，按照所述動作時鐘的時鐘定時，對從I用尼奎斯特濾波器621輸入的所述經過濾波的I信號成分和從I用移位寄存器631輸入的一符號前的所述經過濾波的I信號成分進行相關運算(乘法)，其相關運算的結果被輸入加法器65。而且，同樣，在Q用乘法器61Q中，將該經波形轉換后的接收波與所述-cos t相乘，通過該乘法生成的Q信號成分被輸入Q用尼奎斯特濾波器62Q。在Q用尼奎斯特濾波器中，Q信號成分通過以收發成對構成了尼奎斯特濾波器特性的濾波器特性而被濾波，經過濾波的Q信號成分被輸入Q用移位寄存器63Q以及Q用相關運算電路641 (應為64Q)。在Q用移位寄存器63Q中，所述經過濾波的Q信號成分按照動作時鐘的時鐘定時從輸入端的比特(觸發器)依次向輸出端的比特(觸發器)移動，并被輸入Q用相關運算電路64Q。在Q用相關運算電路64Q中，按照所述動作時鐘的時鐘定時，對從Q用尼奎斯特濾波器62Q輸入的所述經濾波的Q信號成分和從Q用移位寄存器63Q輸入的一符號前的所述經濾波的Q信號成分進行相關運算(乘法)，其相關運算的結果被輸入加法器65。在加法器65中，將I用相關運算電路641的相關運算的結果與Q用相關運算電路64Q的相關運算的結果相加，其加法結果被輸出至輸出部SL，并被分別輸入捕捉電路7和解碼電路9。
此處，當設接收波為S(i)，接收波S(i)的實部為I(i)，接收波S(i)的虛部為Q(i)，虛數單位為j (j2 = -1)時，接收波S⑴被表示為S⑴=I⑴+jQ(i), 一符號前的接收波S(i-T)被表示為S(i-T) = I(i-T)+jQ(i-T)。時間T是I個符號的時間長度。本實施方式的通信裝置M中，由于在n個取樣點對一符號的波形進行取樣，因此T =nX取樣間隔。i是動作時鐘的時鐘編號。若如此般定義，則延遲相關值c (i)為c(i)=(I(i)+jQ(i)) (I(i-T)-jQ (i-T)) = [I (i) I (i_T)+Q (i) Q (i_T) ]+j [Q (i) I (i_T)-I (i)Q (i-T) ] = A+jB, A = I ⑴ I (i-T) +Q (i) Q (i-T)、B = Q ⑴ I (i-T) -I (i) Q (i-T)。在本實施方式的通信裝置M中，由于采用DBPSK，因此可忽略虛部B，通過上述結構如上所述般進行動作，僅將該實部A用于解碼電路。在捕捉電路7中，從延遲相關運算電路6輸入捕捉電路7的所述加法結果(延遲相關值c(i) =A)首先被輸入平方運算電路71。在平方運算電路71中，計算延遲相關值A的平方，其平方結果(e(i) =A2= ((I(i)I(i-T)) + (Q(i)Q(i-T)))2被輸入第一閾值比較、電路72。在第一閾值比較電路72中，將所述平方結果A2與指定的第一閾值Thl進行比較而二進制化，該二進制化后的平方結果A2'被輸入sync用移位寄存器73。即，當所述平方結果A2小于指定的第一閾值Thl時，設為“0”，另一方面，當所述平方結果A2為指定的第一閾值Thl以上時，設為“I”。在sync用移位寄存器73中，二進制化后的平方結果A2'按照動作時鐘的時鐘定時從輸入端的比特(觸發器)依次向輸出端的比特(觸發器)移動。并且，候選比較電路74在動作時鐘的每一時鐘定時，比較sync用移位寄存器73中的一符號的形狀與圖形候選存儲電路76中的多個圖形候選各自的形狀，其比較結果被輸入一致判定電路75。所述比較通過對彼此對應的各比特進行比較而被執行。在一致判定電路75中，基于所述比較結果，對經過候選比較電路74比較的sync用移位寄存器73中的一符號的形狀與圖形候選存儲電路76中的多個圖形候選的其中之一一致的次數進行計數(count)。并且，通過依次接收同步圖形的各比特，在接收電路42中，從候選比較電路74向一致判定電路75輸入所述一致的比較結果，在一致判定電路75中，基于所述比較結果，累加所述一致的次數。此處，在本實施方式中，由于通過n個取樣點對一符號進行取樣，因此為了高效地進行所述判定，在判定了第一次的一致時，捕捉電路7在第二次的判定動作中，在從第一次的一致判定起(n-1)次取樣后、n次取樣后以及(n+1)次取樣后的各定時進行所述判定。另外，捕捉電路7也可采用在從第一次的一致判定起n次取樣后進行所述判定的結構，但如上所述，通過在并非n次取樣后而是n次取樣后的前后即(n-1)次取樣后以及(n+1)次取樣后的各定時進行所述判定，能夠更可靠地捕捉同步圖形。此外，在本實施方式中，當判定了第二次的一致時，基于同樣的觀點，捕捉電路7在第三次的判定動作中，在從第一次的一致判定起(2n-2)次取樣后、(2n-l)次取樣后、2n次取樣后、(2n+l)次取樣后以及(2n+2)次取樣后的各定時進行所述判定。另外，捕捉電路7也可采用在從第一次的一致判定起2n次取樣后進行所述判定的結構，或者，還可采用在從第二次的一致判定起(n-1)次取樣后、n次取樣后以及(n+1)次取樣后的各定時進行所述判定的結構。并且，當所述一致的次數達到三次時，判定前導部101的檢測，捕捉基于延遲檢波的冋步。在該冋步捕捉之后，捕捉電路7的一致判定電路75使追S示電路8開始追S示動作，使解碼電路9開始解碼動作。在追S示電路8中，如果追I 示動作開始，則在Tr用移位寄存器81中，從捕捉電路7的平方運算電路71輸入的所述平方結果(e(i) =A2)按照動作時鐘的時鐘定時而從輸入端的比特(觸發器)依次向輸出端的比特(觸發器)移動。并且，時間調整電路82對應于由延遲檢波電路S捕捉到的同步，比較位于Tr用移位寄存器81的大致中央的中央位置的取樣值(mean值)、在時間上先于所述中央位置一個取樣點的先行位置的取樣值(early值)以及在時間上后于所述中央位置一個取樣點的后行位置的取樣值(late值)，并根據其比較結果來調整所述時間間隔。更具體而言，如以上參照圖4所述，間隔調整電路82在所述MEAN計數超過所述指定的第二閾值Th2時，將n循環作為所述時間間隔使解碼電路9動作以維持當前的同步定時，當所述EARLY計數超過所述指定的第二閾值Th2時，僅一次將(n+1)循環作為所述時間間隔使解碼電路9動作，以使當前的同步定時延遲，而且，當所述LATE計數超過所述指定的第二閾值Th2時，僅一次將(n-1)循環作為所述時間間隔使解碼電路9動作以使當如的同步定時提如。而且，在解碼電路9中，若其解碼動作開始，則在Dec用移位寄存器91中，從延遲檢波電路S的延遲相關運算電路6輸入的所述延遲相關值c (i) ( = A)按照動作時鐘的時、鐘定時而從輸入端的比特(觸發器)依次向輸出端的比特(觸發器)移動。并且，數據解碼電路92對應于由延遲檢波電路S捕捉到的同步，將位于Dec用移位寄存器91的大致中央的中央位置(中央位置的比特)上的值的符號比特與0、1對應起來作為解碼數據。或者，在取代數據解碼電路92而采用圖5(B)所示的數據解碼電路92A的情況下，數據解碼電路92A對應于由延遲檢波電路S建立的同步，將位于Dec用移位寄存器91的大致中央的中央位置的值(中央位置的比特的值)以及位于緊鄰所述中央位置的前后的各值(中央位置的比特的前后的各比特的各值)的總和的符號比特與0、1對應起來作為解碼數據。并且，捕捉電路7在所述同步捕捉之后，檢驗如此般經過解碼電路9解碼的數據，并檢測前導部101的SFD部112的比特圖形例如上述的“1010”，從而檢測前導部101的結
束，由此建立與發送信號的同步。通過如此般動作，通信裝置M在通信信號在傳輸路徑PL上傳播時，能夠對該通信信號進行延遲檢波，以從通信信號解碼數據。并且，在本實施方式的通信裝置M以及延遲檢波電路S中，延遲相關運算電路6對接收波進行延遲相關運算，捕捉電路7基于延遲相關運算電路6的輸出判定所述接收波是否為由發送裝置發送的通信信號，從而進行延遲檢波。并且，在延遲檢波處理的中途的工序中生成的延遲相關運算的結果(延遲相關值c(i)( = A))經由輸出部SL被輸出至解碼電路9。因此，與將接收波分配成兩部分，利用其中之一的接收波進行延遲檢波并且利用另一接收波進行解碼的典型的接收裝置的情況相比較，由于延遲檢波電路的一部分用于解碼處理，因此，此種本實施方式的通信裝置M以及延遲檢波電路S的成本低且能降低功耗。而且，在本實施方式的通信裝置M以及延遲檢波電路S中，預先準備了多個一符號的形狀的候選(圖形候選)，多個圖形候選被預先存儲在圖形候選存儲電路76中。因此，容易判定所述接收波為由所述其他通信裝置發送的通信信號，此種本實施方式的通信裝置M以及延遲檢波電路S能夠可靠地捕捉接收波的到來。另一方面，本實施方式的通信裝置M以及延遲檢波電路S在sync用移位寄存器73中的一符號的形狀與多個圖形候選的其中之一多次一致時，視為所述接收波為由所述其他通信裝置發送的通信信號(同步捕捉)。因此，此種本實施方式的通信裝置M以及延遲檢波電路S能夠判定所述接收波為由所述其他通信裝置發送的通信信號，從而能夠正確地進行延遲檢波。而且，在本實施方式的通信裝置M以及延遲檢波電路S中，對于所述多個圖形候選的至少其中之一而言，所述各比特的至少其中之一的值為任意。因此，即使在傳輸過程中符號的形狀與所述其他通信裝置的發送波形不同的情況下，也能判定所述接收波為由所述其他通信裝置發送的通信信號，此種本實施方式的通信裝置M以及延遲檢波電路S能夠更可靠地捕捉接收波的到來。而且，在本實施方式的通信裝置M以及延遲檢波電路S中，由于具備追蹤電路8，因此能夠修正所述其他通信裝置的時鐘間隔與通信裝置M的時鐘間隔的偏差，從而能夠更可靠地進行延遲檢波。而且，在本實施方式的通信裝置M以及延遲檢波電路S中，由于具備解碼電路9，因此能夠基于接收波來進行數據解碼。、而且，在典型的常用手段中，接收電路的輸入前的電路使用自動增益控制放大器(AGC放大器)和模擬-數字轉換器(AD轉換器)，從傳輸路徑PL取出的接收波通過所述AGC放大器而被調整為適當的振幅，由所述AD轉換器從模擬信號轉換為數字信號，并輸入接收電路。另一方面，在本實施方式的通信裝置M中，接收電路42的輸入前的電路如上所述使用限幅放大器32，從傳輸路徑PL取出的接收波通過該限幅放大器32被轉換為方形波信號，并輸入接收電路42。這樣，在本實施方式的通信裝置M中，由于取代典型的常用手段即AGC放大器和AD轉換器而使用限幅放大器32，因此電路規模減小，其結果是，本實施方式的通信裝置M的成本更低且能進一步降低功耗。并且，在本實施方式的通信裝置M中，基于上述低速DLC傳輸方式的通信裝置的成本低且能以低功耗實現。如上所述，本說明書公開了各種形態的技術，其中的主要技術歸納如下。一個形態所涉及的延遲檢波電路執行基于接收到的接收波對由發送裝置發送的數據進行解碼的解碼處理的一部分，包括延遲相關運算部，對所述接收波進行延遲相關運算；捕捉部，基于所述延遲相關運算部的輸出檢驗所述接收波是否為由所述發送裝置發送的通信信號；以及輸出部，用于向基于所述延遲相關運算部的輸出進行所述數據的解碼的解碼部輸出所述延遲相關運算部的輸出。在此種結構的延遲檢波電路中，延遲相關運算部對接收波進行延遲相關運算，捕捉部基于延遲相關運算部的輸出檢驗所述接收波是否為由發送裝置發送的通信信號，由此進行延遲檢波。并且，在該延遲檢波處理的中途的工序中生成的延遲相關運算的結果經由輸出部被輸出至解碼部。因此，與將接收波分配成兩部分，利用其中之一接收波來進行延遲檢波并且利用另一接收波來進行解碼的情況相比較，由于在解碼處理中利用了延遲檢波電路的一部分，因此，此種結構的延遲檢波電路的成本低且能降低功耗。此處，所述輸出部既可為例如輸出所述延遲相關運算部的輸出的端子，而且，也可為例如連接所述延遲相關運算部與所述解碼部的布線(例如包括導線、基板的布線圖形或集成電路中的布線圖形等)等。而且，在另一形態中，在上述的延遲檢波電路中，所述捕捉部包括圖形候選存儲部，將一符號的形狀的候選作為圖形候選而預先存儲多個；形狀生成部，生成基于所述延遲相關運算部的輸出的一符號的形狀；比較部，將所述形狀生成部的一符號的形狀與所述多個圖形候選的各候選分別比較；以及一致判定部，當由所述比較部比較的所述形狀生成部的一符號的形狀與多個圖形候選的其中之一多次一致時，判定所述接收波為由所述發送裝置發送的通信信號。在此種結構的延遲檢波電路中，預先準備多個一符號的形狀的候選。因此，容易判定所述接收波為由所述發送裝置發送的通信信號，此種結構的延遲檢波電路能夠可靠地捕捉接收波的到來。另一方面，該延遲檢波電路在所述形狀生成部的一符號的形狀與多個圖形候選的其中之一多次一致時，視為所述接收波為由所述發送裝置發送的通信信號(同步的捕捉)。因此，此種結構的延遲檢波電路能夠判定所述接收波為由所述發送裝置發送的通信信號，從而能夠正確地進行延遲檢波。而且，在另一形態中，在上述的延遲檢波電路中，所述形狀生成部包括平方運算部，對所述延遲相關運算部的輸出進行平方；閾值比較部，通過比較所述平方運算部的輸出與指定的閾值，將所述平方運算部的輸出二進制化；以及寄存部，存儲一符號的所述閾值比、較部的輸出。根據該結構，適于實現形狀生成部，適于實現延遲檢波電路。而且，在另一形態中，在上述的延遲檢波電路中，所述一符號的形狀用多個比特來表示，所述圖形候選是通過預先確定所述各比特的值而形成的指定的比特圖形，所述多個圖形候選的比特圖形互不相同，對于所述多個圖形候選的至少其中之一而言，所述各比特的至少其中之一的值為任意。在此種結構的延遲檢波電路中，對于所述多個圖形候選的至少其中之一而言，所述各比特的至少其中之一的值為任意。因此，即使在傳輸過程中符號的形狀不同于所述發送裝置的發送波形的情況下，也能視為所述接收波為由所述發送裝置發送的通信信號，此種結構的延遲檢波電路能夠更可靠地捕捉接收波的到來。而且，在另一形態中，在上述的延遲檢波電路中，還包括調整在以對應于一符號的時間長度的時間間隔執行指定處理時的所述時間間隔，以便能夠在一符號的時間上的中央位置進行解碼的追蹤部。由于此種結構的延遲檢波電路還包括追蹤部，因此能夠修正發送裝置的時鐘間隔與接收裝置的時鐘間隔的偏差，從而能夠更可靠地進行延遲檢波。而且，在另一形態中，在上述的延遲檢波電路中，所述追蹤部包括第二寄存部，存儲對一符號的所述延遲相關運算部的輸出進行平方所得的平方結果；以及間隔調整部，對存儲在所述第二寄存部中的一符號的平方結果將在其時間上位于大致中央的中央位置的值、在時間上先于所述中央位置的先行位置的值以及在時間上后于所述中央位置的后行位置的值分別進行比較，根據其比較結果調整所述時間間隔。根據該結構，適于實現追蹤部，適于實現延遲檢波電路。而且，在另一形態中，在上述的延遲檢波電路中，還包括基于所述延遲相關運算部的輸出進行所述數據的解碼的解碼部。由于此種結構的延遲檢波電路還包括解碼部，因而能夠基于接收波來進行數據解碼。而且，在另一形態中，在上述的延遲檢波電路中，所述解碼部包括第三寄存器，存儲一符號的所述延遲相關運算部的輸出；以及數據解碼部，基于位于所述第三寄存器的大致中央的中央位置的值來解碼數據。根據該結構，適于實現解碼部，適于實現延遲檢波電路。而且，在另一形態中，在上述的延遲檢波電路中，所述解碼部包括第三寄存器，存儲一符號的所述延遲相關運算部的輸出；以及第二數據解碼部，基于位于所述第三寄存器的大致中央的中央位置的值、在時間上先于所述中央位置的先行位置的值以及在時間上后于所述中央位置的后行位置的值來解碼數據。根據該結構，不僅考慮位于第三寄存器的大致中央的中央位置的值，還考慮相對于所述中央位置的所述先行位置的值以及相對于所述中央位置的所述后行位置的值、例如位于緊鄰所述中央位置的前后的指定比特數(一個或多個)的各值來進行解碼，因此，此種結構的延遲檢波電路能夠更正確地進行數據的解碼。而且，在另一形態中，在上述的延遲檢波電路中，所述通信信號采用具備前導部和、有效載荷部的幀結構，所述捕捉部在基于所述延遲相關運算部的輸出捕捉到由所述發送裝置發送的所述接收波的通信信號時，還基于所述解碼部的輸出檢測所述前導部的結束。此種結構的延遲檢波電路基于解碼部的輸出來檢測前導部的結束，從而能夠建立與發送信號的同步。并且，另一形態所涉及的接收裝置包括從傳輸路徑取出基于通信信號的接收波的耦合部；基于由所述耦合部取出的接收波對所述通信信號的數據進行解碼的接收部；以及由流經所述傳輸路徑的電力生成驅動所述接收部的驅動電力的受電部，其中，所述接收部具備上述的任一延遲檢波電路。由于此種結構的接收裝置的接收部具備上述的任一延遲檢波電路，因此成本低且能夠降低功耗。本申請以2010年2月4日提交的日本國專利申請特愿2010-022670為基礎，其內
容包含于本申請。為表述本發明，上文結合附圖并通過實施例對本發明進行了適當且充分的說明，但應當認識到，只要是本行業人士就可較為容易地變更及/或改良上述實施方式。因而，應該解釋為，本領域技術人員所實施的變更形態或改良形態只要未脫離權利要求書中記載的權利要求的權利范圍，該變更形態或該改良形態就仍包括在本權利要求的權利范圍內。產業上的可利用性根據本發明，能夠提供延遲檢波電路以及利用此延遲檢波電路的接收裝置。
權利要求
1.一種延遲檢波電路，執行基于接收到的接收波對由發送裝置發送的數據進行解碼的解碼處理的一部分，其特征在于包括 延遲相關運算部，對所述接收波進行延遲相關運算； 捕捉部，基于所述延遲相關運算部的輸出檢驗所述接收波是否為由所述發送裝置發送的通信信號；以及 輸出部，向基于所述延遲相關運算部的輸出進行所述數據的解碼的解碼部輸出所述延遲相關運算部的輸出。
2.根據權利要求I所述的延遲檢波電路，其特征在于，所述捕捉部包括 圖形候選存儲部，將一符號的形狀的候選作為圖形候選而預先存儲多個； 形狀生成部，生成基于所述延遲相關運算部的輸出的一符號的形狀； 比較部，將所述形狀生成部的一符號的形狀與所述多個圖形候選的各候選進行比較； 以及 一致判定部，當由所述比較部比較的所述形狀生成部的一符號的形狀與多個圖形候選的其中之一多次一致時，判定所述接收波為由所述發送裝置發送的通信信號。
3.根據權利要求2所述的延遲檢波電路，其特征在于，所述形狀生成部包括 平方運算部，對所述延遲相關運算部的輸出進行平方； 閾值比較部，通過比較所述平方運算部的輸出與指定的閾值，將所述平方運算部的輸出二進制化；以及 寄存部，存儲一符號的所述閾值比較部的輸出。
4.根據權利要求2所述的延遲檢波電路，其特征在于 所述一符號的形狀用多個比特來表示， 所述圖形候選是通過預先確定所述各比特的值而形成的指定的比特圖形， 所述多個圖形候選的比特圖形互不相同，對于所述多個圖形候選的至少其中之一而言，所述各比特的至少其中之一的值為任意。
5.根據權利要求I至4中任一項所述的延遲檢波電路，其特征在于還包括調整在以對應于一符號的時間長度的時間間隔進行指定處理時的所述時間間隔，以便在一符號的時間上的中央位置進行解碼的追蹤部。
6.根據權利要求5所述的延遲檢波電路，其特征在于，所述追蹤部包括 第二寄存部，存儲對一符號的所述延遲相關運算部的輸出進行平方所得的平方結果； 以及 間隔調整部，對存儲在所述第二寄存部中的一符號的平方結果，將在時間上位于大致中央的中央位置的值、在時間上先于所述中央位置的先行位置的值以及在時間上后于所述中央位置的后行位置的值分別進行比較，根據其比較結果調整所述時間間隔。
7.根據權利要求I至6中任一項所述的延遲檢波電路，其特征在于還包括基于所述延遲相關運算部的輸出進行所述數據的解碼的解碼部。
8.根據權利要求7所述的延遲檢波電路，其特征在于，所述解碼部包括 第三寄存器，存儲一符號的所述延遲相關運算部的輸出；以及 數據解碼部，基于位于所述第三寄存器的大致中央的中央位置的值來解碼數據。
9.根據權利要求7所述的延遲檢波電路，其特征在于，所述解碼部包括第三寄存器，存儲一符號的所述延遲相關運算部的輸出；以及第二數據解碼部，基于位于所述第三寄存器的大致中央的中央位置的值、在時間上先于所述中央位置的先行位置的值以及在時間上后于所述中央位置的后行位置的值來解碼數據。
10.根據權利要求7至9中任一項所述的延遲檢波電路，其特征在于 所述通信信號，采用具備前導部和有效載荷部的幀結構， 所述捕捉部，在基于所述延遲相關運算部的輸出捕捉到由所述發送裝置發送的所述接收波的通信信號時，還基于所述解碼部的輸出檢測所述前導部的結束。
11.一種接收裝置，其特征在于包括 從傳輸路徑取出基于通信信號的接收波的耦合部； 基于由所述耦合部取出的接收波對所述通信信號的數據進行解碼的接收部；以及 由流經所述傳輸路徑的電力生成驅動所述接收部的驅動電力的受電部，其中， 所述接收部具備權利要求I至10中任一項所述的延遲檢波電路。
全文摘要
本發明提供一種低成本且能降低功耗的延遲檢波電路以及利用該延遲檢波電路的接收裝置。本發明所涉及的延遲檢波電路執行基于接收到的接收波對由發送裝置發送的數據進行解碼的解碼處理的一部分。并且，本發明所涉及的接收裝置利用此種延遲檢波電路。因此，本發明所涉及的延遲檢波電路以及接收裝置的成本低且能降低功耗。
文檔編號H04L27/227GK102754404SQ201080063118
公開日2012年10月24日 申請日期2010年7月6日 優先權日2010年2月4日
發明者前田充, 梅田直樹 申請人:松下電器產業株式會社