1.一種基于FPGA的光纖數字同步接口系統，其特征在于：包括至少兩個繼電保護裝置以及其相互連接的光纖，所述繼電保護裝置包括微處理器、FPGA控制器和用于光電信號轉化的光收發模塊，所述FPGA控制器包括HDLC幀協議收發器和采用CMI碼的物理層光纖通訊線路，所述HDLC幀協議收發器由發送控制模塊和接收控制模塊組成，微處理器通過總線方式與FPGA控制器中的HDLC通訊連接，HDLC與CMI連通進而與光收發模塊相連。
2.根據權利要求1所述的一種基于FPGA的光纖數字同步接口系統，其特征在于：所述發送控制模塊包括發送控制接口模塊、發送同步模塊、CRC校驗生成模塊、發送FIFO緩存模塊、插零和并串轉換模塊以及插標志位模塊，所述發送控制接口模塊一端與微處理器總線接口連接，另一端分別與送同步模塊、CRC校驗生成模塊和發送FIFO緩存模塊相連后，再與插零和并串轉換模塊連接，所述插零和并串轉換模塊后連接有插標志位模塊，串行好的HDLC幀通過幀發送器到采用CMI碼的物理層進行CMI編碼。
3.根據權利要求1所述的一種基于FPGA的光纖數字同步接口系統，其特征在于：所述接收控制模塊包括接收控制接口模塊、接收同步模塊、CRC校驗驗證模塊、接收FIFO緩存模塊、刪零和串并轉換模塊以及去標志位模塊，采用CMI碼的物理層進行CMI解碼后的數據傳輸給去標志位模塊，所述去標志位模塊與刪零和串并轉換模塊相連，刪零和串并轉換模塊分別接收同步模塊、CRC校驗驗證模塊和接收FIFO緩存模塊相連后，再與接收控制接口模塊連接，接收控制接口模塊最后與微處理器總線接口相連。
4.根據權利要求2所述的一種基于FPGA的光纖數字同步接口系統，其特征在于：所述CMI編碼電路包括0信號編碼電路、1信號編碼電路、時序控制模塊和編碼控制輸出模塊，NRZ碼輸入到CMI編碼電路后，分為0信號編碼電路和1信號編碼電路，0信號編碼電路和1信號編碼電路分別與時序控制模塊相連并由其控制，0信號編碼電路、1信號編碼電路和時序控制模塊都與編碼控制輸出模塊相連，并經過編碼控制輸出模塊后輸出CMI碼。
5.根據權利要求3所述的一種基于FPGA的光纖數字同步接口系統，其特征在于：所述CMI解碼電路包括同步時鐘提取電路、誤碼檢測電路、碼流控制電路和解碼判決電路，所述同步時鐘提取電路分別與誤碼檢測電路、碼流控制電路和解碼判決電路相連，誤碼檢測電路和解碼判決電路分別與碼流控制電路相連并由其控制，高精度時鐘和CMI碼輸入到同步時鐘提取電路后，經過誤碼檢測電路、碼流控制電路和解碼判決電路后，從誤碼檢測電路輸出誤碼標志以及從解碼判決電路輸出NRZ碼。
6.根據權利要求5所述的一種基于FPGA的光纖數字同步接口系統，其特征在于：所述同步時鐘提取電路包括數字濾波、PLL、跳變沿提取電路、帶清零抖動判斷的N進制計數器和固定延遲，CMI碼經過數字濾波進入跳變沿提取電路后，一端通過固定延遲輸出CMI碼，另一端通過帶清零抖動判斷的N進制計數器后輸出同步時鐘。