本發明涉及顯示技術領域，尤其是涉及一種移位寄存器單元、柵極掃描電路。

背景技術：

GOA(Gate Driver On Array，柵極驅動電路集成到陣列基板上)是實現顯示裝置窄邊化的一種重要手段。一般的，集成到陣列基板上的柵極驅動電路由多級的移位寄存器單元組成，每一級移位寄存器單元依次移位輸出一個掃描脈沖到各行像素單元中的薄膜晶體管的柵極上，使得對應的薄膜晶體管導通，從而實現對各行像素單元的驅動過程。

現有技術中常見的柵極驅動電路中的移位寄存器單元主要由薄膜晶體管和電容器件構成.對于每一級移位寄存器單元來說，其本次輸出掃描脈沖output(n)作為下一級移位寄存器單元的輸入input(n+1)，為下一級移位寄存器單元提供初始電壓，也就是說現有的柵極驅動電路只能實現對柵線的正向掃描，即從G(1)到G(N)方向的掃描。

然而，在實際應用過程中，經常對柵線進行正向掃描可能會使得前幾級的移位寄存器單元中的器件損耗，降低顯示面板的使用壽命。此外，柵極驅動電路在對柵線進行掃描時可依次點亮TFT面板中每一行液晶單元的顯示點，且每次只有一行液晶單元的顯示點亮，其他行不點亮，直到TFT面板中最后一行液晶單元的顯示點被點亮，再重新從TFT面板中第一行液晶單元的顯示點開始重復執行，這種顯示方式相對單一，顯示的靈活性差，無法滿足各種不同狀態的顯示需求。

技術實現要素：

本發明的一個目的在于提供一種新型的移位寄存器單元，用以解決現有的包含移位寄存器單元的柵極驅動電路在對柵線進行掃描采用正向逐行掃描的方式，使得顯示方式相對單一、靈活性差，無法滿足各種不同狀態的顯示需求的問題。

為解決上述問題，本發明提供了一種移位寄存器單元、柵極掃描電路。

第一方面，本發明提供了一種移位寄存器單元，包括：

輸入模塊，連接第一直流電壓端、第二直流電壓端、第三直流電壓端、第一掃描脈沖輸入端、第二掃描脈沖輸入端和第一節點；用于在第一掃描脈沖輸入端為第一電平時，將第一節點與第一直流電壓端導通；在第二掃描脈沖輸入端為第一電平時，將第一節點與第二直流電壓端導通；

第一儲能模塊，連接第一節點，用于在第一節點懸浮時，維持第一節點的電荷；

第二儲能模塊，連接第三節點，用于在第三節點懸浮時，維持第三節點的電荷；

第一輸出模塊，連接第一節點、第一時鐘信號端和第一掃描脈沖輸出端，用于在第一節點為第一電平時，將第一掃描脈沖輸出端與第一時鐘信號端導通；

第二輸出模塊，連接第一節點、第二時鐘信號端和第二掃描脈沖輸出端，用于在第一節點為第一電平時，將第二掃描脈沖輸出端與第二時鐘信號端導通；

復位模塊，連接第一節點、第三節點、第四直流電壓端、第一掃描脈沖輸出端、第二掃描脈沖輸出端；用于在第三節點為第一電平時，將第一節點、第一掃描脈沖輸出端、第二掃描脈沖輸出端與第四直流電壓端導通；

第三節點電平控制模塊，連接第三直流電壓端、第四直流電壓端、第一節點、第三節點、第四節點；用于在第四節點為第一電平時，將第三節點與第三直流電壓端導通，在第一節點為第一電平時，將第三節點與第四直流電壓端導通；

第四節點電平控制模塊，連接第一直流電壓端、第二直流電壓端、第三時鐘信號端、第四節點；用于在第一直流電壓端為第一電平時，將第四節點與第三時鐘信號端導通；在第二直流電壓端為第一電平時，將第四節點與第三時鐘信號端導通。

可選地，還包括：

重置模塊，連接第三節點、重置使能控制端、第三直流電壓端、第四直流電壓端、第一掃描脈沖輸出端和第二掃描脈沖輸出端；用于在重置使能控制端為第一電平時，將第三節點與第四直流電壓端導通，將第一掃描脈沖輸出端和第二掃描脈沖輸出端與第三直流電壓端導通。

可選地，所述重置模塊包括第一晶體管、第二晶體管和第三晶體管；

所述第一晶體管的柵極連接重置使能控制端，源極和漏極中的一個連接第四直流電壓端，另一個連接第三節點；

所述第二晶體管的柵極連接重置使能控制端，源極和漏極中的一個連接第三直流電壓端，另一個連接第一掃描脈沖輸出端；

所述第三晶體管的柵極連接重置使能控制端，源極和漏極中的一個連接第三直流電壓端，另一個連接第二掃描脈沖輸出端。

可選地，所述輸入模塊包括第四晶體管、第五晶體管和傳輸模塊；所述第四晶體管的柵極連接第一掃描脈沖輸入端、源極和漏極中的一個連接第一直流電壓端，另一個連接第一節點；

所述第五晶體管的柵極連接第二掃描脈沖輸入端、源極和漏極中的一個連接第一直流電壓端，另一個連接第一節點；

所述傳輸模塊包括：第六晶體管，所述第六晶體管的柵極連接第三直流電壓端、源極和漏極中的一個連接第二節點，另一個連接第一節點。

可選地，第一儲能模塊包括第一電容，所述第一電容的一端連接第一節點，另一端連接第四直流電壓端；和/或

第二儲能模塊，包括第二電容，所述第二電容的一端連接第三節點，另一端連接第四直流電壓端。

可選地，所述第一輸出模塊包括第七晶體管；所述第七晶體管的柵極連接第一節點，源極和漏極中的一個連接第一掃描脈沖輸出端，另一個連接第一時鐘信號端；和/或，

所述第二輸出模塊包括第八晶體管；所述第八晶體管的柵極連接第一節點，源極和漏極中的一個連接第二掃描脈沖輸出端，另一個連接第二時鐘信號端。

可選地，所述復位模塊包括：

第九晶體管、第十晶體管和第十一晶體管；

所述第九晶體管的柵極連接第三節點，源極和漏極中的一個連接第一節點，另一個連接第四直流電壓端；

所述第十晶體管的柵極連接第三節點，源極和漏極中的一個連接第一掃描脈沖輸出端，另一個連接第四直流電壓端；

所述第十一晶體管的柵極連接第三節點，源極和漏極中的一個連接第二掃描脈沖輸出端，另一個連接第四直流電壓端。

可選地，所述第三節點電平控制模塊，包括：第十四晶體管和第十五晶體管；其中，

第十四晶體管的柵極連接第四節點，源極和漏極中的一個連接第三直流電壓端，另一個連接第三節點；

第十五晶體管的柵極連接第一節點，源極和漏極中的一個連接第四直流電壓端，另一個連接第三節點。

可選地，所述第四節點電平控制模塊，包括：第十二晶體管和第十三晶體管；其中，

第十二晶體管的柵極連接第一直流電壓端，源極和漏極中的一個連接第三時鐘信號端，另一個連接第四節點；

第十三晶體管的柵極連接第二直流電壓端，源極和漏極中的一個連接第三時鐘信號端，另一個連接第四節點。

可選地，所述第一電平為高電平。

第二方面，本發明提供了一種柵極驅動電路，包括多個級聯的移位寄存器單元和多條時鐘信號線；所述移位寄存器單元為如上述所述的移位寄存器單元；

相鄰兩級的移位寄存器單元中，上一級移位寄存器單元的第二掃描脈沖輸出端連接下一級移位寄存器單元的第一掃描脈沖輸入端；下一級移位寄存器單元的第一掃描脈沖輸出端連接上一級移位寄存器單元的第二掃描脈沖輸入端；奇數級移位寄存器單元的第一時鐘信號端連接第一時鐘信號線，第二時鐘信號端連接第二時鐘信號線，第三時鐘信號端連接第三時鐘信號線；偶數級移位寄存器單元的第一時鐘信號端連接第三時鐘信號線，第二時鐘信號端連接第四時鐘信號線，第三時鐘信號端連接第一時鐘信號線。

本發明提供的移位寄存器單元中，在第一掃描脈沖輸入端INPUT為第一電平時，將第一節點N1與第一直流電壓端CN導通，通過第一直流電壓端CN拉高第一節點N1的電壓，實現正向掃描；在第二掃描脈沖輸入端RESET為第一電平時，將第一節點N1與第二直流電壓端CNB導通，通過第二直流電壓端CNB拉高第一節點N1的電壓，實現反向掃描，從而使得本發明提供的移位寄存器能夠支持對柵線的雙向掃描。此外，本發明提供的每一級移位寄存器單元還具有兩個掃描脈沖輸出端，在第N級移位寄存器單元的第一掃描脈沖輸出端OUTPUT1向第N級像素單元輸出柵極驅動信號使得第N行像素單元開啟之后的下一個時間階段，第N級移位寄存器單元的第二掃描脈沖輸出端OUTPUT1可以向第N+1行像素單元輸出柵極電壓，從而可以通過一級移位寄存器單元控制兩行像素的開啟，有效提高顯示的靈活性，使得包含該移位寄存器的柵極驅動電路驅動的顯示面板能夠滿足各種不同狀態的顯示需求。

附圖說明

通過參考附圖會更加清楚的理解本發明的特征信息和優點，附圖是示意性的而不應理解為對本發明進行任何限制，在附圖中：

圖1為本發明提供的一種移位寄存器單元模塊結構示意圖；

圖2為本發明提供的柵極驅動電路結構示意圖；

圖3為對包含圖1中移位寄存器單元的柵極驅動電路的驅動方法中部分信號和節點的電位圖；

圖4為本發明提供的又一種移位寄存器單元模塊結構示意圖；

圖5a和圖5b均為圖1中一種移位寄存器單元的電路示意圖。

具體實施方式

為了能夠更清楚地理解本發明的上述目的、特征和優點，下面結合附圖和具體實施方式對本發明進行進一步的詳細描述。需要說明的是，在不沖突的情況下，本申請的實施例及實施例中的特征可以相互組合。

在下面的描述中闡述了很多具體細節以便于充分理解本發明，但是，本發明還可以采用其他不同于在此描述的其他方式來實施，因此，本發明的保護范圍并不受下面公開的具體實施例的限制。

第一方面，本發明提供了一種移位寄存器單元，參見圖1，包括：

輸入模塊100，連接第一直流電壓端CN、第二直流電壓端CNB、第三直流電壓端VGH、第一掃描脈沖輸入端INPUT、第二掃描脈沖輸入端RESET和第一節點N1；用于在第一掃描脈沖輸入端INPUT為第一電平時，將第一節點N1與第一直流電壓端CN導通；在第二掃描脈沖輸入端RESET為第一電平時，將第一節點N1與第二直流電壓端CNB導通；

第一儲能模塊200，連接第一節點N1，用于在第一節點N1懸浮時，維持第一節點N1的電荷；

第二儲能模塊300，連接第三節點N3，用于在第三節點N3懸浮時，維持第三節點N3的電荷；

第一輸出模塊400，連接第一節點N1、第一時鐘信號端CK1和第一掃描脈沖輸出端OUTPUT1，用于在第一節點N1為第一電平時，將第一掃描脈沖輸出端OUTPUT1與第一時鐘信號端CK1導通；

第二輸出模塊500，連接第一節點N1、第二時鐘信號端CK2和第二掃描脈沖輸出端OUTPUT2，用于在第一節點N1為第一電平時，將第二掃描脈沖輸出端OUTPUT2與第二時鐘信號端CK2導通；

復位模塊600，連接第一節點N1、第三節點N3、第四直流電壓端VGL、第一掃描脈沖輸出端OUTPUT1、第二掃描脈沖輸出端OUTPUT2；用于在第三節點N3為第一電平時，將第一節點N1、第一掃描脈沖輸出端OUTPUT1、第二掃描脈沖輸入端OUTPUT2與第四直流電壓端VGL導通；

第三節點電平控制模塊700，連接第三直流電壓端VGH、第四直流電壓端VGL、第一節點N1、第三節點N3、第四節點N4；用于在第四節點N4為第一電平時，將第三節點N3與第三直流電壓端導通VGH，在第一節點N1為第一電平時，將第三節點N3與第四直流電壓端VGL導通；

第四節點電平控制模塊800，連接第一直流電壓端CN、第二直流電壓端CNB、第三時鐘信號端CLK3、第四節點N4；用于在第一直流電壓端CN為第一電平時，將第四節點N4與第三時鐘信號端CLK3導通；在第二直流電壓端CNB為第一電平時，將第四節點N4與第三時鐘信號端CLK3導通。

包含圖1中的移位寄存器單元的柵極驅動電路GOA可以參考圖2，包括多個級聯的移位寄存器單元和多條時鐘信號線；移位寄存器單元為第一方面所述的移位寄存器單元；

相鄰兩級的移位寄存器單元中，上一級移位寄存器單元SR(N)的第二掃描脈沖輸出端OUTPUT2(N)連接下一級移位寄存器單元SR(N+1)的第一掃描脈沖輸入端INPUT(N+1)；下一級移位寄存器單元SR(N+1)的第一掃描脈沖輸出端OUTPUT2(N+1)連接上一級移位寄存器單元的第二掃描脈沖輸入端RESET(N)；奇數級移位寄存器單元SR(2N+1)的第一時鐘信號端CK1連接第一時鐘信號線CLKA，第二時鐘信號端CK2連接第二時鐘信號線CLKB，第三時鐘信號端CK3連接第三時鐘信號線CLKC；偶數級移位寄存器單元SR(2N)的第一時鐘信號端CK1連接第三時鐘信號線CLKC，第二時鐘信號端CK2連接第四時鐘信號線CLKD，第三時鐘信號端CK3連接第一時鐘信號線CLKA。

本發明提供的移位寄存器單元以及柵極驅動電路中，在第一掃描脈沖輸入端INPUT為第一電平時，將第一節點N1與第一直流電壓端CN導通，通過第一直流電壓端CN拉高第一節點N1的電壓，實現正向掃描；在第二掃描脈沖輸入端RESET為第一電平時，將第一節點N1與第二直流電壓端CNB導通，通過第二直流電壓端CNB拉高第一節點N1的電壓，實現反向掃描，從而使得本發明提供的移位寄存器能夠支持對柵線的雙向掃描。此外，本發明提供的每一級移位寄存器單元還具有兩個掃描脈沖輸出端，在第N級移位寄存器單元的第一掃描脈沖輸出端OUTPUT1向第N級像素單元輸出柵極驅動信號使得第N行像素單元開啟之后的下一個時間階段，第N級移位寄存器單元的第二掃描脈沖輸出端OUTPUT1可以向第N+1行像素單元輸出柵極電壓，從而可以通過一級移位寄存器單元控制兩行像素的開啟，有效提高顯示的靈活性，使得包含該移位寄存器的柵極驅動電路驅動的顯示面板能夠滿足各種不同狀態的顯示需求。

下面結合圖3對圖2示出的柵極驅動電路的其中一種驅動方法以及其實現其功能的原理進行說明。參見圖3，假設這里的第一電平為高電平，則相應的第二電平為低電平。該方法可以具體包括：

在各個移位寄存器單元的第三直流電壓端VGH輸入第一電平直流電壓；

在各個移位寄存器單元的第四直流電壓端VGL輸入第二電平直流電壓；

在柵極驅動電路進行正向掃描時，在各個移位寄存器單元的第一直流電壓端CN輸入第一電平直流電壓，在各個移位寄存器單元的第二直流電壓端CNB輸入第二電平直流電壓；

在柵極驅動電路進行反向掃描時，在各個移位寄存器單元的第一直流電壓端CN輸入第二電平直流電壓，在各個移位寄存器單元的第二直流電壓端CNB輸入第一電平直流電壓；

在第一時鐘信號線CLKA輸入第一時鐘信號CLKA(為了便于描述，將在每一驅動線上輸入的時鐘信號與該驅動線采用相同的符號表示)，在第二時鐘信號線CLKB輸入第二時鐘信號CLKB；在第三時鐘信號線CLKC輸入第三時鐘信號CLKC，在第四時鐘信號線CLKD輸入第四時鐘信號CLKD；

在第一級移位寄存器單元SR(1)的掃描脈沖輸入端INPUT輸入起始掃描脈沖STV；所述起始掃描脈沖STV的電平為第一電平；

其中，第一時鐘信號CLKA、第二時鐘信號CLKB、第三時鐘信號CLKC和第四時鐘信號CLKD的時鐘周期相同；其中，第一時鐘信號CLKA、第二時鐘信號CLK2、和第三時鐘信號CLKB和第四時鐘信號CLK4的占空比均為1/4，并依次相差1/4個周期；

起始掃描脈沖STV的起始時刻與第一時鐘信號CLKD中的一個第一電平的起始時刻相同，結束時刻與該第一電平的結束時刻相同。

當柵極驅動電路進行正向掃描時，第一直流電壓端CN為第一電平，第二直流電壓端CNB為第二電平。

參見圖3，對于第一級移位寄存器單元SR(1)，在第一階段S1，CLKA、CLKB、CLKC以及CLKD均為第二電平，起始掃描脈沖STV為第一電平(起始掃描脈沖STV的信號可以參考圖3中的N-1級輸出信號，對于第N級移位寄存器單元SR(n)來說，第N-1級移位寄存器單元SR(n-1)輸出的信號就相當于起始信號)，則此時輸入模塊100將第一節點N1與第一直流電壓端CN導通，第一節點N1被置為第一電平。從而第一輸出模塊400將第一掃描脈沖輸出端OUTPUT1與第一時鐘信號端CK1導通，第二輸出模塊500將第二掃描脈沖輸出端OUTPUT2與第二時鐘信號端CK2導通。由于此時第一時鐘信號端CK1所連接的第一時鐘信號線CLKA和以及第二時鐘信號端CK2所連接的第一時鐘信號線CLKB均為第二電平，則第一掃描脈沖輸入端OUTPUT1和第二掃描脈沖輸出端OUTPUT2均為第二電平；另外由于第一級移位寄存器單元SR(1)的第二掃描脈沖輸入端RESET連接的第二級移位寄存器單元SR(2)的第一掃描脈沖輸出端OUTPUT1為第二電平，則此時第一級移位寄存器單元SR(1)的第二掃描脈沖輸入端RESET也為第二電平；另外，對于第一級移位寄存器單元SR(1)，由于當前處于正掃階段，因此第一直流電壓端CN為第一電平，此時，第四節點電平控制模塊800將第四節點N4與第三時鐘信號端CK3導通，該階段內，第三時鐘信號線CLKC為第二電平，因此，第四節點N4也為第二電平，第四節點N4在此階段內不影響第三節點控制模塊700；此時第三節點控制模塊700只受到第一節點N1的影響，由于第一節點N1為第一電平，則第三節點控制模塊700將第三節點N3與第四直流電壓端VGL導通，將第三節點N3置為第二電平；由于第三節點N3為第二電平，此時，復位模塊不將第一節點N1、第一掃描脈沖輸出端OUTPUT1、第二掃描脈沖輸出端與第四直流電壓端VGL導通；在該階段，第一儲能模塊200連接第一節點N1的一端被寫入電壓。

同樣參見圖3，對于第一級移位寄存器單元SR(1)，在第二階段S2，第一節點N1在第一儲能模塊200的支持下繼續維持為第一電平；第一時鐘信號端CK1與第一掃描脈沖輸出端OUTPUT1繼續導通，第二時鐘信號端CK2與第二掃描脈沖輸出端OUTPUT2繼續導通；第一時鐘信號線CLKA為第一電平，第二時鐘信號線CLKB為第二電平，相應的第一時鐘信號端CK1為第一電平，第二時鐘信號端CK2為第二電平；從而使得第一掃描脈沖輸出端OUTPUT1開始向第一行像素單元G(1)輸出第一電平的掃描脈沖，第二掃描脈沖輸出端OUTPUT2不輸出；另外，第一級移位寄存器單元SR(1)中，第二掃描脈沖輸入端RESET繼續維持為第二電平，第三節點N3也維持為第二電平，第四節點N4也維持為第二電平。

在第二階段S2，對于第二級移位寄存器單元SR(2)，且各個端子(包括兩個時鐘信號端CK1和CK2、掃描脈沖輸入端INPUT和第二掃描脈沖輸入端RESET)與第一級移位寄存器單元SR(1)在第一階段S1所被輸入的信號的情況一致，因此第二級移位寄存器單元SR(2)中各個節點以及掃描脈沖輸出端的電位情況與第一級移位寄存器單元SR(1)在第一階段S1的電位情況完全一致，在此不再詳細說明。

在第三階段S3，對于第一級移位寄存器單元SR(1)，其第二掃描脈沖輸入端RESET所連接的第二級移位寄存器單元SR(2)的第一掃描脈沖輸出端OUTPUT1(也即向第3行像素單元輸出的信號)為第二電平。此時，第一掃描脈沖輸入端INPUT也為第二電平，因此，第一節點N1與第一直流電壓端CN以及第二直流電壓端CNB均不導通，第一節點N1將在第一儲能單元200的支持下繼續維持第一電平。此時，第一輸出模塊400將第一掃描脈沖輸出端OUTPUT1與第一時鐘信號端CK1導通，第二輸出模塊500將第二掃描脈沖輸出端OUTPUT2與第二時鐘信號端CK2導通；然而該階段內第一時鐘信號線CLKA為第二電平，第二時鐘信號線CLKB為第一電平，相應的第一時鐘信號端CK1為第二電平，第二時鐘信號端CK2為第一電平。因此，此時第一掃描脈沖輸出端OUTPUT1不輸出，第二掃描脈沖輸出端OUTPUT2向第二行像素單元G(2)輸出第一電平的脈沖信號。另外，對于第一級移位寄存器單元SR(1)，由于在該階段內第一節點N1為第一電平，因此第三節點電平控制模塊700將第三節點N3與第四直流電壓端VGL導通，第三節點N3將被置為第二電平；此時，第四節點N4與第三時鐘信號端CK3導通，該階段內第三時鐘信號線CLKC為第二電平，相應的第三時鐘信號端CK3也為第二電平，因此第四節點N4也被置為第二電平。

在第三階段S3，對于第二級移位寄存器單元SR(2)，且各個端子(包括兩個時鐘信號端CK1和CK2、掃描脈沖輸入端INPUT和第二掃描脈沖輸入端RESET)與第一級移位寄存器單元SR(1)在第二階段S2所被輸入的信號的情況一致，也即通過第二級移位寄存器單元SR(2)的第一掃描脈沖輸出端OUTPUT1向第三行像素單元G(3)輸出掃描脈沖，第二級移位寄存器單元SR(2)的第二掃描脈沖輸出端OUTPUT2在該階段內不輸出。第二級移位寄存器單元SR(2)中其他節點以及掃描脈沖輸出端的電位情況與第一級移位寄存器單元SR(1)在第二階段S2的電位情況完全一致，在此不再詳細說明。

在第四階段S4，對于第一級移位寄存器單元SR(1)，其第二掃描脈沖輸入端RESET所連接的第二級移位寄存器單元SR(2)的第一掃描脈沖輸出端OUTPUT1(也即向第3行G(3)像素單元輸出的信號)為第一電平，因此，第二掃描脈沖輸入端RESET為第一電平；此時，輸入模塊100將第一節點N1與第二直流電壓端CNB導通，由于此時為正向掃描，第二直流電壓端CNB為第二電平，因此第一節點N1將被置為第一電平；則第一時鐘信號端CK1與第一掃描脈沖輸出端OUTPUT1不導通，第二時鐘信號端CK2與第二掃描脈沖輸出端OUTPUT2不導通，第一掃描脈沖輸出端OUTPUT1與第二掃描脈沖輸出端OUTPUT2不輸出；另外，對于第一級移位寄存器單元SR(1)，由于第一直流電壓端為高電平，因此第四節點與第三時鐘信號端CK3導通；在該階段，第三時鐘信號端CK3連接的第三時鐘信號線CLKC為第一電平，因此第四節點被置為第一電平；進而第三節點電平控制模塊700將第三節點N3與第三直流電壓端VGH導通，第三節點N3被置為第一電平；因此，復位模塊600將第一節點N1、第一掃描脈沖輸出端OUTPUT1、第二掃描脈沖輸出端OUTPUT2與第四直流電壓端VGL導通，將第一節點N1、第一掃描脈沖輸出端OUTPUT1、第二掃描脈沖輸出端OUTPUT2均置為第二電平從而實現復位。

在第四階段S4，對于第二級移位寄存器單元SR(2)，且各個端子(包括兩個時鐘信號端CK1和CK2、掃描脈沖輸入端INPUT和第二掃描脈沖輸入端RESET)與第一級移位寄存器單元SR(1)在第三階段S3所被輸入的信號的情況一致，也即通過第二級移位寄存器單元SR(2)的第二掃描脈沖輸出端OUTPUT2向第四行像素單元G(4)輸出掃描脈沖，第二級移位寄存器單元SR(2)的第一掃描脈沖輸出端OUTPUT1在該階段內不輸出。第二級移位寄存器單元SR(2)中其他節點以及掃描脈沖輸出端的電位情況與第一級移位寄存器單元SR(1)在第三階段S3的電位情況完全一致，在此不再詳細說明。

從上述的驅動過程不難看出，對于相鄰兩級的移位寄存器單元來說，后一級移位寄存器單元的各個端子在當前階段所接收到的信號的狀態與上一級移位寄存器單元的各個端子在上一階段所接收到的信號的電位狀態完全一致，這樣按照上述的描述可以得知，各級移位寄存器單元會依次輸出多個掃描脈沖。

需要說明的是，上述掃描過程為正向掃描過程，也即第一掃描脈沖輸入端INPUT作為每一級移位寄存器單元的輸入端，第二掃描脈沖輸入端RESET作為每一級移位寄存器單元的復位端；不難理解的是，在反掃的過程中這兩個端子的功能與正掃的過程正好相反，也即第一掃描脈沖輸入端INPUT作為每一級移位寄存器單元的復位端，第二掃描脈沖輸入端RESET作為每一級移位寄存器單元的輸入端。其余端子的功能原理以及在各個階段的電位和輸出情況與正掃時相同，在此不再詳細說明。

還需要說明的是，上述所述的驅動方法僅是圖2中提供的柵極驅動電路的一種可能的驅動方法，在實際應用中，相應的驅動方法不限于圖3中示出的形式。

在具體實施時，除了圖1中示出的移位寄存器單元所示出的基本結構之外，本發明提供的移位寄存器單元還可以包含其他結構，以進一步提升性能，參見圖4，為另一實施例提供的移位寄存器單元的結構示意圖；除了圖1中示出的各個模塊之外，還包括重置模塊900。

其中，重置模塊900連接第三節點N3、重置使能控制端EN、第三直流電壓端VGH、第四直流電壓端VGL、第一掃描脈沖輸出端OUTPUT1和第二掃描脈沖輸出端OUTPUT2；用于在重置使能控制端EN為第一電平時，將第三節點N3與第四直流電壓端導通VGL，將第一掃描脈沖輸出端OUTPUT1和第二掃描脈沖輸出端OUTPUT2與第三直流電壓端VGH導通。

下面結合對包含圖4的柵極驅動電路的一種驅動方法以及其工作原理進行說明。同樣假設第一電平為高電平，第二電平為低電平。可以理解的是，包含本實施例提供的移位寄存器單元的柵極驅動電路在進行正向或反向掃描的過程與上一實施例中的過程相同。不同的是，還包括，在各個移位寄存器單元的重置使能控制端EN輸入重置使能信號EN，重置使能信號EN在柵極驅動電路每一幀掃描過程中保持第二電平，在每一幀掃描結束時變為第一電平。因此，在每一幀掃描結束后，重置使能信號端EN為第一電平，重置模塊900將第三節點N3與第四直流電壓端導通VGL，使第三節點N3置為第二電平，從而復位模塊對各個掃描脈沖輸出端沒有影響；同時重置模塊900將第一掃描脈沖輸出端OUTPUT1和第二掃描脈沖輸出端OUTPUT2與第三直流電壓端VGH導通，將第一掃描脈沖輸出端OUTPUT1和第二掃描脈沖輸出端OUTPUT2置為第一電平，從而將第一掃描脈沖輸出端OUTPUT1和第二掃描脈沖輸出端OUTPUT2的信號進行了擦除重置。

本實施例提供的移位寄存器中由于每一級移位寄存器的重置模塊900均連接重置使能控制端EN，因此在每一幀掃描結束之后，在重置使能控制端EN的控制下，所有級的移位寄存器中的第一掃描脈沖輸出端OUTPUT1和第二掃描脈沖輸出端OUTPUT2都與VGH導通，從而能夠一次將所有的移位寄存器的輸出狀態進行擦除重置，便于下一幀的掃描。

從上述的描述可以得知，在能夠實現對應的功能的前提下，各個功能模塊具體如何設計不會影響本發明的保護范圍。下面對各個功能模塊的一些可選的方式進行進一步的說明。

在具體實施時，參見圖5a，輸入模塊100，包括第四晶體管M4、第五晶體管M5和傳輸模塊。其中，第四晶體管M4的柵極連接第一掃描脈沖輸入端INPUT、源極和漏極中的一個連接第一直流電壓端CN，另一個連接第一節點N1；第五晶體管M5的柵極連接第二掃描脈沖輸入端CNB，源極和漏極中的一個連接第一直流電壓端CN，另一個連接第一節點N1。此外，輸入模塊100中的傳輸模塊包括第六晶體管M6。其中，第六晶體管M6的柵極連接第三直流電壓端VGH、源極和漏極中的一個連接第二節點N2，另一個連接第一節點N1。

輸入模塊100的工作原理具體如下：由于傳輸模塊中的第六晶體管M6的柵極連接第三直流電壓端VGH，因此第六晶體管M6長期保持導通狀態，第六晶體管M6能夠避免第一節點漏電，保證第一節點的電荷不流失。當進行正向掃描時，第一直流電壓端CN為第一電平，第二掃描脈沖輸入端CNB為第二電平；當第一掃描脈沖輸入端INPUT為第一電平時，第四晶體管M4導通。此時，第一節點通過第六晶體管M6、第四晶體管M4與第一直流電壓端CN導通，從而被置為第一電平，實現了上述的輸入模塊100的功能；當進行反向掃描時，第一直流電壓端CN為第二電平，第二掃描脈沖輸入端CNB為第一電平；當第二掃描脈沖輸入端RESET為第一電平時，第五晶體管M5導通。此時，第一節點通過第六晶體管M6、第五晶體管M5與第二直流電壓端CNB導通，從而被置為第一電平，實現了上述的輸入模塊100的功能。

在具體實施時，參見圖5a，第一輸出模塊400，包括第七晶體管M7。其中，第七晶體管M7的柵極連接第一節點N1，源極和漏極中的一個連接第一掃描脈沖輸出端OUTPUT1，另一個連接第一時鐘信號端CK1；和/或，第二輸出模塊500，包括第八晶體管M8。其中，第八晶體管M8的柵極連接第一節點N1，源極和漏極中的一個連接第二掃描脈沖輸出端OUTPUT2，另一個連接第二時鐘信號端CK2。

第一輸出模塊400的工作原理具體如下：當第一節點為第一電平時，第七晶體管M7開啟，從而將第一掃描脈沖輸出端OUTPUT1與第一時鐘信號端CK1導通，使得第一掃描脈沖輸出端OUTPUT1輸出與第一時鐘信號端CK1相同波形的掃描脈沖。第二輸出模塊500的工作原理具體如下：當第一節點為第一電平時，第八晶體管M8開啟，從而將第二掃描脈沖輸出端OUTPUT2與第二時鐘信號端CK2導通，使得第二掃描脈沖輸出端OUTPUT2輸出與第二時鐘信號端CK2相同波形的掃描脈沖。通過上述方式，實現了第一輸出模塊400以及第二輸出模塊500的功能。

在具體實施時，參見圖5a，第一儲能模塊200包括第一電容C1，第一電容C1的一端連接第一節點N1，另一端連接第四直流電壓端VGL；和/或，第二儲能模塊300，包括第二電容C0，第二電容C0的一端連接第三節點N3，另一端連接第四直流電壓端VGL。

第一儲能模塊200與第二儲能模塊300的功能相同，均用于在第一節點N1或第三節點N3懸浮時為第一節點N1或第三節點N3提供電荷支持，使第一節點N1或第三節點N3維持當前的電平狀態。

在具體實施時，參見圖5a，復位模塊600包括：第九晶體管M9、第十晶體管M10和第十一晶體管M11。其中，第九晶體管M9的柵極連接第三節點N3，源極和漏極中的一個連接第一節點N1，另一個連接第四直流電壓端VGL；第十晶體管M10的柵極連接第三節點N3，源極和漏極中的一個連接第一掃描脈沖輸出端OUTPUT1，另一個連接第四直流電壓端VGL；第十一晶體管M11的柵極連接第三節點N3，源極和漏極中的一個連接第二掃描脈沖輸出端OUTPUT2，另一個連接第四直流電壓端VGL。

復位模塊600的工作原理具體如下：當第三節點N3為第一電平時，第九晶體管M9、第十晶體管M10和第十一晶體管M11均開啟。此時，第一節點N1通過第九晶體管M9與第四直流電壓端VGL導通從而被置為第二電平；第一掃描脈沖輸出端OUTPUT1通過第十晶體管M10與第四直流電壓端VGL導通從而被置為第二電平；第二掃描脈沖輸出端OUTPUT2通過第十一晶體管M11與第四直流電壓端VGL導通從而被置為第二電平。進而實現對第一節點N1、第一掃描脈沖輸出端OUTPUT1以及第二掃描脈沖輸出端OUTPUT2復位的功能。

在具體實施時，參見圖5b，第三節點電平控制模塊700包括：第十四晶體管M14和第十五晶體管M15。其中，第十四晶體管M14的柵極連接第四節點N4，源極和漏極中的一個連接第三直流電壓端VGH，另一個連接第三節點N3；第十五晶體管M15的柵極連接第一節點N1，源極和漏極中的一個連接第四直流電壓端VGL，另一個連接第三節點N3。

第三節點電平控制模塊700的工作原理具體如下：在第四節點為第一電平時，第十四晶體管M14開啟，第三節點N3通過第十四晶體管M14與第三直流電壓端VGH導通從而被置為第一電平；在第一節點為第一電平時，第十五晶體管M15開啟，第三節點N3通過第十五晶體管M15與第四直流電壓端VGL導通從而被置為第二電平；進而實現了對第三節點N3的電平控制，實現了第三節點電平控制模塊700的功能。

在具體實施時，參見圖5b，第四節點電平控制模塊800包括：第十二晶體管M12和第十三晶體管M13。其中，第十二晶體管M12的柵極連接第一直流電壓端CN，源極和漏極中的一個連接第三時鐘信號端CK3，另一個連接第四節點N4；第十三晶體管M13的柵極連接第二直流電壓端CNB，源極和漏極中的一個連接第三時鐘信號端CK3，另一個連接第四節點N4。

第四節點電平控制模塊800的工作原理具體如下：當柵極驅動電路對柵線進行正掃時，第一直流電壓端CN為第一電平，第二直流電壓端CNB為第二電平，此時，第十二晶體管M12開啟，將第四節點N4與第三時鐘信號端CK3導通，從而輸出與第三時鐘信號端CK3的相同的脈沖信號；當柵極驅動電路對柵線進行反掃時，第一直流電壓端CN為第二電平，第二直流電壓端CNB為第一電平，此時，第十三晶體管M13開啟，將第四節點N4與第三時鐘信號端CK3導通，從而輸出與第三時鐘信號端CK3的相同的脈沖信號，從而實現第四節點電平控制模塊800的功能。

在具體實施時，參見圖5b，重置模塊900包括：第一晶體管M1、第二晶體管M2和第三晶體管M3。其中，第一晶體管M1的柵極連接重置使能控制端EN，源極和漏極中的一個連接第四直流電壓端VGL，另一個連接第三節點N3；第二晶體管M2的柵極連接重置使能控制端EN，源極和漏極中的一個連接第三直流電壓端VGH，另一個連接第一掃描脈沖輸出端OUTPUT1；第三晶體管M3的柵極連接重置使能控制端EN，源極和漏極中的一個連接第三直流電壓端VGH，另一個連接第二掃描脈沖輸出端OUTPUT2。

重置模塊800的工作原理具體如下：當重置使能控制端EN為第一電平時，第一晶體管M1、第二晶體管M2和第三晶體管M3均導通，此時，第三節點通過第一晶體管M1與第四直流電壓端VGL導通從而被置為第二電平，使得第三節點N3不再影響第一掃描脈沖輸出端OUTPUT1以及第二掃描脈沖輸出端OUTPUT2的信號狀態；第一掃描脈沖輸出端OUTPUT1通過第二晶體管M2與第三直流電壓端VGH導通從而被置為第一電平，同樣地，第二掃描脈沖輸出端OUTPUT2通過第三晶體管M3與第三直流電壓端VGH導通從而被置為第一電平，從而將第一掃描脈沖輸出端OUTPUT1以及第二掃描脈沖輸出端OUTPUT2進行重置，為下一幀掃描輸出做準備。

在上述所列舉的各個模塊的具體實施方式中，各個模塊所包含的晶體管均為導通電是第一電平的晶體管，這里的第一電平可以為高電平，這樣可以通過相同的工藝制作，能夠降低制作難度。

綜合上述的分析可以得知，對于本發明提供的移位寄存器單元以及柵極驅動電路來說，在每一級移位寄存器單元中的各個模塊能夠實現相應的功能的前提下，各個模塊如何實現并不會影響本發明的實施，相應的技術方案也均應該落入本發明的保護范圍。

在此處所提供的說明書中，說明了大量具體細節。然而，能夠理解，本發明的實施例可以在沒有這些具體細節的情況下實踐。在一些實例中，并未詳細示出公知的方法、結構和技術，以便不模糊對本說明書的理解。

最后應說明的是：以上實施例僅用以說明本發明的技術方案，而非對其限制；盡管參照前述實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發明各實施例技術方案的精神和范圍。