本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種像素電路及其驅(qū)動方法、顯示裝置。

背景技術(shù)：

有機電致發(fā)光顯示(英文名稱：organiclight-emittingdiode,簡稱：oled)面板制造工藝以及使用過程中驅(qū)動薄膜晶體管(英文名稱：drivingthinfilmtransistor，英文簡稱：dtft)的閾值會產(chǎn)生漂移，所以需要對oled中的每個像素進行閾值補償，從而消除各像素亮度不均勻的問題。

參照圖1所示，現(xiàn)有技術(shù)的中一種像素電路包括：7個p型晶體管(t1-t7)、1個存儲電容(cst)以及一個發(fā)光器件(oled)，該像素電路通過4個電壓信號端(vref、vinit、vdd、vss)和3個掃描信號端(em、s1、s2)驅(qū)動工作。具體的，參照圖2所示，其進行閾值補償?shù)倪^程為：第一階段(t1)，s1輸出低電平，t1和t7導(dǎo)通，s2輸出高電平，t2和t4截止，節(jié)點n1的電壓變?yōu)関init的電壓，節(jié)點n2的電壓變?yōu)関ref的電壓，同時cst兩極分別充電；第二階段(t2)，s1輸出高電平，晶t1和t7截止，s2輸出低電平，t2和t4導(dǎo)通，數(shù)據(jù)電壓端vdata的電壓寫入節(jié)點n2，同時，vdd的電壓通過t3和t2寫入節(jié)點n1，又因為t3具有閾值電壓，所以最終節(jié)點n1的電壓為vdd的電壓與t3的閾值電壓的絕對值差值，cst兩極再次分別充電；第三階段(t3)，s1、s2均輸出高電平，em輸出低電平，t1、t2、t4、t7截止，t5、t6導(dǎo)通，因此節(jié)點n2的電壓又變?yōu)関ref的電壓，節(jié)點n1變?yōu)楦】諣顟B(tài)，cst又一次充電，且由于在第二階段時,節(jié)點n1與節(jié)點n2的電壓差為：vdd-|vth|-vdata，cst兩極電壓發(fā)生等勢跳變，所以節(jié)點n1的電壓變?yōu)関dd-|vth|-vdata+vref；其中，vdd、vth、vdata分別為vdd的電壓、t3的閾值電壓、vdata的電壓、vref的電壓。在以上三個階段完成后，t3輸出的驅(qū)動電流為：

ioled＝1/2k(vdata-vref)²；其中，為k工藝常數(shù)。

上述驅(qū)動電流的公式可知，驅(qū)動電流不再受晶體管t3的閾值電壓的影響，可以消除各像素亮度不均勻的問題。然而，由上述像素電路的閾值補償過程可知：在閾值讀取過程中存儲電容cst需要進行電壓跳變，而在存儲電容cst兩極的電壓發(fā)生等勢跳變時，由于電路中的寄生電容的影響還會導(dǎo)致跳變后的電壓存在差異，進而影響閾值電壓的補償。

技術(shù)實現(xiàn)要素：

本發(fā)明的實施例提供一種像素電路及其驅(qū)動方法、顯示裝置，用于減小或消除像素電路讀取的閾值電壓的誤差。

為達到上述目的，本發(fā)明的實施例采用如下技術(shù)方案：

第一方面，提供一種像素電路，包括：初始化單元、閾值讀取單元、儲能單元、控制單元、驅(qū)動單元以及顯示單元；

所述初始化單元連接復(fù)位電壓端、控制節(jié)點以及第一掃描信號端，用于在所述第一掃描信號端的電壓的控制下將所述復(fù)位電壓端的電壓輸出至所述控制節(jié)點；

所述閾值讀取單元連接數(shù)據(jù)電壓端、第二掃描信號端、所述控制節(jié)點、所述驅(qū)動單元的輸入端以及所述驅(qū)動單元的輸出端，用于在所述第二掃描信號端的電壓的控制下使所述數(shù)據(jù)電壓端的電壓流經(jīng)所述驅(qū)動單元后寫入所述控制節(jié)點；

所述儲能單元連接所述控制節(jié)點和所述復(fù)位電壓端，用于存儲所述控制節(jié)點的電壓；

所述控制單元連接第一電平端、第三掃描信號端以及所述驅(qū)動單元的輸入端，用于在所述第三掃描信號端的電壓的控制下將所述第一電平端的電壓輸出至所述驅(qū)動單元的輸入端；

所述驅(qū)動單元的控制端連接所述控制節(jié)點，用于在所述驅(qū)動單元的輸入端的電壓和所述控制節(jié)點的電壓的控制下在所述驅(qū)動單元的輸出端輸出驅(qū)動電流；

所述顯示單元連接第二電平端、所述驅(qū)動單元的輸出端以及所述第三掃描信號端，用于在所述驅(qū)動電流和所述第三掃描信號端的電壓的控制下顯示灰階。

可選的，所述初始化單元包括：第一晶體管；

所述第一晶體管的第一極連接所述復(fù)位電壓端，所述第一晶體管的第二極連接所述控制節(jié)點，所述第一晶體管的柵極連接所述第一掃描信號端。

可選的，所述閾值讀取單元包括：第二晶體管和第三晶體管；

所述第二晶體管的第一極連接所述控制節(jié)點，所述第二晶體管的第二極連接所述驅(qū)動單元的輸入端，所述第二晶體管的柵極連接所述第二掃描信號端；

所述第三晶體管的第一極連接所述數(shù)據(jù)電壓端，所述第三晶體管的第二極連接所述驅(qū)動單元的輸出端，所述第三晶體管的柵極連接所述第二掃描信號端。

可選的，所述閾值讀取單元包括：第二晶體管和第三晶體管；

所述第二晶體管的第一極連接所述控制節(jié)點，所述第二晶體管的第二極連接所述驅(qū)動單元的輸出端，所述第二晶體管的柵極連接所述第二掃描信號端；

所述第三晶體管的第一極連接所述數(shù)據(jù)電壓端，所述第三晶體管的第二極連接所述驅(qū)動單元的輸入端，所述第三晶體管的柵極連接所述第二掃描信號端。

可選的，所述儲能單元包括：存儲電容；

所述存儲電容的第一極連接所述復(fù)位電壓端，所述存儲電容的第二極連接所述控制節(jié)點。

可選的，所述控制單元包括：第四晶體管；

所述第四晶體管的第一極連接所述第一電平，所述第四晶體管的第二極連接所述驅(qū)動單元的輸入端，所述第四晶體管的柵極連接所述第三掃描信號端。

可選的，所述驅(qū)動單元為驅(qū)動晶體管；

所述驅(qū)動單元的輸入端為驅(qū)動晶體管的源極，所述驅(qū)動單元的輸出端為驅(qū)動晶體管的漏極，所述驅(qū)動單元的控制端為驅(qū)動晶體管的柵極。

可選的，所述顯示單元包括：第五晶體管和發(fā)光二極管；

所述第五晶體管的第一極連接所述驅(qū)動單元的輸出端，所述第五晶體管的第二極連接所述發(fā)光二極管的陽極，所述第五晶體管的柵極連接所述第三掃描端；

所述發(fā)光二極管的陰極連接所述第二電平端。

第二方面，提供一種像素電路的驅(qū)動方法，用于驅(qū)動第一方面的任一像素電路，所述方法包括：

第一階段，初始化單元在第一掃描信號端的電壓的控制下將復(fù)位電壓端的電壓輸出至控制節(jié)點；

第二階段，閾值讀取單元在第二掃描信號端的電壓的控制下使所述數(shù)據(jù)電壓端的電壓流經(jīng)所述驅(qū)動單元后寫入所述控制節(jié)點；

第三階段，控制單元在第三掃描信號端的電壓的控制下將第一電平端的電壓輸出至驅(qū)動單元的輸入端；儲能單元保持所述控制節(jié)點的電壓為數(shù)據(jù)電壓端的電壓與驅(qū)動單元的閾值電壓的絕對值的差；驅(qū)動單元在驅(qū)動單元的輸入端的電壓和控制節(jié)點的電壓的控制下在驅(qū)動單元的輸出端輸出驅(qū)動電流；顯示單元在驅(qū)動電流和第三掃描信號端的電壓的控制下顯示灰階。

第三方面，提供一種顯示裝置，包括第一方面的任一像素電路。

本發(fā)明實施例提供的像素電路，包括：初始化單元、閾值讀取單元、儲能單元、控制單元、驅(qū)動單元以及顯示單元；其中，初始化單元可以在第一掃描信號端的電壓的控制下將復(fù)位電壓端的電壓輸出至控制節(jié)點；閾值讀取單元可以在第二掃描信號端的電壓的控制下使數(shù)據(jù)電壓端的電壓流經(jīng)驅(qū)動單元后寫入控制節(jié)點；儲能單元能夠存儲控制節(jié)點的電壓，控制單元可以在第三掃描信號端的電壓的控制下將第一電平端的電壓輸出至驅(qū)動單元的輸入端；驅(qū)動單元可以在驅(qū)動單元的輸出端輸出驅(qū)動電流；顯示單元可以在驅(qū)動電流和第三掃描信號端的電壓的控制下顯示灰階；由于閾值讀取單元可以在第二掃描信號端的電壓的控制下使數(shù)據(jù)電壓端的電壓流經(jīng)驅(qū)動單元后寫入控制節(jié)點，因此閾值讀取單元可以將控制節(jié)點調(diào)節(jié)為數(shù)據(jù)電壓端的電壓與驅(qū)動單元的閾值電壓的絕對值的差，即，可以讀取驅(qū)動單元的閾值電壓，又因為閾值讀取單元在讀取驅(qū)動單元的閾值電壓過程中是直接通過數(shù)據(jù)電壓端寫入控制節(jié)點的，無需電壓發(fā)生等勢跳變就可讀取驅(qū)動單元的閾值電壓，所以可以避免電路中的寄生電容對讀取的閾值電壓的影響，所以本發(fā)明實施例可以減小或消除像素電路讀取的閾值電壓的誤差。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為現(xiàn)有技術(shù)中的像素電路的電路圖；

圖2為圖1所示像素電路的驅(qū)動信號的時序狀態(tài)圖；

圖3為本發(fā)明實施例提供的像素電路的示意性結(jié)構(gòu)；

圖4為本發(fā)明實施例提供的像素電路的電路圖之一；

圖5為本發(fā)明實施例提供的像素電路的電路圖之二；

圖6為本發(fā)明實施例提供的像素電路的驅(qū)動方法的步驟流程圖；

圖7為本發(fā)明實施例提供的像素電路的驅(qū)動信號的時序狀態(tài)圖；

圖8為本發(fā)明實施例提供的第一階段時圖4所示像素電路的等效電路圖；

圖9為本發(fā)明實施例提供的第二階段時圖4所示像素電路的等效電路圖；

圖10為本發(fā)明實施例提供的第三階段時圖4所示像素電路的等效電路圖；

圖11為本發(fā)明實施例提供的第二階段時圖5所示像素電路的等效電路圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

本發(fā)明所有實施例中采用的晶體管均可以為薄膜晶體管或場效應(yīng)管或其他特性相同的器件，根據(jù)在電路中的作用本發(fā)明的實施例所采用的晶體管主要為開關(guān)晶體管。由于這里采用的開關(guān)晶體管的源極、漏極是對稱的，所以其源極、漏極是可以互換的。在本發(fā)明實施例中，為區(qū)分晶體管除柵極之外的兩極，將其中源極稱為第一極，漏極稱為第二極。按附圖中的形態(tài)規(guī)定晶體管的中間端為柵極、信號輸入端為源極、信號輸出端為漏極。此外本發(fā)明實施例所采用的開關(guān)晶體管包括p型開關(guān)晶體管和n型開關(guān)晶體管兩種，其中，p型開關(guān)晶體管在柵極為低電平時導(dǎo)通，在柵極為高電平時截止，n型開關(guān)晶體管為在柵極為高電平時導(dǎo)通，在柵極為低電平時截止；驅(qū)動晶體管包括p型和n型，其中p型驅(qū)動晶體管在柵極電壓為低電平(柵極電壓小于源極電壓)，且柵極源極的壓差的絕對值大于閾值電壓時處于放大狀態(tài)或飽和狀態(tài)；其中n型驅(qū)動晶體管的柵極電壓為高電平(柵極電壓大于源極電壓)，且柵極源極的壓差的絕對值大于閾值電壓時處于放大狀態(tài)或飽和狀態(tài)。

本發(fā)明的實施例提供一種像素電路，參照圖3所示，該像素電路包括：初始化單元11、閾值讀取單元12、儲能單元13、控制單元14、驅(qū)動單元15以及顯示單元16。

初始化單元11連接復(fù)位電壓端vinit、控制節(jié)點n1以及第一掃描信號端s1，用于在第一掃描信號端s1的電壓的控制下將復(fù)位電壓端vinit的電壓輸出至控制節(jié)點n1。

閾值讀取單元12連接數(shù)據(jù)電壓端vdata、第二掃描信號端s2、控制節(jié)點n1、驅(qū)動單元15的輸入端i以及驅(qū)動單元15的輸出端o，用于在第二掃描信號端s2的電壓的控制下使數(shù)據(jù)電壓端vdata的電壓流經(jīng)驅(qū)動單元15后寫入控制節(jié)點n1。

儲能單元13連接控制節(jié)點n1和復(fù)位電壓端vinit，用于存儲控制節(jié)點n1的電壓。

控制單元14連接第一電平端v1、第三掃描信號端em以及驅(qū)動單元15的輸入端i，用于在第三掃描信號端s3的電壓的控制下將第一電平端v1的電壓輸出至驅(qū)動單元15的輸入端i。

驅(qū)動單元15的控制端q連接控制節(jié)點n1，用于在驅(qū)動單元15的輸入端i的電壓和控制節(jié)點q的電壓的控制下在驅(qū)動單元15的輸出端o輸出驅(qū)動電流。

顯示單元16連接第二電平端v2、驅(qū)動單元15的輸出端o以及第三掃描信號端em，用于在驅(qū)動電流和第三掃描信號端s3的電壓的控制下顯示灰階。

本發(fā)明實施例提供的像素電路，包括：初始化單元、閾值讀取單元、儲能單元、控制單元、驅(qū)動單元以及顯示單元；其中，初始化單元可以在第一掃描信號端的電壓的控制下將復(fù)位電壓端的電壓輸出至控制節(jié)點；閾值讀取單元可以在第二掃描信號端的電壓的控制下使數(shù)據(jù)電壓端的電壓流經(jīng)驅(qū)動單元后寫入控制節(jié)點；儲能單元能夠存儲控制節(jié)點的電壓，控制單元可以在第三掃描信號端的電壓的控制下將第一電平端的電壓輸出至驅(qū)動單元的輸入端；驅(qū)動單元可以在驅(qū)動單元的輸出端輸出驅(qū)動電流；顯示單元可以在驅(qū)動電流和第三掃描信號端的電壓的控制下顯示灰階；由于閾值讀取單元可以在第二掃描信號端的電壓的控制下使數(shù)據(jù)電壓端的電壓流經(jīng)驅(qū)動單元后寫入控制節(jié)點，因此閾值讀取單元可以將控制節(jié)點調(diào)節(jié)為數(shù)據(jù)電壓端的電壓與驅(qū)動單元的閾值電壓的絕對值的差，即，可以讀取驅(qū)動單元的閾值電壓，又因為閾值讀取單元在讀取驅(qū)動單元的閾值電壓過程中是直接通過數(shù)據(jù)電壓端寫入控制節(jié)點的，無需電壓發(fā)生等勢跳變就可讀取驅(qū)動單元的閾值電壓，所以可以避免電路中的寄生電容對讀取的閾值電壓的影響，所以本發(fā)明實施例可以減小或消除像素電路讀取的閾值電壓的誤差。

可選的，參照圖4或5所示，上述像素電路中的初始化單元11包括：第一晶體管t1；

第一晶體管t1的第一極連接復(fù)位電壓端vinit，第一晶體管t1的第二極連接控制節(jié)點n1，第一晶體管t1的柵極連接第一掃描信號端s1。

可選的，參照圖4或5所示，上述像素電路中的儲能單元13包括：存儲電容cst；

存儲電容cst的第一極連接復(fù)位電壓端vinit，存儲電容cst的第二極連接控制節(jié)點n1。

可選的，參照圖4或5所示，上述像素電路中的控制單元14包括：第四晶體管t4；

第四晶體管t4的第一極連接第一電平v1，第四晶體管t4的第二極連接驅(qū)動單元15的輸入端i，第四晶體管t4的柵極連接第三掃描信號端em。

可選的，參照圖4或5所示，上述像素電路中的控制單元14驅(qū)動單元為驅(qū)動晶體管dtft；

驅(qū)動單元15的輸入端i為驅(qū)動晶體管dtft的源極，驅(qū)動單元15的輸出端o為驅(qū)動晶體管dtft的漏極，驅(qū)動單元15的控制端q為驅(qū)動晶體管dtft的柵極。

可選的，參照圖4或5所示，上述像素電路中的顯示單元16包括：第五晶體管t5和發(fā)光二極管oled；

第五晶體管t5的第一極連接驅(qū)動單元15的輸出端o，第五晶體管t5的第二極連接發(fā)光二極管oled的陽極，第五晶體管t5的柵極連接第三掃描端；

發(fā)光二極管oled的陰極連接第二電平端v2。

可選的，參照圖4所示，上述像素電路中的閾值讀取單元12包括：第二晶體管t2和第三晶體管t3；

第二晶體管t2的第一極連接控制節(jié)點n1，第二晶體管t2的第二極連接驅(qū)動單元15的輸入端i，第二晶體管t2的柵極連接第二掃描信號端s2；

第三晶體管t3的第一極連接數(shù)據(jù)電壓端vdata，第三晶體管t3的第二極連接驅(qū)動單元15的輸出端o，第三晶體管t3的柵極連接第二掃描信號端s2。

可選的，參照圖5所示，上述像素電路中閾值讀取單元12包括：第二晶體管t2和第三晶體管t3；

第二晶體管t2的第一極連接控制節(jié)點n1，第二晶體管t2的第二極連接驅(qū)動單元15的輸出端o，第二晶體管t2的柵極連接第二掃描信號端s2；

第三晶體管t3的第一極連接數(shù)據(jù)電壓端vdata，第三晶體管t3的第二極連接驅(qū)動單元15的輸入端i，第三晶體管t3的柵極連接第二掃描信號端s2。

相比于現(xiàn)有中的像素電路(圖1所示像素電路)，本發(fā)明實施例的圖4或圖5所示像素電路中僅包括5個開關(guān)晶體管和1個驅(qū)動晶體管，減少了晶體管的使用數(shù)量，因此本發(fā)明實施例提供的像素電路還更有利于提高顯示裝置的分辨率。

本發(fā)明再一實施例提供一種像素電路的驅(qū)動方法，該像素電路的驅(qū)動方法用于驅(qū)動上述任一實施例提供的像素電路。參照圖6所示，該像素電路的驅(qū)動方法包括：

s61、第一階段，初始化單元在第一掃描信號端的電壓的控制下將復(fù)位電壓端的電壓輸出至控制節(jié)點。

s62、第二階段，閾值讀取單元在第二掃描信號端的電壓的控制下使數(shù)據(jù)電壓端的電壓流經(jīng)驅(qū)動單元后寫入控制節(jié)點。

s63、第三階段，控制單元在第三掃描信號端的電壓的控制下將第一電平端的電壓輸出至驅(qū)動單元的輸入端；儲能單元保持控制節(jié)點的電壓為數(shù)據(jù)電壓端的電壓與驅(qū)動單元的閾值電壓的絕對值的差；驅(qū)動單元在驅(qū)動單元的輸入端的電壓和控制節(jié)點的電壓的控制下在驅(qū)動單元的輸出端輸出驅(qū)動電流；顯示單元在驅(qū)動電流和第三掃描信號端的電壓的控制下顯示灰階。

進一步，下以參照圖7所示的信號時序狀態(tài)圖，對上述圖4所示的像素電路以及圖6所示像素電路驅(qū)動方法的工作原理進行說明。其中，以圖4所示像素電路中所有開關(guān)晶體管(t1、t2、t3、t4、t5)均為柵極低電平時導(dǎo)通、柵極高電平時截止的p型晶體管為例進行說明。圖7中示出了第一掃描信號端s1、第二掃描信號端s2以及第三掃描信號端em輸出的信號的時序狀態(tài)。此外，第一電平端v1、第二電平端v2、復(fù)位電平端vinit提供穩(wěn)定電壓，具體的，第一電平端v1提供的電壓為高電平,第二電平端v2和復(fù)位電平端vinit提供的電壓為低電平。示例性的，第二電平端v2也可以提供接地電壓。如圖7所示，時序狀態(tài)包括六個階段，其中，第一階段為t1；第二階段為t2；第三階段為t3。

在第一階段(t1)時，第一掃描信號端s1輸出低電平，第二掃描信號端s2和第三掃描信號端em輸出高電平，因此第一晶體管t1導(dǎo)通，其余開關(guān)晶體管(t2、t3、t4、t5)均截止。由于第一晶體管t1導(dǎo)通，因此復(fù)位電平端vinit通過第一晶體管t1將復(fù)位電平端vinit的電壓輸出至控制節(jié)點n1，存儲電容cst存儲的電壓通過第一晶體管t1放電。此時，圖4所示像素電路的等效電路圖如圖8所示，第一晶體管t1可視為導(dǎo)線。

在第二階段(t2)時，第二掃描信號端s2輸出低電平，第一掃描信號端s1和第三掃描信號端em輸出高電平，因此第二晶體管t2和第三晶體管t3導(dǎo)通，其余開關(guān)晶體管(t1、t4、t5)截止。由于第三晶體管t3導(dǎo)通且第五晶體管t5截止，因此數(shù)據(jù)電壓端vdata通過第三晶體管t3連接驅(qū)動晶體管dtft的漏極，又因為第二晶體管t2導(dǎo)通且第四晶體管t4截止，因此數(shù)據(jù)電壓端vdata的電壓會依次經(jīng)過第三晶體管t3、驅(qū)動晶體管dtft的漏極、驅(qū)動晶體管dtft的源極、第二晶體管t2傳導(dǎo)至控制節(jié)點n1處，且因為數(shù)據(jù)電壓經(jīng)過驅(qū)動晶體管dtft，所以此時控制節(jié)點n1的電壓為：vdata-|vth|；其中，vdata為數(shù)據(jù)電壓端的電壓；vth為驅(qū)動晶體管dtft的閾值電壓。同時輸出至控制節(jié)點q的電壓還對存儲電容cst進行充電。此時，圖4所示像素電路的等效電路圖如圖9所示，第二晶體管t2、第三晶體管t3可視為導(dǎo)線，電流由數(shù)據(jù)電壓端vdata依次經(jīng)過第三晶體管t3、驅(qū)動晶體管dtft、第二晶體管t2流向控制節(jié)點n1。

在第三階段(t3)時，第三掃描信號端em輸出低電平，第一掃描信號端s1和第二掃描信號端s2輸出高電平，因此第四晶體管t4和第五晶體管t5導(dǎo)通，其余開關(guān)晶體管(t1、t2、t3)截止。第一電平端v1通過第四晶體管t4將第一電平端v1的電壓輸入驅(qū)動晶體管dftf的源極；此外，因為第一晶體管t1和第二晶體管t2截止，存儲電容cst沒有放電路徑，所欲存儲電容cst仍保持上一階段(第二階段t2)時的電壓vdata-|vth|；驅(qū)動晶體管dtft輸出的驅(qū)動電流經(jīng)過第五晶體管t5后流向發(fā)光二極管oled的陽極，發(fā)光二極管oled在驅(qū)動電流的驅(qū)動下發(fā)光(顯示灰階)。此時，圖4所示像素電路的等效電路圖如圖10所示，第四晶體管t4和第五晶體管t5可視為導(dǎo)線，電流由第一電平端v1依次流經(jīng)第四晶體管t4、驅(qū)動晶體管dtft、第五晶體管t5、發(fā)光二極管oled流向第二電平端v2。

其中，在第三階段(t3)時，驅(qū)動晶體管dtft源極的電壓為第一電平端v1的電壓，驅(qū)動晶體管dtft柵極的電壓為存儲電容cst存儲的電壓vdata-vth，根據(jù)飽和電流公式：ioled＝1/2k(vgs-|vth|)²(ioled為流經(jīng)發(fā)光二極管oled的電流；vgs為驅(qū)動晶體管dtft的源極電壓和柵極電壓的差)可計算流過發(fā)光二極管的電流ioled為：

ioled＝1/2k(vgs-|vth|)²

＝1/2k[v1-(vdata-|vth|)-|vth|]²

＝1/2k(v1-vdata)²

其中，v1為第一電平端v1的電壓；μ、cox為工藝常數(shù)，w為驅(qū)動晶體管dtft的溝道寬度，l為驅(qū)動晶體管dtft的溝道長度，w、l都為可選擇性設(shè)計的常數(shù)。

由上式可以看出此時發(fā)光二極管oled的工作電流ioled已經(jīng)不受驅(qū)動晶體管dtft的閾值電壓vth的影響，只與數(shù)據(jù)線data電壓和第一電平端v1的電壓有關(guān)，因此解決了驅(qū)動晶體管由于工藝制程及長時間的操作造成閾值電壓漂移的問題，可以保證發(fā)光二極管的正常工作。

此外，如圖7所示，在第一階段(t1)之前、第一階段(t1)與第二階段(t2)之間以及第二階段(t2)與第三階段(t3)之間還可以包括將像素電路中的全部開關(guān)晶體管(t1、t2、t3、t4、t5)截止的階段(t0階段、t1階段、t2階段)。在第一階段(t1)之前、第一階段(t1)與第二階段(t2)之間以及第二階段(t2)與第三階段(t3)之間設(shè)置像素電路中的全部晶體管(t1、t2、t3、t4、t5)截止的階段(t0、t1、t2)可以防止第一階段(t1)、第二階段(t2)以及第三階段(t3)之間過渡時出現(xiàn)誤充電。例如：第二階段(t2)向第三階段(t3)過渡過程中，若第二晶體管t2尚未完全截止，而第一電平端v1的電壓已通過第五晶體管t5，則第一電平端v1的電壓會通過第二晶體管t2輸出至控制節(jié)點n1，從而使存儲電容cst存儲的電壓不等于vdata-vth，影響發(fā)光二極管oled的正常工作，而上述t23階段在第二階段(t2)之后先使像素電路中的全部晶體管截止，然后在進入第三階段(t3)，因此可以避免出現(xiàn)上述問題。

進一步的，上述實施例中的像素電路中所有開關(guān)晶體管還可以均為柵極高電平時導(dǎo)通的n型晶體管，若所有晶體管均為n型晶體管，則只需要重新調(diào)整的像素電路各個掃描信號的時序狀態(tài)即可，例如：調(diào)整圖7中第一階段(t1)時，第一掃描信號端s1輸出高電平，第二掃描信號端s2和第三掃描信號端em輸出低電平。

再進一步的，上述像素電路中也可以同時采用n型晶體管和p型晶體管，此時需保證像素電路中通過同一個時序信號控制的晶體管采用相同的類型，當然這都是本領(lǐng)域的技術(shù)人員依據(jù)本發(fā)明的實施例可以做出的合理變通方案，因此均應(yīng)為本發(fā)明的保護范圍，然而考慮到晶體管的制程工藝，由于不同類型的晶體管的有源層摻雜材料不相同，因此像素電路中采用統(tǒng)一類型的晶體管更有利于簡化像素電路的制程工藝。

還需要說明的是，圖5所示像素電路的工作原理與上述圖4所示像素電路的工作原理類似，不同之處在于：圖5所示像素電路在第二階段(t2)時，電流由數(shù)據(jù)電壓端vdata依次流經(jīng)第三晶體管t3、驅(qū)動晶體管dtft、第二晶體管t2流向控制節(jié)點n1。第二階段(t2)時圖5所示像素電路的等效電路圖如圖11所示。除上述不同以外，圖4所示像素電路的工作原理與圖5所示像素電路的工作原理完全相同，因此圖5所示像素電路的工作原理可以參照上述圖4所示像素電路的工作原理，此處不再贅述。

此外，由上述圖4所示像素電路或圖5所示像素電路的工作原理可知：本發(fā)明實施例提供的像素電路在進行驅(qū)動單元閾值補償過程中僅需要對存儲電容進行一次充電(第二階段時將存儲電容存儲的電壓充電為vdata-|vth|)，相比于現(xiàn)有技術(shù)中，本發(fā)明實施例提供的像素電路可以減少對存儲電容的充電次數(shù)，因此本發(fā)明還可以減小充電不足的幾率，進而保證像素電路的正常工作。

本發(fā)明再一實施例提供一種顯示裝置，該顯示裝置包括上述任一實施提供的像素電路。

具體的，顯示裝置可以為：電子紙、手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。

本發(fā)明實施例提供的顯示裝置的像素電路，包括：初始化單元、閾值讀取單元、儲能單元、控制單元、驅(qū)動單元以及顯示單元；其中，初始化單元可以在第一掃描信號端的電壓的控制下將復(fù)位電壓端的電壓輸出至控制節(jié)點；閾值讀取單元可以在第二掃描信號端的電壓的控制下使數(shù)據(jù)電壓端的電壓流經(jīng)驅(qū)動單元后寫入控制節(jié)點；儲能單元能夠存儲控制節(jié)點的電壓，控制單元可以在第三掃描信號端的電壓的控制下將第一電平端的電壓輸出至驅(qū)動單元的輸入端；驅(qū)動單元可以在驅(qū)動單元的輸出端輸出驅(qū)動電流；顯示單元可以在驅(qū)動電流和第三掃描信號端的電壓的控制下顯示灰階；由于閾值讀取單元可以在第二掃描信號端的電壓的控制下使數(shù)據(jù)電壓端的電壓流經(jīng)驅(qū)動單元后寫入控制節(jié)點，因此閾值讀取單元可以將控制節(jié)點調(diào)節(jié)為數(shù)據(jù)電壓端的電壓與驅(qū)動單元的閾值電壓的絕對值差，即，可以讀取驅(qū)動單元的閾值電壓，又因為閾值讀取單元在讀取驅(qū)動單元的閾值電壓過程中是直接通過數(shù)據(jù)電壓端寫入控制節(jié)點的，無需電壓發(fā)生等勢跳變就可讀取驅(qū)動單元的閾值電壓，所以可以避免電路中的寄生電容對讀取的閾值電壓的影響，所以本發(fā)明實施例可以減小或消除像素電路讀取的閾值電壓的誤差。

以上所述，僅為本發(fā)明的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)以權(quán)利要求的保護范圍為準。