本發明屬于電力智能可穿戴技術領域，具體講涉及一種電力巡檢智能頭盔雙目顯示系統及其實現方法。

背景技術：

隨著移動可穿戴技術的迅猛發展，需要研究基于智能可穿戴技術的電力巡檢作業可穿戴設備。智能穿戴設備是指綜合運用新型移動嵌入式技術、多樣化顯示技術、各類識別技術(語音、手勢、眼球追蹤等)、傳感技術、信息傳輸技術和云服務等交互及儲存技術，以代替手持設備或其他器械，實現用戶互動交互、生活娛樂、人體監測等功能的新型日常穿戴設備。可穿戴設備的產品形態豐富多樣，有智能手環、手表、眼鏡、頭盔等，它們能夠進行數據的采集和初步的處理。智能頭盔集成了控制論、計算機、電子電氣、機構學、傳感器、通訊學、全球定位等技術，通過對現場信息的實時采集及與外界互聯的可靠性等特征，體現出靈活的環境適應性與自主性，較適合電力巡檢作業場合。能產生較大的經濟效益和社會效益。

隨著公司電網規模日益擴大和新型設備投產，電網建設、運維面臨資料繁雜、操作規程復雜、應急處理要求高以及人員變動頻繁等問題，傳統作業模式已不能適應電網發展要求。隨著IT技術發展，智能穿戴設備集成微成像顯示、多媒體、傳感器等技術，支持多種交互方式，與業務系統實現智能互聯服務，已在消費電子、工業、醫療等領域中取得多項創新應用，將給電網建設、運維帶來新的自動化、智能化的解決方案。當前在電力領域，智能穿戴設備的應用可以實現多種業務場景的感知交互、信息融合、人機交互等方面的技術突破，提升基建施工、現場作業、用電服務、遠程會商的智能化程度，優化作業方式，提升作業效率，促進新型用電服務業態發展。

技術實現要素：

本發明提出了一種用于電力巡檢智能頭盔雙目增強現實顯示系統及其實現方法，為實現電網智能化顯示提供了新的思路和實現途徑，提升了電力運檢作業的信息交互、感知、集成、共享和協同能力。

一種電力巡檢智能頭盔雙目顯示系統，其特征在于，所述系統包括：GPU、FPGA控制模塊和微功耗雙目成像子系統；所述GPU、FPGA控制模塊和微功耗雙目成像子系統依次連接。

進一步的，所述微功耗雙目成像子系統包括：軸對稱設置的成像子系統；

所述成像子系統包括半透半反鏡、光學鏡頭、進射偏光板PBS、光源、成像芯片、I²C接口、數據DA接口、數據DB接口和GPIO控制接口。

進一步的，所述成像芯片、進射偏光板PBS、光學鏡頭和半透半反鏡依次設置；

所述進射偏光板和半透半反鏡的外側的延長線與光學鏡頭的軸線三者形成一個等腰直角三角形；設于一側的水平方向的所述光源的發光孔的軸與所述進射偏光板板間的夾角為45°；

所述進射偏光板采用折射率為1.6457的光學玻璃，可透過的光的波長為400～680nm的偏振膜；所述半透半反鏡透射與反射分光比為50:50；

所述成像芯片通過I²C接口、數據DA接口和數據DB接口與FPGA控制模塊連接；

所述成像芯片為臺灣Senseye的反射式LCOS顯示芯片H370HM；

所述光源由FPGA控制模塊的GPIO接口控制發出白色光線。

進一步的，所述FPGA控制模塊包括：顯示系統核心控制電路和GPIO控制接口；

所述顯示系統核心控制電路包括：依次連接的輸入信號處理模塊、異步FIFO模塊、讀FIFO寫DDR模塊、DDR切換模塊、DDR控制器模塊、讀DDR寫FIFO模塊、2路輸出異步FIFO模塊、行場時序控制器模塊。

一種電力巡檢智能頭盔雙目顯示系統實現方法，其特征在于，所述方法包括：

I、輸入信號處理模塊把視頻信號中的有效像素數據提取出來；

II、在顯示系統核心控制電路中將所述有效像素數據進行處理；

III、將處理好的數據輸入到成像芯片中；

IV、光源發出的白色光線分成紅綠藍三原色光線，將所述原色光線經過進射偏光板反射到成像芯片上；

V、經過成像芯片反射的光線匯聚成一束光線，經過光學鏡頭照射到半透半反鏡上；

VI、半透半反鏡合成顯示光線圖像，照射到眼球，形成彩色的圖像，實現圖像疊加的增強現實顯示。

進一步的，所述步驟II包括：

(1)將像素數據寫入異步FIFO模塊；

(2)讀FIFO寫DDR模塊將異步FIFO模塊中的數據讀出并生成寫DDR地址和寫有效信號，送入DDR切換模塊；

(3)DDR控制器A模塊和DDR控制器B模塊進行乒乓操作交替讀寫來保證數據流的無縫傳輸；

(4)DDR切換模塊讀出數據給讀DDR寫FIFO模塊，再寫入2路輸出異步FIFO模塊；

(5)行場時序控制器模塊連續讀出2路輸出異步FIFO模塊中的數據，并將顯示芯片控制信號一起輸入顯示芯片。

進一步的，其特征在于，所述異步FIFO模塊和讀FIFO寫DDR模塊中的FIFO位寬為32位。

進一步的，其特征在于，將單色數據連續存放所述異步FIFO模塊中；于單個FIFO中放置3個分別存放紅綠藍三色數據的雙口RAM，，實現輸入的視頻數據一直寫入FIFO，不停頓，并無需設定寫滿標志位。

進一步的，所述異步FIFO模塊的深度設計最小為16。

進一步的，所述DDR切換模塊存儲結構分為三層Bank、Row、Column。

與最接近的現有技術比，本發明提供的技術方案具有以下優異效果：

1、本發明成像系統在光源光線參與成像的利用率上能夠達到單片式成像系統的一倍左右，同樣的光源和電力消耗可以產生更加明亮的最終畫面，有利的降低了功耗，避免了單片式DLP時序成像的缺陷。本方案投入眼睛的圖像更加飽和、豐滿的色彩，并且不會出現困擾單片式DLP成像系統的彩虹畫面問題。

2、本發明實現方法所實現的一種面向電力巡檢作業的雙目成像智能安全帽顯示系統電路在FPGA的內部實現,使得通用GPU視頻輸出數字信號經過FPGA處理后轉換為符合成像芯片輸入協議的視頻信號，這樣具有性能好、集成度高、功耗低提高了系統的穩定性。

3、本發明所述系統后級模塊將FIFO中的數據讀出并生成寫DDR地址和寫有效信號，用兩片DDR進行乒乓操作交替讀寫來保證數據流的無縫傳輸。較傳統方式具有無傳輸間隔時間、傳輸實時性高、保證了圖像傳輸的穩定性和可靠性。

4、本發明所述輸入信號處理模塊把視頻信號中的有效像素數據提取出來，并將8位像素數據中相鄰的4個合并成32位為一組寫入異步FIFO，此方案比傳統同步8位FIFO比具有資源使用更合理、與圖形數據匹配更優、異步FIFO不需要嚴格的時鐘匹配等優勢，系統可靠性更好。

5、本發明所述2路輸出異步FIFO對接2路行場控制器，使一套電路支持兩路圖像信號輸出，實現面向電力巡檢作業的雙目成像，提高了系統集成度，降低了系統硬件成本和系統功耗。

附圖說明

圖1為智能安全帽微功耗雙目成像子系統結構圖；

圖2為智能安全帽顯示系統核心控制電路結構框圖；

圖3為DDR控制器模塊交錯Bank寫操作示意圖。

具體實施方式

下面結合附圖對本發明的微功耗雙目成像子系統、顯示核心控制電路2部分實施做進一步詳細說明。

所述系統的微功耗雙目成像子系統實施，其結構附圖如圖1所示。在此實施方案中，成像芯片采用臺灣Senseye的反射式LCOS顯示芯片H370HM,采用I²C接口和數據DA-DB接口，其分辨率為1366×768,可以支持256級灰度顯示,芯片面積0.37英寸，具有內置的行場驅動電路，在外部輸入時鐘的上升沿和下降沿分別接收8b×4dots圖像數據,這保證了場頻可高達360Hz。半透半反鏡傾斜45°放置，選用透射與反射分光比50:50的半透半反鏡，投射光通過5倍光學鏡頭系統，白色光源由FPGA的GPIO控制，光線經過一面45°放置的進射偏光板(PBS)鏡反射，PBS采用高折射率光學玻璃ZFI，折射率為1.6457，PBS中的偏振膜選用波長為400～680nm，對應于R、G、B三基色光路，透光率P振光透光率為98％，透過率為96％，S偏正光透過率為0.2％，透過率為0.7％。當滿足I²C配置條件時,I²C依次輸出成像芯片H370HM的配置地址和配置數據。當數據配置結束時，產生停止信號，并拉高輸出引腳通知行場時序控制器模塊開始工作，這樣保證了H370HM屏能在正確配置下工作。

所述發明的顯示核心控制電路實施選用FPGA芯片型號為Altera公司的EP3C120，屬于中低端CycloneIII系列，內部資源有119088個邏輯單元，3981kbit的RAM，4個PLL，530個I/O端口，滿足系統要求。其所設計的電路內部結構圖如圖2所示。所述電路的基本運行過程是：輸入信號處理模塊把視頻信號中的有效像素數據提取出來，并將8位像素數據中相鄰的4個合并成32位寫入異步FIFO。后級模塊將FIFO中的數據讀出并生成寫DDR地址和寫有效信號，送入DDR乒乓切換模塊。DDR乒乓切換模塊在幀同步信號VS的上升沿切換兩片DDR的讀寫狀態，選擇一片DDR寫入數據，并寫有效信號、寫地址及數據送給相應的DDR控制器，同時通過另一個DDR控制器讀出數據給“讀DDR寫FIFO模塊”。“讀DDR寫FIFO模塊”根據FIFO的將滿信號適時將數據寫入FIFO。輸出信號生成模塊將FIFO中的數據連續讀出，與附加的顯示芯片控制信號一起輸出到顯示芯片。下面對所發明的顯示核心控制電路中的各個模塊分別進行詳細實施說明：

所述異步FIFO模塊和讀FIFO寫DDR模塊實施難點在于設計它的位寬、深度以及空滿標志位。

(a)位寬設置

FIFO位寬由于DDR的雙沿采樣數據位寬為16，而單沿采樣位寬為雙沿的2倍，所以讀FIFO寫DDR模塊的數據寬度為32。因此，為了便于后級模塊處理，設置FIFO中存儲器的數據寬度為32。

(b)FIFO空滿標志位設置

由于DDR的讀寫是基于突發模式的，每次讀寫都會連續傳輸多個地址單元的數據。對于突發長度為8，每次讀寫連續要傳輸8個16位數，即4個32位數。為了滿足寫DDR的數據量要求，每讀一次FIFO要能夠連續讀出4個32位單色數據，所以單色數據必須連續存放。因此在單個FIFO中放置了3個雙口RAM，分別存放紅綠藍三色數據，因為輸入的視頻數據一直要寫入FIFO，不能停頓，所以無需設定寫滿標志位，并且必須保證讀出數據的速率比寫入快，使FIFO始終處于未滿狀態。寫信號wr_fifo有效時，3個RAM的地址指針同時各加1，在相同的寫地址寫入相應的單色數據。設置輸出允許讀標志位data_read，它在寫指針wp大于等于讀指針rp+4時有效，通知后級模塊可以連續讀出4個32位數。異步FIFO在rd_fifo有效時，開始依次讀出3個RAM中的數據。

(c)FIFO深度的設計

根據FIFO的輸入輸出數據率來計算。FIFO的輸入數據率為每240ns寫入12個32位數。輸出數據的時鐘周期T＝8ns，連續讀出12個32位數需要12T，再加上握手通信時間2T，FIFO傳遞地址的格雷碼轉換延遲4T+15ns，共讀出12個32位數需要的時間為18T+15ns＝159ns<240ns。所以輸入的數據率小于輸出的數據率，輸入的視頻數據流可以不停頓，符合設計預期。按照前面的計算，讀出比寫入快，故最小深度可設為8，就能保證寫FIFO不溢出。但是DDR在隔7812ns就要刷新一次，這時讀出數據的時間需要加上刷新所用的時間。刷新一次所用的時間為20T＝160ns，所以總的讀出時間為319ns，比寫入時間長。如果FIFO深度為8就會有溢出，所以要增加FIFO深度來緩存未讀出的數據。設FIFO深度為d。開始寫FIFO后，當FIFO寫入12個32位的三色數據，寫指針從1加到5，比讀指針rp大4，此時data_ready變為高電平，通知后級模塊可以讀FIFO。如果此時DDR要刷新，則必須先等待刷新完成，再連續讀出12個32位數據。在刷新期間，寫指針一直在增加，但最大不得超過FIFO深度d。因此可以得出FIFO深度與刷新完成時間關系為：刷新完成時間+讀出12個32位數的時間≤(d-4)*60ns，通過計算得出d≥319/60+4＝9.3。考慮到FIFO內部用格雷碼傳遞地址，深度應為2的整數次冪，故FIFO最小深度可設計為16。

所述DDR控制器模塊實施中將存儲結構分為三層Bank、Row、Column。系統所用DDR中含有8個Bank，每個Bank中有8192個Row，每個Row中有1024個Column。一幀圖像數據在DDR中的存儲安排為：將紅綠藍三色圖像數據分別寫入3個Bank中，從Row0、Col0開始順序存放，存滿一行后換下一行繼續存入。每次寫操作要把三色數據各4個32位分別寫入3個Bank中。讀出時依次把每個Bank中的單色數據讀完，每次讀操作讀出4個32位單色數據。其對DDR讀或寫的操作流程設計為：(1)發出激活Active命令，同時給出Bank地址和Row地址。(2)經過T_RCD時間后，發出讀或寫命令，同時給出Column地址。此時令A10為1可在讀寫完畢后自動預充電(Auto Precharge)。(3)換Row讀寫時要先對當前行預充電(Precharge)，之后再對新的Row進行激活操作。由于每次讀寫都要包括行激活和預充電，因此為了提高傳輸效率，就要設法把行激活和預充電占用讀寫的時間盡量減少。本方法采用交錯Bank寫入數據的方法，在寫入當前Bank時對另一個Bank進行激活或預充電操作，從而提高了數據總線利用效率，其操作示意圖如圖3所示。將紅綠藍三色各8個16位數據分別寫入Bank0、Bank1、Bank2中，起始寫地址都為Row0，Col0。在ACT發出后，寫命令WR應在其T_RCD后發出。T_RCD為15ns，對于頻率為125MHz的時鐘，相當于間隔2個時鐘周期。發出寫命令WR的同時令A10為高電平，則DDR會自動完成預充電操作。在WR發出后WL個時鐘周期，寫數據通過DQ輸出，設WL為2。如果下一個寫命令在前一個寫命令的BL/2＝4個周期后發出，則兩次突發寫入的數據能夠連接起來，這樣下一個ACT應在WR后2個周期發出,可以將紅綠藍三色的各4個32位數據連續寫入3個Bank中相同的地址，并且僅用了一次寫操作的準備時間，提高寫入效率。

所述行場時序控制器模塊內設計水平計數器hcnt和垂直計數器vcnt。由于顯示芯片每個時鐘周期鎖存8個像素值,所以顯示1366個像素值所需行周期為171個Tclk(行時鐘周期)。當hcnt計數器值為HBP時表示行有效顯示區域開始,hcnt計數器值為HBP+171時表示行有效顯示區域結束,hcnt計數器值為HSYNC cycle時,完成一行顯示,vcnt計數器加1。當vcnt計數器值為VBP時,垂直有效顯示區域開始,當vcnt計數器值為VBP+768時,垂直有效顯示區域結束,當vcnt計數器值為VSYNCcycle時,完成一幀圖像顯示。

最后應當說明的是：以上實施例僅用以說明本發明的技術方案而非對其限制，盡管參照上述實施例對本發明進行了詳細的說明，所屬領域的普通技術人員應當理解：依然可以對本發明的具體實施方式進行修改或者等同替換，而未脫離本發明精神和范圍的任何修改或者等同替換，其均應涵蓋在本發明的權利要求范圍當中。