本公開大體上涉及電子電路，且更具體地說涉及用于測試芯片與外部電路系統之間的電連接的系統和方法。

背景技術：

1、集成電路(ic)是在一片半導體材料(例如，硅)上制造的一組電子電路。隨著現代半導體制造技術的出現，越來越多的微型化晶體管和其它ic組件現在可以集成到單個電子封裝、芯片或微芯片中。例如，現代芯片上系統(soc)可以包括整個計算機或數據處理系統的大多數(或全部)組件。

2、為了與外部裝置通信，芯片可以具有眾多的電連接。此類連接的例子是焊料接頭。

3、本發明的發明人已經認識到，復雜芯片的操作所需的電連接的數目不斷增加提出了可靠性問題，因為任何此類連接都可能由于制造缺陷、沖擊、應力、疲勞等而發生故障。

技術實現思路

1、呈現了用于測試芯片與外部電路系統之間的電連接的各種系統和方法。在說明性非限制性實施例中，芯片可以包括輸入/輸出(i/o)端和耦合到所述i/o端的測試電路，其中所述測試電路的振蕩頻率響應于所述i/o端處的阻抗改變而改變，所述阻抗改變是由連接故障或劣化引起的。

2、在一些實施方案中，芯片可包括耦合到i/o端的rf收發器。ic可以制造在由封裝囊封的管芯上，并且i/o端可以在所述封裝的外部。i/o端可以耦合到安置在芯片外部的裝置。所述裝置可包括天線。作為補充或可替換的是，裝置可包括另一芯片。

3、可以至少部分地基于在不存在連接故障或劣化的情況下i/o端處的阻抗來選擇測試電路的諧振頻率。例如，連接故障或劣化可以包括焊料接頭的斷裂或壓裂。

4、測試電路可包括張弛振蕩器。張弛振蕩器可包括施密特觸發器和反饋電阻器。芯片可包括計數器，所述計數器耦合到施密特觸發器的輸出，其中所述計數器被配置成存儲指示測試電路的振蕩頻率的值。

5、芯片可以包括比較器，所述比較器耦合到計數器并且耦合到寄存器，所述寄存器被配置成存儲閾值，低于所述閾值的振蕩頻率的增加指示連接故障或劣化。

6、在不存在連接故障或劣化的情況下，當耦合到i/o端的天線表現為s焊盤與g焊盤之間的dc短路時，張弛振蕩器不振蕩。此外，在不存在連接故障或劣化的情況下，振蕩頻率小于芯片的主應用的操作頻率。

7、在另一說明性非限制性實施例中，測試電路可以是施密特觸發器和反饋電阻器，所述反饋電阻器跨施密特觸發器的輸入和輸出耦合，其中所述施密特觸發器的輸入耦合到芯片的電焊盤，并且其中所述測試電路被配置成以指示芯片與耦合到電焊盤的外部裝置之間的連接完整性的頻率振蕩。

8、所述測試電路可以具有在不存在電焊盤處的焊料接頭的故障或劣化的情況下至少部分地基于i/o端處的阻抗選擇的諧振頻率。響應于連接完整，當耦合到i/o端的天線表現為s焊盤與g焊盤之間的dc短路時，測試電路可以不振蕩。

9、在又一說明性非限制性實施例中，一種方法可包括：監測耦合到芯片與天線之間的連接的測試電路的振蕩頻率；以及響應于所述振蕩頻率的改變大于閾值，標識連接處的焊料接頭的故障或劣化。

10、振蕩頻率可以響應于寄生電容的改變而改變。并且，振蕩頻率的增加可以指示連接完整性降低。

技術特征：

1.一種芯片，其特征在于，包括：

2.根據權利要求1所述的芯片，其特征在于，所述測試電路的諧振頻率至少部分地基于在不存在所述連接故障或劣化的情況下所述i/o端處的阻抗來選擇。

3.根據權利要求1所述的芯片，其特征在于，另外包括計數器，所述計數器耦合到所述施密特觸發器的輸出，其中所述計數器被配置成存儲指示所述測試電路的振蕩頻率的值。

4.根據權利要求3所述的芯片，其特征在于，另外包括比較器，所述比較器耦合到所述計數器并且耦合到寄存器，所述寄存器被配置成存儲閾值，低于所述閾值的所述振蕩頻率的增加指示所述連接故障或劣化。

5.一種測試電路，其特征在于，包括：

6.根據權利要求5所述的測試電路，其特征在于，所述測試電路具有諧振頻率，所述諧振頻率至少部分地基于在不存在所述電焊盤處的焊料接頭的故障或劣化的情況下所述i/o端處的阻抗來選擇。

7.根據權利要求5所述的測試電路，其特征在于，響應于所述連接完整，當耦合到所述i/o端的天線表現為s焊盤與g焊盤之間的dc短路時，所述測試電路不振蕩。

8.一種方法，其特征在于，包括：

9.根據權利要求8所述的方法，其特征在于，所述振蕩頻率響應于寄生電容的改變而改變。

10.根據權利要求8所述的方法，其特征在于，所述振蕩頻率的增加指示連接完整性降低。

技術總結
本發明論述了用于測試芯片與外部電路系統之間的電連接的系統和方法。在一些實施例中，芯片可包括輸入/輸出(I/O)端和耦合到所述I/O端的測試電路，其中所述測試電路的振蕩頻率響應于所述I/O端處的阻抗改變而改變，所述阻抗改變是由連接故障或劣化引起的。

技術研發人員：歐文·J·G·揚森,塔里克·薩里科
受保護的技術使用者：恩智浦有限公司
技術研發日：
技術公布日：2025/4/24