1.一種半導(dǎo)體裝置，包括多個裸片，這些裸片中的任意一個被設(shè)定為第一列，而這些裸片中的另一個被設(shè)定為第二列，
其中，第一列和第二列中的一個或更多個被配置為：根據(jù)讀取命令，將偶數(shù)編號字節(jié)和奇數(shù)編號字節(jié)中的任意一個在早于另一個的時間處，通過輸入/輸出級來輸出。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，第一列的輸入/輸出級和第二列的輸入/輸出級彼此耦接。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，輸入/輸出級包括以字節(jié)為基礎(chǔ)被分成偶數(shù)編號焊盤和奇數(shù)編號焊盤的數(shù)據(jù)輸入/輸出焊盤。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中，輸入/輸出級還包括被分成偶數(shù)編號焊盤和奇數(shù)編號焊盤的DBI焊盤。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，第一列包括：
單元陣列，被配置為根據(jù)讀取命令而輸出數(shù)據(jù)；
DBI電路，被配置為通過對從單元陣列輸出的數(shù)據(jù)執(zhí)行DBI操作而產(chǎn)生DBI數(shù)據(jù)和DBI標(biāo)記，以及輸出DBI數(shù)據(jù)和DBI標(biāo)記；
第一驅(qū)動器，被配置為在第一時間處將DBI數(shù)據(jù)之中的偶數(shù)編號字節(jié)驅(qū)動到第一輸入/輸出級；
第二驅(qū)動器，被配置為根據(jù)預(yù)設(shè)信號，在第二時間處將DBI數(shù)據(jù)之中的奇數(shù)編號字節(jié)驅(qū)動到第二輸入/輸出級；以及
預(yù)設(shè)信號發(fā)生電路，被配置為根據(jù)用于重置DBI電路的DBI重置信號而產(chǎn)生預(yù)設(shè)信號。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其中，第二驅(qū)動器包括：
第一邏輯門，被配置為接收DBI數(shù)據(jù)之中的對應(yīng)于第一同步時鐘信號的數(shù)據(jù)；
第二邏輯門，被配置為接收DBI數(shù)據(jù)之中的對應(yīng)于第二同步時鐘信號的數(shù)據(jù)；
鎖存器，被配置為儲存第一邏輯門和第二邏輯門的輸出信號；以及
發(fā)射器，被配置為在奇數(shù)編號輸出使能信號的激活時段期間，將儲存在鎖存器中的信號作為奇數(shù)編號字節(jié)而驅(qū)動到第二輸入/輸出級。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其中，預(yù)設(shè)信號發(fā)生電路對偶數(shù)編號輸出使能信號、奇數(shù)編號輸出使能信號以及DBI重置信號執(zhí)行邏輯運算，以及輸出運算結(jié)果作為預(yù)設(shè)信號。
8.一種半導(dǎo)體裝置，包括第一裸片和第二裸片，被設(shè)定為第一列的第一裸片的輸入/輸出級耦接到被設(shè)定為第二列的第二裸片的輸入/輸出級，
其中，第一列和第二列中的一個或更多個被配置為：根據(jù)讀取命令，將偶數(shù)編號字節(jié)和奇數(shù)編號字節(jié)通過輸入/輸出級來順序地輸出，以及將偶數(shù)編號字節(jié)和奇數(shù)編號字節(jié)之中與最早次序相對應(yīng)的偶數(shù)編號字節(jié)和奇數(shù)編號字節(jié)中的任意一個在早于另一個的時間處，通過輸入/輸出級來輸出。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其中，輸入/輸出級包括以字節(jié)為基礎(chǔ)被分成偶數(shù)編號焊盤和奇數(shù)編號焊盤的數(shù)據(jù)輸入/輸出焊盤。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其中，輸入/輸出級還包括被分成偶數(shù)編號焊盤和奇數(shù)編號焊盤的DBI焊盤。
11.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其中，第一列包括：
單元陣列，被配置為根據(jù)讀取命令而輸出數(shù)據(jù)；
DBI電路，被配置為通過對從單元陣列輸出的數(shù)據(jù)執(zhí)行DBI操作而產(chǎn)生DBI數(shù)據(jù)和DBI標(biāo)記，輸出DBI數(shù)據(jù)和DBI標(biāo)記，以及根據(jù)DBI重置信號而被重置；
第一驅(qū)動器，被配置為在第一時間處將DBI數(shù)據(jù)之中的偶數(shù)編號字節(jié)驅(qū)動到第一輸入/輸出級；
第二驅(qū)動器，被配置為根據(jù)預(yù)設(shè)信號，在早于第一時間的時間處將DBI數(shù)據(jù)之中的奇數(shù)編號字節(jié)驅(qū)動到第二輸入/輸出級；以及
預(yù)設(shè)信號發(fā)生電路，被配置為根據(jù)DBI重置信號而產(chǎn)生預(yù)設(shè)信號。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中，第二驅(qū)動器包括：
第一邏輯門，被配置為接收DBI數(shù)據(jù)之中的對應(yīng)于第一同步時鐘信號的數(shù)據(jù)；
第二邏輯門，被配置為接收DBI數(shù)據(jù)之中的對應(yīng)于第二同步時鐘信號的數(shù)據(jù)；
鎖存器，被配置為儲存第一邏輯門和第二邏輯門的輸出信號；以及
發(fā)射器，被配置為在奇數(shù)編號輸出使能信號的激活時段期間，將儲存在鎖存器中的信號作為奇數(shù)編號字節(jié)而驅(qū)動到第二輸入/輸出級。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中，預(yù)設(shè)信號發(fā)生電路對偶數(shù)編號輸出使能信號、奇數(shù)編號輸出使能信號以及DBI重置信號執(zhí)行邏輯運算，以及輸出運算結(jié)果作為預(yù)設(shè)信號。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，還包括輸出時序控制電路，所述輸出時序控制電路被配置為基于時鐘信號，使用通過順序切換源信號而產(chǎn)生的內(nèi)部切換信號來產(chǎn)生偶數(shù)編號輸出使能信號和奇數(shù)編號輸出使能信號。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其中，輸出時序控制電路包括：
第一觸發(fā)器，被配置為根據(jù)時鐘信號而臨時儲存內(nèi)部切換信號中的一個，以及產(chǎn)生第一內(nèi)部信號；
第二觸發(fā)器，被配置為根據(jù)時鐘信號而臨時儲存第一內(nèi)部信號，以及輸出儲存的信號作為偶數(shù)編號輸出使能信號；以及
邏輯門，被配置為對第一內(nèi)部信號和偶數(shù)編號輸出使能信號執(zhí)行OR運算，以及輸出運算結(jié)果作為奇數(shù)編號輸出使能信號。
16.一種半導(dǎo)體裝置，包括：
單元陣列，被配置為根據(jù)讀取命令而輸出數(shù)據(jù)；
DBI電路，被配置為通過對從單元陣列輸出的數(shù)據(jù)執(zhí)行DBI操作而產(chǎn)生DBI數(shù)據(jù)和DBI標(biāo)記，輸出DBI數(shù)據(jù)和DBI標(biāo)記，以及根據(jù)DBI重置信號而被重置；
第一驅(qū)動器，被配置為在第一時間處將DBI數(shù)據(jù)之中的偶數(shù)編號字節(jié)驅(qū)動到第一輸入/輸出級；
第二驅(qū)動器，被配置為根據(jù)預(yù)設(shè)信號，在早于第一時間的時間處將DBI數(shù)據(jù)之中的奇數(shù)編號字節(jié)驅(qū)動到第二輸入/輸出級；以及
預(yù)設(shè)信號發(fā)生電路，被配置為根據(jù)DBI重置信號而產(chǎn)生預(yù)設(shè)信號。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，其中，第二驅(qū)動器包括：
第一邏輯門，被配置為接收DBI數(shù)據(jù)之中的對應(yīng)于第一同步時鐘信號的數(shù)據(jù)；
第二邏輯門，被配置為接收DBI數(shù)據(jù)之中的對應(yīng)于第二同步時鐘信號的數(shù)據(jù)；
鎖存器，被配置為儲存第一邏輯門和第二邏輯門的輸出信號；以及
發(fā)射器，被配置為在奇數(shù)編號輸出使能信號的激活時段期間，將儲存在鎖存器中的信號作為奇數(shù)編號字節(jié)而驅(qū)動到第二輸入/輸出級。
18.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，其中，預(yù)設(shè)信號發(fā)生電路對偶數(shù)編號輸出使能信號、奇數(shù)編號輸出使能信號以及DBI重置信號執(zhí)行邏輯運算，以及輸出運算結(jié)果作為預(yù)設(shè)信號。
19.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，還包括輸出時序控制電路，所述輸出時序控制電路被配置為基于時鐘信號，使用通過順序切換源信號而產(chǎn)生的內(nèi)部切換信號來產(chǎn)生偶數(shù)編號輸出使能信號和奇數(shù)編號輸出使能信號。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體裝置，其中，輸出時序控制電路包括：
第一觸發(fā)器，被配置為根據(jù)時鐘信號而臨時儲存內(nèi)部切換信號中的一個，以及產(chǎn)生第一內(nèi)部信號；
第二觸發(fā)器，被配置為根據(jù)時鐘信號而臨時儲存第一內(nèi)部信號，以及輸出儲存的信號作為偶數(shù)編號輸出使能信號；以及
邏輯門，被配置為對第一內(nèi)部信號和偶數(shù)編號輸出使能信號執(zhí)行OR運算，以及輸出運算結(jié)果作為奇數(shù)編號輸出使能信號。