技術總結
本發明涉及集成電路IC芯片設計中安全相關領域，以及集成電路輔助設計軟件工具中布局布線領域。為了防止針對IC芯片的上電物理攻擊，芯片設計廠商提出了版圖保護電路的概念，即在頂層金屬層加入一層防護層金屬，該防護層的信號線受到持續的監控，一旦該信號被破壞，芯片會自動開啟報警電路，實行電路自我毀壞，防止非法操控數據。本發明提出一種安全芯片物理防護布線的有效方法。在矩形布線區域內，依次生成一組垂直的線，每根線由一段段水平的臺階狀布線構成，相鄰兩根線間的臺階相互形成交叉。臺階的水平長度由參數H和分割點P確定，臺階數由參數V確定。本方法產生的布線從局部看圖案的重復性高，不宜被分析。其中多組檢測和換層的方案增加了短路攻擊難度。本布線適用于多種檢測電路的連接方式，例如，單根多組檢測、并行多根換層檢測、并行多根非換層檢測、以及各種混合方式。

技術研發人員：王勇;侯勁松;張萍;李寧
受保護的技術使用者：天津藍海微科技有限公司
文檔號碼：201611151922
技術研發日：2016.12.14
技術公布日：2017.05.31