本公開(kāi)的實(shí)施方式一般涉及一種計(jì)算設(shè)備，更具體地說(shuō)，涉及一種集成傳感和機(jī)器學(xué)習(xí)處理設(shè)備。

背景技術(shù)：

1、機(jī)器學(xué)習(xí)(ml)目前被廣泛應(yīng)用于人臉識(shí)別、語(yǔ)音識(shí)別、自然語(yǔ)言處理、圖像處理等領(lǐng)域。ml通常涉及基于復(fù)雜機(jī)器學(xué)習(xí)模型分析大量傳感數(shù)據(jù)。傳統(tǒng)的邊緣設(shè)備(靠近收集傳感數(shù)據(jù)的傳感器的本地設(shè)備)缺乏執(zhí)行此類(lèi)分析的計(jì)算能力。因此，傳感器生成的傳感數(shù)據(jù)可能需要進(jìn)行數(shù)字化，并傳輸?shù)竭h(yuǎn)程計(jì)算設(shè)備(例如，數(shù)據(jù)中心)進(jìn)行處理。這可能涉及大量數(shù)據(jù)的數(shù)字化以及可能要求先進(jìn)的通信能力、大量能源以及時(shí)間用于傳輸數(shù)字化傳感數(shù)據(jù)。將原始傳感數(shù)據(jù)從傳感器傳輸?shù)竭h(yuǎn)程設(shè)備可能會(huì)引發(fā)隱私問(wèn)題，而加密原始傳感數(shù)據(jù)以實(shí)現(xiàn)安全數(shù)據(jù)傳輸可能會(huì)進(jìn)一步增加ml所需的計(jì)算成本。此外，一些應(yīng)用(例如，使用ml的醫(yī)療應(yīng)用)可能需要實(shí)時(shí)的數(shù)據(jù)處理。因此，在邊緣設(shè)備上本地運(yùn)行機(jī)器學(xué)習(xí)模型是有需求的。但是，傳統(tǒng)邊緣設(shè)備無(wú)法提供集成傳感和處理能力用于從本地傳感器提供的模擬傳感數(shù)據(jù)中進(jìn)行本地提取信息和特征，并進(jìn)行ml處理。

技術(shù)實(shí)現(xiàn)思路

1、以下是本公開(kāi)的簡(jiǎn)要
技術(shù)實(shí)現(xiàn)要素：
，用于提供對(duì)本公開(kāi)的一些方面的基本理解。發(fā)明內(nèi)容不是本公開(kāi)的廣泛概述。發(fā)明內(nèi)容并非旨在識(shí)別本公開(kāi)的關(guān)鍵或重要要素，也并非旨在說(shuō)明本公開(kāi)的特定實(shí)現(xiàn)的任何范圍或者權(quán)利要求的任何范圍。發(fā)明內(nèi)容的唯一目的是作為后續(xù)呈現(xiàn)的更詳細(xì)描述的語(yǔ)言簡(jiǎn)化呈現(xiàn)本公開(kāi)的一些概念。

2、本公開(kāi)提供了一種可以用作集成傳感和機(jī)器學(xué)習(xí)處理功能的半導(dǎo)體器件。所述半導(dǎo)體器件可以包括配置為生成多個(gè)模擬傳感信號(hào)的傳感模塊和機(jī)器學(xué)習(xí)(ml)處理器。所述ml處理器包括處理所述模擬傳感信號(hào)以生成模擬預(yù)處理傳感數(shù)據(jù)的一個(gè)或多個(gè)交叉陣列；配置為將模擬預(yù)處理傳感數(shù)據(jù)轉(zhuǎn)換為數(shù)字預(yù)處理傳感數(shù)據(jù)的模數(shù)轉(zhuǎn)換器(adc)；和配置為使用一個(gè)或多個(gè)機(jī)器學(xué)習(xí)模型處理所述數(shù)字預(yù)處理傳感數(shù)據(jù)的機(jī)器學(xué)習(xí)處理單元。所述傳感模塊和ml處理器制造在單晶片上。

3、在一些實(shí)施例中，傳感模塊和ml處理器在所述晶片的同一側(cè)上制造。

4、在一些實(shí)施例中，傳感模塊制造在所述晶片的第一部分，所述ml處理器制造在所述晶片中圍繞所述晶片的第一部分的第二部分上。

5、在一些實(shí)施例中，所述ml處理器的多個(gè)晶體管和所述傳感模塊的多個(gè)傳感器制造在所述晶片的襯底上。所述半導(dǎo)體器件進(jìn)一步包括制造在所述多個(gè)晶體管和多個(gè)傳感器上的多個(gè)互連層。

6、在一些實(shí)施例中，第一互連層中的第一金屬通孔、第二金屬通孔和第三金屬通孔分別連接到所述多個(gè)晶體管中第一晶體管的源極區(qū)、柵極區(qū)和漏極區(qū)。在一些實(shí)施例中，第一互連層中的第四金屬通孔和第五金屬通孔連接到所述多個(gè)光電二極管中的第一光電二極管。

7、在一些實(shí)施例中，所述ml處理器的rram器件可以制造在所述數(shù)個(gè)互連層中互連層上的金屬焊盤(pán)或金屬通孔上。在一些實(shí)施例中，所述rram器件通過(guò)所述第一互連層連接到第一晶體管。

8、在一些實(shí)施例中，所述傳感模塊包括微透鏡和一組濾色器。所述傳感模塊的所述微透鏡和所述濾色器制造在所述多個(gè)互連層上。

9、在一些實(shí)施例中，所述傳感模塊制造在所述ml處理器上。

10、在一些實(shí)施例中，所述傳感模塊和所述ml處理器制造在所述晶片的不同側(cè)。

11、在一些實(shí)施例中，所述傳感模塊包括圖像傳感器陣列。所述多個(gè)模擬傳感信號(hào)包括多個(gè)模擬圖像信號(hào)。

12、在一些實(shí)施例中，所述模擬預(yù)處理傳感數(shù)據(jù)對(duì)應(yīng)從所述模擬傳感信號(hào)中提取的多個(gè)特征。所述機(jī)器學(xué)習(xí)處理單元使用提取的特征執(zhí)行機(jī)器學(xué)習(xí)。

13、在一些實(shí)施例中，半導(dǎo)體器件進(jìn)一步包括封裝襯底，其中所述晶片通過(guò)互連層連接到封裝襯底。

14、在一些實(shí)施例中，所述ml處理器使用所述模擬傳感信號(hào)供電。

15、在一些實(shí)施例中，半導(dǎo)體器件進(jìn)一步包括收發(fā)器，配置為：向計(jì)算設(shè)備發(fā)送由機(jī)器學(xué)習(xí)處理單元基于所述一個(gè)或多個(gè)機(jī)器學(xué)習(xí)模型生成的預(yù)測(cè)輸出；和從所述計(jì)算設(shè)備接收?qǐng)?zhí)行基于所述預(yù)測(cè)輸出的執(zhí)行操作的指令。

16、在一些實(shí)施例中，所述模擬預(yù)處理傳感數(shù)據(jù)表示模擬傳感信號(hào)和卷積核的卷積。

17、在一些實(shí)施例中，所述一個(gè)或多個(gè)交叉陣列中的多個(gè)交叉點(diǎn)器件的電導(dǎo)值被編程為表示所述卷積核的值。

18、在一些實(shí)施例中，所述傳感模塊包括二維傳感器陣列，其中所述一個(gè)或多個(gè)交叉陣列中的多個(gè)交叉點(diǎn)器件被配置為接收由所述二維傳感器陣列產(chǎn)生的模擬傳感信號(hào)作為輸入。

19、在一些實(shí)施例中，所述一個(gè)或多個(gè)交叉陣列包括位于多個(gè)不同平面的多個(gè)交叉陣列。

20、根據(jù)本公開(kāi)的一個(gè)或多個(gè)方面，一種半導(dǎo)體器件包括：配置為生成多個(gè)模擬傳感信號(hào)的傳感模塊；和配置為通過(guò)使用一個(gè)或多個(gè)機(jī)器學(xué)習(xí)模型處理所述模擬傳感信號(hào)產(chǎn)生預(yù)測(cè)輸出的機(jī)器學(xué)習(xí)(ml)處理器。所述機(jī)器學(xué)習(xí)處理器包括：配置為生成表示預(yù)測(cè)輸出的多個(gè)模擬輸出多個(gè)交叉陣列；配置為將表示所述預(yù)測(cè)輸出的所述多個(gè)模擬輸出轉(zhuǎn)化為表示所述預(yù)測(cè)輸出的多個(gè)數(shù)字信號(hào)的模數(shù)轉(zhuǎn)換單元，其中所述傳感模塊和所述ml處理器制造在晶片上。

21、在一些實(shí)施例中，半導(dǎo)體器件進(jìn)一步包括封裝襯底，其中所述晶片通過(guò)互連層連接到所述封裝襯底。

技術(shù)特征：

1.一種半導(dǎo)體器件，包括：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中傳感模塊和ml處理器制造在所述晶片的同一側(cè)。

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中傳感模塊制造在所述晶片的第一部分，所述ml處理器制造在所述晶片中圍繞所述晶片的第一部分的第二部分上。

4.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中所述ml處理器的多個(gè)晶體管和所述傳感模塊的多個(gè)傳感器制造在所述晶片的襯底上，其中所述半導(dǎo)體器件進(jìn)一步包括制造在所述多個(gè)晶體管和多個(gè)傳感器上的多個(gè)互連層。

5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中所述多個(gè)傳感器包括多個(gè)光電二極管，其中第一互連層中的第一金屬通孔、第二金屬通孔和第三金屬通孔分別連接到所述多個(gè)晶體管中第一晶體管的源極區(qū)、柵極區(qū)和漏極區(qū)，第一互連層中的第四金屬通孔和第五金屬通孔連接到所述多個(gè)光電二極管中的第一光電二極管。

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中所述ml處理器的rram器件可以制造在所述數(shù)個(gè)互連層中互連層上的金屬焊盤(pán)或金屬通孔上，所述rram器件通過(guò)所述第一互連層連接到第一晶體管。

7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中所述傳感模塊中的微透鏡和一組濾色器制造在所述多個(gè)互連層上。

8.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中所述傳感模塊制造在所述ml處理器上。

9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述傳感模塊和所述ml處理器制造在所述晶片的不同側(cè)。

10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述傳感模塊包括圖像傳感器陣列，其中所述多個(gè)模擬傳感信號(hào)包括多個(gè)模擬圖像信號(hào)。

11.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述模擬預(yù)處理傳感數(shù)據(jù)對(duì)應(yīng)從所述模擬傳感信號(hào)中提取的多個(gè)特征，所述機(jī)器學(xué)習(xí)處理單元使用提取的特征執(zhí)行機(jī)器學(xué)習(xí)。

12.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括封裝襯底，其中所述晶片通過(guò)互連層連接到封裝襯底。

13.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述ml處理器使用所述模擬傳感信號(hào)供電。

14.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括收發(fā)器，配置為：

15.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述模擬預(yù)處理傳感數(shù)據(jù)表示模擬傳感信號(hào)和卷積核的卷積。

16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中所述一個(gè)或多個(gè)交叉陣列中的多個(gè)交叉點(diǎn)器件的電導(dǎo)值被編程為表示所述卷積核的值。

17.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述傳感模塊包括二維傳感器陣列，其中所述一個(gè)或多個(gè)交叉陣列中的多個(gè)交叉點(diǎn)器件被配置為接收由所述二維傳感器陣列產(chǎn)生的模擬傳感信號(hào)作為輸入。

18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件，其中所述一個(gè)或多個(gè)交叉陣列包括位于多個(gè)不同平面的多個(gè)交叉陣列。

19.一種半導(dǎo)體器件，包括：

20.根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，進(jìn)一步包括封裝襯底，其中所述晶片通過(guò)互連層連接到所述封裝襯底。

技術(shù)總結(jié)
本公開(kāi)提供了一種具有集成傳感和處理功能的半導(dǎo)體器件。所述半導(dǎo)體器件包括配置為生成多個(gè)模擬傳感信號(hào)的傳感模塊和機(jī)器學(xué)習(xí)(ML)處理器。所述傳感模塊和所述ML處理器制造在單晶片上。所述ML處理器包括處理所述模擬傳感信號(hào)以生成模擬預(yù)處理傳感數(shù)據(jù)的交叉陣列；將模擬預(yù)處理傳感數(shù)據(jù)轉(zhuǎn)換為數(shù)字預(yù)處理傳感數(shù)據(jù)的模數(shù)轉(zhuǎn)換器(ADC)；和使用一個(gè)或多個(gè)機(jī)器學(xué)習(xí)模型處理所述數(shù)字預(yù)處理傳感數(shù)據(jù)的機(jī)器學(xué)習(xí)處理單元。

技術(shù)研發(fā)人員：張民憲,葛寧
受保護(hù)的技術(shù)使用者：特憶智能科技
技術(shù)研發(fā)日：
技術(shù)公布日：2025/4/28