具有冗余讀出放大器的存儲器的制造方法
【專利摘要】本發明公開了可減小讀取弱數據存儲單元時的誤讀可能性的存儲器的實施例。該存儲器可包括多個數據存儲單元、列復用器、第一讀出放大器和第二讀出放大器，以及輸出電路。第一讀出放大器的增益電平可高于第二讀出放大器的增益電平。輸出電路可包括復用器，該復用器可用于可控地選擇第一讀出放大器和第二讀出放大器的輸出之一并傳遞所選擇的讀出放大器的值。輸出電路可包括耦合第一讀出放大器和第二讀出放大器的輸出的節點，并且第一讀出放大器和第二讀出放大器的輸出能夠被設置為高阻抗狀態。
【專利說明】具有冗余讀出放大器的存儲器

【技術領域】
[0001] 本發明涉及存儲器實現領域，更具體地涉及感測技術。

【背景技術】
[0002] 存儲器通常包括多個數據存儲單元，所述數據存儲單元由構造在半導體基板上的 互連晶體管構成。可以根據多種不同的電路設計類型來構建此類數據存儲單元。例如，可 將數據存儲單元實現為耦合到電容器的單個晶體管以形成動態存儲單元。作為另外一種選 擇，可采用交叉耦合反相器來形成靜態存儲單元，或者可使用浮柵M0SFET來創建非易失性 存儲單兀。
[0003] 在半導體制造過程期間，光刻、晶體管摻雜物水平等的變化可能導致希望具有相 同特性的存儲單元之間的不同電氣特性。由于反復操作設備，晶體管之內出現老化效應，而 可能發生電氣特性的其他變化。晶體管之間電氣特性的這些差異可能導致數據存儲單元針 對所存儲的相同數據輸出不同的小信號電壓。
[0004] 在一些情況下，給定數據存儲單元的變化可能導致輸出電壓無法被讀出放大器正 確放大。在初始測試期間可能會將此類數據存儲單元識別為硬故障，這將可能需要利用冗 余數據存儲單元進行替換以便實現制造產率目標。


【發明內容】

[0005] 本發明公開了存儲器電路的各種實施例。在一個實施例中，存儲器電路可包括數 據存儲單元、列復用器、具有第一增益電平的第一讀出放大器、具有第二增益電平的第二讀 出放大器、以及輸出電路。在一些實施例中，第二增益電平可高于第一增益電平。
[0006] 在一些實施例中，輸出電路可包括復用器，并且復用器可用于可控地選擇第一讀 出放大器的輸出或第二讀出放大器的輸出。在其他實施例中，可以配置第一讀出放大器和 第二讀出放大器，使得它們相應的輸出可以進入高阻抗狀態，并且輸出電路可包括將第一 讀出放大器的輸出耦合到第二讀出放大器的輸出的節點。
[0007] 在工作期間，可以在數據存儲單元中存儲測試數據。可利用第一讀出放大器從數 據存儲單元讀取數據并與初始測試數據比較。可利用第二讀出放大器從數據存儲單元讀取 數據并與初始測試數據比較。可利用這些比較的結果來確定數據存儲單元的強度。可以存 儲指示數據存儲單元強度的信息。
[0008] 在后續訪問數據存儲單元期間，可以檢查所存儲的針對數據存儲單元的單元強度 信息。如果所存儲的針對數據存儲單元的單元強度信息指示存儲單元弱，則可利用第二讀 出放大器從數據存儲單元讀取數據。

【專利附圖】

【附圖說明】
[0009] 以下詳細描述參考了附圖，現在簡要描述附圖。
[0010] 圖1示出了數據存儲單元的一個實施例。
[0011] 圖2示出了用于對位線放電的可能波形。
[0012] 圖3示出了存儲器子陣列的一個實施例。
[0013] 圖4示出了圖3中所示實施例的一種可能操作方法。
[0014] 圖5示出了存儲器的一個實施例。
[0015] 圖6示出了圖5中所示實施例的一種可能操作方法。
[0016] 圖7示出了測試存儲器以發現弱位的一種可能方法。
[0017] 圖8示出了用于讀取存儲器并將所存儲的數據與先前加載的測試數據進行比較 的一種可能方法。
[0018] 圖9示出了計算系統的一個實施例。
[0019] 盡管本公開容易做出各種修改和替代形式，但附圖中以舉例的方式示出并將在本 文中詳細描述其具體實施例。不過應當理解，附圖及【具體實施方式】并非旨在將本公開限制 于例示的特定形式，正相反，其目的在于覆蓋落在由所附權利要求限定的本公開的實質和 范圍之內的所有修改、等價要件和替代方案。本文使用的標題僅用于組織的目的，并非意在 限制說明書的范圍。如在整個本專利申請中所用的那樣，以允許的意義（即，意味著具有可 能性）而非強制的意義（即，意味著必須）使用"可以"一詞。類似地，"包括"一詞表示包 括但不限于。
[0020] 各種單元、電路或其他部件可以被描述為"被配置為"執行一項任務或多項任務。 在此類語境中，"被配置為"是一般表示"具有"在操作期間執行一項任務或多項任務的"電 路系統"的結構的寬泛表述。如此，可以配置單元/電路/部件以在單元/電路/部件即使 當前未接通時執行任務。通常，形成對應于"被配置為"結構的電路系統可包括硬件電路。 類似地，為了描述中方便，可將各種單元/電路/部件描述為執行一項任務或多項任務。此 類描述應當被解釋成包括短語"被配置為"。表述被配置為執行一項或多項任務的單元/電 路/部件明確地旨在不援引35U.S.C. §112第六段對該單元/電路/部件的解釋。更一般 地，對任何元件的表述都明確旨在不援引35U.S.C. § 112第六段針對該元件的解釋，除非 特別表述了 "用于……的裝置"或"用于……的步驟"這種語言。

【具體實施方式】
[0021] 在制造半導體存儲器電路期間，光刻、注入水平等的差異可能導致本來希望在特 性和性能方面相同的數據存儲單元之間電氣特性的差異。在一些情況下，數據存儲單元電 氣特性的變化可能足夠大，使得數據存儲單元在存儲器電路的正常工作狀態下可能不工作 (例如讀取或寫入），從而導致數據存儲單元被識別為故障并需要用冗余數據存儲單元替 換。向存儲器電路添加冗余數據存儲單元來補償電氣特性不理想的數據存儲單元可能會導 致額外的芯片面積和功率消耗。下文例示的實施例可以提供技術來識別和補償電氣特性不 理想的數據存儲單元。
[0022] 圖1示出了根據若干可能實施例之一的數據存儲單元。在例示的實施例中，數據 存儲單元100包括表示為"bt"的真實I/O 102、表示為"be"的補充I/O 103和表示為"wl" 的選擇輸入101。
[0023] 在例示的實施例中，bt 102耦合到選擇晶體管104,并且be 101耦合到選擇晶體 管105。選擇晶體管104和選擇晶體管105受到wl 101的控制。選擇晶體管104還通過節 點110耦合到上拉晶體管108和下拉晶體管106,并且選擇晶體管105還通過節點111耦合 到上拉晶體管109和下拉晶體管107。上拉晶體管108和下拉晶體管106受:到節點111的 控制，并且上拉晶體管109和下拉晶體管107受到節點110的控制。
[0024] 需注意的是，盡管可將選擇晶體管、上拉晶體管、下拉晶體管和預充電晶體管示為 單獨晶體管，但在其他實施例中，可利用多個晶體管或其他適當電路實現這些晶體管的任 一種。即，在各種實施例中，"晶體管"可以對應于單獨的晶體管或任何適當類型的開關元件 (例如場效應晶體管（FET))或晶體管的集合。
[0025] 在開始存儲操作時，真實I/O 102和補充I/O 103可以都為高，并且選擇輸入101 為低。需注意的是，在這一實施例中，低是指地電勢或近地電勢的電壓，并且高是指足以使 得η溝道金屬氧化物半導體場效應晶體管（M0SFET)導通和使得p溝道M0SFET截止的電 壓。在其他實施例中，可使用其他電路配置，并且構成低和高的電壓可以不同。在存儲或寫 入操作期間，可將選擇輸入101切換到高，以將真實I/O 102耦合到節點110和將補充I/O 103耦合到節點111。為了將邏輯1存儲到數據存儲單元100中，可將補充I/O 103切換到 低。由于選擇晶體管105是導通的，因此節點111也被切換到低。節點111上的低電平激 活上拉晶體管108,其將節點110充電到高電平。節點110上的高電平繼而激活下拉晶體管 107,這進一步加強了節點111上的低電平，從而建立了再生反饋。一旦建立起節點110和 111之間的這種再生反饋，就可將選擇輸入101切換到低，從而截止選擇晶體管104和選擇 晶體管105,并將節點110與真實I/O 102隔離以及將節點111與補充I/O 103隔離。存 儲邏輯〇的方法可以是類似的。可將選擇輸入101切換到高，并且可將真實I/O 102切換 到低。選擇晶體管104將真實I/O 102上的低電平耦合到節點110,從而激活上拉晶體管 109。節點111上的高電平激活下拉晶體管106,從而加強了節點110上的低電平并建立了 再生反饋。通常將經由再生反饋存儲數據的數據存儲單元稱為靜態單元。
[0026] 在例示的實施例中，數據存儲單元100將其存儲的數據輸出為真實1/0102和補充 I/O 103之間的電壓差。（本文也可將作為兩個電壓之間的差異存儲的數據稱為"差分編 碼"。）在開始輸出過程時，真實I/O 102和補充I/O 103可以都為高，選擇輸入101可以為 低。斷言（assert)選擇輸入101會激活選擇晶體管104和選擇晶體管105。如果節點111 為低電平，并且節點110為高電平，那么電流將流經選擇晶體管105和下拉晶體管107,從而 導致補充I/O 103上的電壓下降。如果節點110為低電平，節點111為高電平，那么電流將 流經選擇晶體管104和下拉晶體管106,從而導致真實1/0102上的電壓下降。對于任一種 數據狀態，數據存儲單元從真實I/O 102或補充I/O 103接收的電流都稱為單元的讀電流。
[0027] 理想情況下，下拉晶體管106和下拉晶體管107的電氣特性將是相同的，如選擇晶 體管104和選擇晶體管105的電氣特性那樣。此外，在理想的電路中，可能希望存儲器設備 中一個數據存儲單元中的下拉晶體管106和下拉晶體管107具有與存儲器設備中另一個數 據存儲單元中的下拉晶體管106和下拉晶體管107相同的電氣特性。然而，在半導體制造過 程期間，光刻中的差異、摻雜物水平的波動等可能導致這些晶體管具有不同電氣特性（例 如飽和電流）。例如，由例如熱載流子注入誘發的老化效應也可能隨時間改變晶體管的電氣 特性。由于制造和老化效應的原因，從一個數據存儲單元到另一個數據存儲單元的下拉晶 體管106、下拉晶體管107、選擇晶體管104和選擇晶體管105的變化可能導致讀電流的變 化，從而相同的存儲的數據的輸出電壓變化。
[0028] 在一些情況下，晶體管電氣特性的變化可能導致讀取存儲單元時比平均值大的輸 出電壓。可將生成比平均值大的輸出電壓的數據存儲單元稱為強單元。在一些情況下，晶 體管電氣特性的變化可能導致讀取存儲單元時比平均值小的輸出電壓。可將生成比平均值 小的輸出電壓的數據存儲單元稱為弱單元。如果弱存儲單元生成的輸出電壓值足夠小，則 可能無法正確確定數據存儲單元中存儲的數據，因為輸出電壓可能無法克服讀出放大器之 內的不平衡和信號噪聲。
[0029] 需注意的是，圖1中所示的晶體管數量和連接僅僅是例示性實例，在其他實施例 中，可以采用其他數量、類型的晶體管和/或電路配置。還需注意的是，在其他數據存儲單 元實施例中，可以采用其他存儲機制。例如，可使用電容器（例如，在動態隨機存取存儲器 (DRAM)中）、晶體管植入物（例如，在耗盡可編程只讀存儲器（ROM)中）或浮柵結構（如在 單一位或多位非易失性或閃速存儲器中）在數據存儲單元中存儲數據。
[0030] 圖2示出了圖1所示的數據存儲單元的實施例的操作所產生的可能波形。在時間 tQ205,斷言選擇輸入101 (波形201)。根據所存儲數據的值，真實I/O 102或補充I/O 103 將開始放電（波形203)。在時間&206,由讀出放大器放大真實I/O 102和補充I/O 103之 間的小信號差別。可將包括一個或多個數據存儲單元的系統模型化為電容器和電流源。電 容器代表真實I/O 102或補充I/O 103上存在的總電容，可包括其他數據存儲單元I/O端 口的結電容和數據存儲單元之間互連的電容。電流源是數據存儲單元的讀電流。利用這種 模型，可利用公式1估計從時間h到時間&的走低I/O上的電壓。
[0031]

【權利要求】
1. 一種裝置，包括： 多個數據存儲單元；以及 多個讀取電路； 其中每個所述讀取電路包括： 具有第一增益電平的第一讀出放大器，所述第一讀出放大器被配置為從所述多個數據 存儲單元中所選擇的一個數據存儲單元接收輸入數據；以及 具有第二增益電平的第二讀出放大器，其中所述第二增益電平大于所述第一增益電 平，所述第二讀出放大器被配置為從所述多個數據存儲單元中所選擇的一個數據存儲單元 接收輸入數據；以及 輸出電路，所述輸出電路被配置為接收所述第一讀出放大器的輸出和所述第二讀出放 大器的輸出，并對它們進行邏輯組合。
2. 根據權利要求1所述的裝置，其中所述第二增益電平高于所述第一增益電平。
3. 根據權利要求1或2所述的裝置，其中同時啟用所述第一讀出放大器和所述第二讀 出放大器。
4. 根據權利要求1-3的任一項所述的裝置，其中在選擇第一數據存儲單元時啟用所述 第一讀出放大器，并在選擇第二數據存儲單元時啟用所述第二讀出放大器。
5. 根據權利要求1或2所述的裝置， 其中所述多個數據存儲單元包括在多個列中，其中所述數據存儲單元的每一給定數據 存儲單元被配置為使得響應于行選擇信號的斷言，所述給定數據存儲單元生成列輸出； 其中所述裝置還包括被耦合以從所述多個列接收輸入數據的列復用器，其中所述列復 用器被配置為從所述多個列之一可控地選擇數據以根據列選擇信號生成列復用器輸出； 其中為了從所述多個數據存儲單元中所選擇的一個數據存儲單元接收輸入數據，所述 第一讀出放大器被進一步配置為響應于第一控制信號的斷言而將所述列復用器輸出信號 放大所述第一增益電平并生成第一讀出放大器輸出信號； 其中為了從所述多個數據存儲單元中所選擇的一個數據存儲單元接收輸入數據，所述 第二讀出放大器被進一步配置為響應于第二控制信號的斷言而將所述列復用器輸出信號 放大所述第二增益電平并生成第二讀出放大器輸出信號；并且 其中所述輸出電路被進一步配置為基于輸出選擇信號對所述第一讀出放大器輸出信 號和所述第二讀出放大器輸出信號進行邏輯組合。
6. 根據權利要求5所述的裝置，其中所述輸出電路包括復用器，所述復用器被配置為 根據所述輸出選擇信號可控地選擇所述第一讀出放大器輸出信號或所述第二讀出放大器 輸出信號。
7. 根據權利要求5所述的裝置，其中所述第一讀出放大器被進一步配置為根據所述輸 出選擇信號的第一狀態而生成高阻抗輸出，并且其中所述第二讀出放大器被進一步配置為 根據所述輸出選擇信號的第二狀態而生成高阻抗。
8. 根據權利要求7所述的裝置，其中所述輸出電路包括將所述第一讀出放大器的所述 輸出耦合到所述第二讀出放大器的所述輸出的節點。
9. 一種存儲器電路，包括： 多個子陣列，每個子陣列包括如權利要求5所述的裝置的實例： 定時和控制單元，被配置為生成所述第一控制信號、所述第二控制信號和所述輸出選 擇信號；以及 地址解碼器，所述地址解碼器被耦合以生成耦合到所述多個子陣列的多個行選擇信 號和耦合到所述多個子陣列的多個列選擇信號，其中所述地址解碼器被配置為接收輸入地 址，使得響應于所述輸入地址的值，所述地址解碼器斷言所述行選擇信號之一和所述列選 擇信號之一。
10. 根據權利要求9所述的存儲器電路，其中所述地址解碼器包括存儲陣列和被配置 為將所述輸入地址與所述存儲陣列的內容進行比較的比較器。
11. 根據權利要求10所述的存儲器電路，其中所述地址解碼器被進一步配置為在所述 比較器檢測到所述輸入地址與所述存儲陣列的內容之間的匹配時生成誤讀指示信號。
12. 根據權利要求11所述的存儲器電路，其中所述定時和控制單元被進一步配置為根 據所述誤讀指示信號生成所述第一放大器啟用信號、所述第二放大器啟用信號和所述數據 輸出選擇信號。
13. -種系統，包括： 一個或多個存儲器；以及 耦合到所述一個或多個存儲器的處理單元； 其中所述處理單元包括一個或多個存儲陣列，每個所述存儲陣列包括根據權利要求 1-4中任一項所述的裝置的實例。
14. 根據權利要求13所述的系統，其中所述處理單元包括測試單元，所述測試單元被 配置為在測試模式期間提供第一放大器啟用信號、第二放大器啟用信號和輸出數據選擇信 號，并且其中在根據權利要求1-4中任一項所述的裝置的每個實例中，所述第一讀出放大 器被進一步配置為響應于所述第一放大器啟用信號的斷言而將所述輸入數據放大所述第 一增益電平，所述第二讀出放大器被進一步配置為響應于所述第二放大器啟用信號的斷言 而將所述輸入數據放大所述第二增益電平，并且所述輸出電路被配置為根據所述輸出數據 選擇信號邏輯地組合所述第一讀出放大器的所述輸出或所述第二讀出放大器的所述輸出。
15. 根據權利要求14所述的系統，其中所述測試單元被進一步配置為存儲地址信息， 所述地址信息指示選擇了所述存儲陣列中弱數據存儲單元的地址。
16. -種方法，包括： 從數據存儲單元接收輸入數據；以及 根據控制輸入利用具有第一增益電平的第一讀出放大器或具有第二增益電平的第二 讀出放大器放大來自所述數據存儲單元的數據，其中所述第二增益電平高于所述第一增益 電平。
17. 根據權利要求16所述的方法，還包括根據針對所述數據存儲單元所檢測到的單元 強度，確定所述控制輸入。
18. 根據權利要求17所述的方法，還包括： 存儲指示所檢測到的單元強度的單元強度信息；以及 檢查所存儲的單元強度信息。
19. 根據權利要求17或18所述的方法，還包括： 響應于所檢測到的指示弱數據存儲單元的單元強度，斷言誤讀指示信號。
20.根據權利要求17-19的任一項所述的方法，其中所述放大還包括：響應于所檢測到 的指示弱數據存儲單元的單元強度，選擇所述第二讀出放大器來放大存儲于所述數據存儲 單元中的數據。
【文檔編號】G11C29/50GK104160453SQ201380011619
【公開日】2014年11月19日 申請日期:2013年3月25日 優先權日:2012年3月27日
【發明者】M·R·賽寧根, M·E·魯納斯 申請人:蘋果公司