1.一種內部電源電壓輔助電路，用于內部電源電壓產生電路，所述內部電源電壓產生電路包括差動放大器及驅動晶體管，所述差動放大器將供給至負載電路的內部電源電壓與規定的第一基準電壓進行比較，并從輸出端子輸出表示比較結果的控制信號，所述驅動晶體管根據所述控制信號來驅動外部電源電壓，并將內部電源電壓經由內部電源線而輸出至負載電路，且所述內部電源電壓產生電路將所述內部電源電壓調整成為所述第一基準電壓，所述內部電源電壓輔助電路包括：
時序檢測電路，檢測數據信號的變化，產生并輸出檢測信號；以及
內部電源電壓輔助供給電路，基于所述檢測信號，輔助性地供給針對所述負載電路的電流。
2.如權利要求1所述的內部電源電壓輔助電路，其中
所述內部電源電壓輔助供給電路包括：
輔助電壓產生電路，包含串聯連接于外部電源電壓與所述內部電源線之間的第一金屬氧化物半導體晶體管及第二金屬氧化物半導體晶體管；以及
控制電壓產生電路，產生用于對所述內部電源線供給規定電流的控制電壓，
所述第一金屬氧化物半導體晶體管是根據所述檢測信號受到控制，
所述第二金屬氧化物半導體晶體管是基于所述控制電壓受到控制，以使規定電流流動。
3.如權利要求2所述的內部電源電壓輔助電路，其中
所述輔助電壓產生電路還包括：充電電容器，被插入至第一金屬氧化物半導體晶體管及第二金屬氧化物半導體晶體管之間，對所述電流的電荷進行充電。
4.如權利要求2或3所述的內部電源電壓輔助電路，其中
所述控制電壓產生電路根據如下所述的電流來產生控制電壓，所述電流為基于所述外部電源電壓來使與基于所述內部電源電壓而流動的規定電流對應的電流流動時的所述電流。
5.如權利要求2或3所述的內部電源電壓輔助電路，其中
所述控制電壓產生電路包括：
調節器型控制電壓產生電路，使電流流至彼此串聯連接于所述外部電源電壓與接地電壓之間的第三金屬氧化物半導體晶體管及電阻，從而產生如下所述的控制電壓并作為控制電壓而輸出，所述控制電壓施加至所述第三金屬氧化物半導體晶體管的柵極，以使所述第三金屬氧化物半導體晶體管與所述電阻的連接點的電壓成為規定的第二基準電壓。
6.如權利要求5所述的內部電源電壓輔助電路，其中
所述第二基準電壓與所述第一基準電壓相同。
7.如權利要求5所述的內部電源電壓輔助電路，其中
所述第二基準電壓低于或高于所述第一基準電壓。
8.如權利要求2或3所述的內部電源電壓輔助電路，其中
所述控制電壓產生電路產生并輸出如下所述的控制電壓，所述控制電壓施加至所述第二金屬氧化物半導體晶體管的柵極，以使所述內部電源線的內部電源電壓成為規定的第二基準電壓。
9.如權利要求8所述的內部電源電壓輔助電路，其中
所述第二基準電壓與所述第一基準電壓相同。
10.如權利要求8所述的內部電源電壓輔助電路，其中
所述第二基準電壓低于或高于所述第一基準電壓。
11.如權利要求1所述的內部電源電壓輔助電路，其中
所述內部電源電壓輔助供給電路包括：
輔助電壓產生電路，包含串聯連接于外部電源電壓與所述內部電源線之間的電阻及金屬氧化物半導體晶體管，
所述金屬氧化物半導體晶體管是根據所述檢測信號受到控制。
12.如權利要求1所述的內部電源電壓輔助電路，其中
所述內部電源電壓輔助供給電路包括：
輔助電壓產生電路，包含連接于外部電源電壓與所述內部電源線之間的金屬氧化物半導體晶體管，
所述金屬氧化物半導體晶體管是根據所述檢測信號受到控制。
13.如權利要求1所述的內部電源電壓輔助電路，其中
所述時序檢測電路分別檢測多比特的數據信號的變化，產生并輸出對應的多比特的檢測信號，
所述內部電源電壓輔助供給電路并聯地具備所述多比特的檢測信號的數 量的輔助電壓產生電路。
14.如權利要求1所述的內部電源電壓輔助電路，其中
所述時序檢測電路分別檢測多比特的數據信號的變化，產生并輸出對應的多比特的檢測信號，
所述內部電源電壓輔助電路還包括：
數據遷移計數電路，基于所述多比特的檢測信號產生遷移檢測信號，并將所述遷移檢測信號輸出至所述內部電源電壓輔助供給電路，所述遷移檢測信號具有與所述多比特的檢測信號的具有規定電平的比特數對應的脈寬。
15.如權利要求1所述的內部電源電壓輔助電路，其中
所述時序檢測電路分別檢測多比特的數據信號的變化，產生并輸出對應的多比特的檢測信號，
所述內部電源電壓輔助供給電路并聯地具備所述多比特的檢測信號的數量的輔助電壓產生電路，
所述內部電源電壓輔助電路還包括：
比較電路，將所述內部電源電壓與規定的第三基準電壓進行比較并產生比較結果信號，基于所述比較結果信號與所述多比特的檢測信號，產生不同的多個檢測信號并輸出至多個輔助電壓產生電路。
16.如權利要求15所述的內部電源電壓輔助電路，其中
所述第三基準電壓與所述第一基準電壓相同。
17.如權利要求15所述的內部電源電壓輔助電路，其中
所述第三基準電壓低于或高于所述第一基準電壓。
18.如權利要求1所述的內部電源電壓輔助電路，其中
所述時序檢測電路分別檢測多比特的數據信號的變化，產生并輸出對應的多比特的檢測信號，
所述內部電源電壓輔助供給電路并聯地具備所述多比特的檢測信號的數量的輔助電壓產生電路，
所述內部電源電壓輔助電路還包括：
比較電路，將所述內部電源電壓與規定的第三基準電壓進行比較并產生第一比較結果信號，將所述內部電源電壓與不同于所述第三基準電壓的第四基準電壓進行比較并產生第二比較結果信號，基于所述第一比較結果信號及第二比較結果信號與所述多比特的檢測信號，產生不同的多個檢測信號并輸 出至多個輔助電壓產生電路。
19.如權利要求18所述的內部電源電壓輔助電路，其中
所述比較電路基于所述第一比較結果信號及第二比較結果信號、所述多比特的檢測信號與規定的情形選擇信號，產生不同的多個檢測信號并輸出至多個輔助電壓產生電路，
所述比較電路根據所述情形選擇信號來選擇性地進行切換，以所述內部電源電壓的下降或上升來與所述第三基準電壓進行比較，或者與所述第四基準電壓進行比較。
20.如權利要求18或19所述的內部電源電壓輔助電路，其中
所述第三基準電壓或所述第四基準電壓與所述第一基準電壓相同。
21.如權利要求18或19所述的內部電源電壓輔助電路，其中
所述第三基準電壓低于或高于所述第一基準電壓。
22.如權利要求1所述的內部電源電壓輔助電路，其中
所述內部電源電壓輔助電路包括：
解碼器，將規定的第一多比特的檢測信號解碼為具有比所述多比特的檢測信號的比特數小的比特數的解碼檢測信號；
多個輔助電壓產生電路，分別包含串聯連接于外部電源電壓與所述內部電源線之間的第一金屬氧化物半導體晶體管及第二金屬氧化物半導體晶體管；以及
多個控制電壓產生電路，使電流流至彼此串聯連接于所述外部電源電壓與接地電壓之間的第三金屬氧化物半導體晶體管與電阻，從而產生向所述第三金屬氧化物半導體晶體管的柵極施加的控制電壓，并產生向對應的所述各輔助電壓產生電路的第一金屬氧化物半導體晶體管的柵極施加的控制電壓，并分別予以輸出，以使所述第三金屬氧化物半導體晶體管與所述電阻的連接點的電壓成為規定的第二基準電壓，
所述各輔助電壓產生電路的第二金屬氧化物半導體晶體管根據所述解碼檢測信號的對應的比特而受到控制，
所述各輔助電壓產生電路的第一金屬氧化物半導體晶體管基于來自所述各控制電壓產生電路的控制電壓受到控制，以使規定電流流動。
23.如權利要求22所述的內部電源電壓輔助電路，其中
所述輔助電壓產生電路還包括：充電電容器，插入至第一金屬氧化物半 導體晶體管及第二金屬氧化物半導體晶體管之間，對所述電流的電荷進行充電。
24.如權利要求22或23所述的內部電源電壓輔助電路，其中
所述第二基準電壓與所述第一基準電壓相同。
25.如權利要求22項或23所述的內部電源電壓輔助電路，其中
所述第二基準電壓低于或高于所述第一基準電壓。
26.如權利要求22項或23所述的內部電源電壓輔助電路，其中
在所述多個控制電壓產生電路中，各自的所述第二基準電壓彼此相等或互不相同。
27.如權利要求22項或23所述的內部電源電壓輔助電路，其中
在所述多個控制電壓產生電路中，各自的所述電阻的電阻值彼此相等或互不相同。
28.如權利要求11項或12所述的內部電源電壓輔助電路，其中
所述金屬氧化物半導體晶體管為P金屬氧化物半導體晶體管或N金屬氧化物半導體晶體管。
29.如權利要求1所述的內部電源電壓輔助電路，其中
所述時序檢測電路分別檢測多比特的數據信號的變化，產生并輸出對應的多比特的檢測信號，
內部電源電壓輔助供給電路包括輔助電壓產生電路，所述輔助電壓產生電路包含串聯連接于外部電源電壓與所述內部電源線之間的規定通道的金屬氧化物半導體晶體管及第一N通道金屬氧化物半導體晶體管，
且所述內部電源電壓輔助供給電路包括控制電壓產生電路，所述控制電壓產生電路基于所述外部電源電壓，使電流流至彼此串聯連接的第二N通道金屬氧化物半導體晶體管及電阻，并將所述第二N通道金屬氧化物半導體晶體管的輸出電壓作為控制電壓而輸出，在所述內部電源電壓輔助供給電路中，
所述規定通道金屬氧化物半導體晶體管根據所述多比特的檢測信號受到控制，
所述第一N通道金屬氧化物半導體晶體管基于所述控制電壓受到控制，以使規定電流流動。
30.如權利要求29所述的內部電源電壓輔助電路，其中
所述規定通道的金屬氧化物半導體晶體管為P金屬氧化物半導體晶體管 或N金屬氧化物半導體晶體管。
31.如權利要求1所述的內部電源電壓輔助電路，其中
所述內部電源電壓與所述外部電源電壓相同。
32.如權利要求1所述的內部電源電壓輔助電路，其中
所述內部電源電壓低于或高于所述外部電源電壓。
33.一種內部電源電壓輔助電路，用于內部電源電壓產生電路，所述內部電源電壓產生電路包括差動放大器及驅動晶體管，所述差動放大器將供給至負載電路的內部電源電壓與規定的第一基準電壓進行比較，并從輸出端子輸出表示比較結果的控制信號，所述驅動晶體管根據所述控制信號來驅動外部電源電壓，并將內部電源電壓經由內部電源線而輸出至負載電路，且所述內部電源電壓產生電路將所述內部電源電壓調整成為所述第一基準電壓，所述內部電源電壓輔助電路包括：
時序檢測電路，根據數據信號來檢測針對所述負載電路的電流減少的情況，并輸出檢測信號；以及
內部電源電壓輔助消耗電路，基于所述檢測信號，輔助性地消耗所述負載電路的電流消耗所減少的量。
34.如權利要求33所述的內部電源電壓輔助電路，其中
所述內部電源電壓輔助消耗電路包括：
輔助電壓消耗電路，包含串聯連接于所述內部電源線與接地之間的第一N通道金屬氧化物半導體晶體管及第二N通道金屬氧化物半導體晶體管；以及
控制電壓產生電路，產生用于自所述內部電源線消耗規定電流的控制電壓，
所述第一N通道金屬氧化物半導體晶體管根據所述檢測信號受到控制，
所述第二N通道金屬氧化物半導體晶體管基于所述控制電壓受到控制，以使所述規定電流流動。
35.如權利要求33或34所述的內部電源電壓輔助電路，其中
所述時序檢測電路分別檢測多比特的數據信號的變化，產生并輸出對應的多比特的檢測信號，
所述內部電源電壓輔助消耗電路并聯地具備所述檢測信號的數量的輔助電壓消耗電路。
36.如權利要求33或34所述的內部電源電壓輔助電路，其中
所述時序檢測電路包括：解碼器，將所述檢測信號解碼為具有比所述檢測信號的比特數小的規定的比特數的解碼檢測信號，
所述內部電源電壓輔助消耗電路并聯地具備所述解碼檢測信號的數量的輔助電壓消耗電路。
37.一種半導體存儲裝置，其特征在于包括如權利要求1至36中任一項所述的內部電源電壓輔助電路。
38.如權利要求37所述的半導體存儲裝置，其中
所述半導體存儲裝置基于數據的寫入信號或數據的讀出信號，以比時脈的速度快的速度來分別進行數據的寫入或數據的讀出，
所述時序檢測電路基于所述數據的寫入信號及所述數據的讀出信號來使所述內部電源電壓輔助電路進行動作。
39.如權利要求38所述的半導體存儲裝置，其中
所述比時脈的速度快的速度為時脈的倍速即雙倍數據速率(DDR)。
40.一種半導體裝置，其特征在于包括如權利要求1至36中任一項所述的內部電源電壓輔助電路。
41.如權利要求2所述的內部電源電壓輔助電路，其中，
所述第一金屬氧化物半導體晶體管及所述第二金屬氧化物半導體晶體管為P金屬氧化物半導體晶體管或N金屬氧化物半導體晶體管。