專利名稱：半導體器件的制作方法
技術領域：
本發明涉及一種半導體器件的制作方法，尤其涉及減小半導體器件臨界 尺寸的方法。
背景技術：
半導體器件隨著集成度的增加具有減小的單元面積，由于這種減小的單 元，使相鄰器件之間的空間也被減小。例如，隨著半導體器件的集成度增加，減小將一個元件連接到另一元件 或將一個層連接到另一個層的接觸孔的尺寸，同時增加層間介質層的厚度。 這樣，接觸孔的長寬比，即接觸孔的直徑相對于接觸孔的長度的比增加，以 便降低在光刻工藝中用于形成接觸孔的對準余量。結果，通過形成接觸孔的 常規方法形成微'』、接觸孔變得很困難。現有在動態隨機存儲器(DRAM)制作過程中減小接觸孔臨界尺寸的方 法。如圖l所示，在半導體襯底50上順次形成第一絕緣層52、導電層54和第二 絕緣層56。在形成導電層54之前，可以通過光刻工藝部分蝕刻第 一絕緣層52以形成 金屬插塞(未示出)并暴露第一絕緣層52下面的區域，然后，當在第一絕緣 層52上形成導電層54時，導電層54會穿過金屬插塞與第 一絕緣層52下面的區 域電4妄觸。參考圖2，在第二絕緣層56上形成第一光刻膠層(未示出)，經過曝光顯 影工藝，定義布線圖案；以第一光刻膠層為掩膜，沿布線圖案蝕刻第二絕緣 層56和導電層54至露出第一絕緣層52，以在第一絕緣層52上形成布線58;在形成布線58之后，灰化法去除第一光刻膠層，在第一絕緣層52上和布線58上 通過高密度等離子體(HDP)化學氣相沉積法形成用作層間介質層的第三絕 緣層60;通過化學機械拋光(CMP )工藝或深腐蝕工藝平坦化第三絕緣層60; 在第三絕緣層60上形成第四絕緣層62;然后在第四絕緣層62上涂覆第二光刻 膠層(未示出)，經過曝光顯影工藝，在第二光刻膠層上定義接觸孔圖形； 以第二光刻膠層為掩膜，沿接觸孔圖形蝕刻第四絕緣層62至露出第三絕緣層 60，形成第一接觸孔63，第一接觸孔63的臨界尺寸為接觸孔圖形定義的臨界 尺寸。另外，在包括布線58的最終結構的表面上可沉積諸如未摻雜硅酸玻璃 (USG)、高密度等離子體(HDP )氧化物或化學氣相淀積(CVD)氧化物的氧化硅 基材料，以便后續形成第三絕緣層60。在平坦化的第三絕緣層60上沉積相對于氧化硅基材料的第三絕緣層60具 有蝕刻選擇性的材料，諸如氮化硅或多晶硅，由此在第三絕緣層60上形成第 四絕緣層62。參考圖3，通過灰化和剝離工藝從第四絕緣層62上除去第二光刻膠層；在 第四絕緣層62的側壁上形成側墻64，用以后續減小接觸孔的臨界尺寸。參考圖4，以第四絕緣層62及側墻64為掩膜，蝕刻第三絕緣層60和第一絕 緣層52至露出半導體襯底50,形成第二接觸孔66，所述第二接觸孔66的臨界 尺寸比第一接觸孔的臨界尺寸小，為預定臨界尺寸。如圖5所示，去除第四絕緣層62及側墻64,接著在第二接觸孔66中進行后 續的填充步驟。在如下申請號為200310123006的中國專利申請中，還可以發現更多與上 述技術方案相關的信息。現有減小半導體器件臨界尺寸的方法，例如將動態隨機存儲器的接觸孔 臨界尺寸從圖形化定義的臨界尺寸減小至預定臨界尺寸過程中，由于在第四 絕緣層上形成第二光刻膠，經過曝光顯影后，需要將半導體襯底從曝光機臺 中移往蝕刻機臺對第四絕緣層蝕刻，形成第一接觸孔；接著再將半導體襯底放入蝕刻機臺內進行側墻的沉積和第三絕緣層，形成第二接觸孔；最后，還 需去除第四絕緣層及側墻。整個步驟繁鎖，并且將半導體襯底不斷地從一個 機臺取出放入另一個機臺，花費時間長，成本提高；另外在第四絕緣層側壁 沉積側墻用以減小接觸孔的臨界尺寸，由于一步形成側墻，沉積及后續過程 中會產生誤差，導致接觸孔臨界尺寸誤差增大。發明內容本發明解決的問題是提供一種半導體器件的制作方法，防止制作半導體 器件花費時間長，成本高，以及半導體器件臨界尺寸誤差大。為解決上述問題，本發明提供一種半導體器件的制作方法，包括下列步 驟在半導體襯底上依次形成第一蝕刻層和第二蝕刻層；在第二蝕刻層上形成光刻膠層，經過曝光顯影工藝，在光刻膠層上形成定義半導體器件的圖形開口；在圖形開口側壁形成第一側墻，以光刻膠層及第一側墻為掩膜刻蝕第 二蝕刻層，形成第一開口；在第一開口側壁形成第二側墻，以光刻膠層、第 一側墻及第二側墻為掩膜刻蝕第二蝕刻層，形成第二開口；……在第N-l開 口側壁形成第N側墻，以光刻膠層及第一側墻、第二側墻……第N側墻為掩 膜刻蝕第二蝕刻層至露出第一蝕刻層，形成預定臨界尺寸的第N開口；去除 光刻膠層及第一側墻、第二側墻……第N側墻；以第二蝕刻層為掩膜，沿第 N開口刻蝕第 一蝕刻層，形成預定臨界尺寸的半導體器件。所述第一側墻……第N側墻的厚度為lnm 10nm。所述第一側墻...…第N側墻的材料為聚合物。所述聚合物含碳、硅和氟。所述圖形開口的臨界尺寸為150nm 400nm。 所述第N開口的預定臨界尺寸為30nm 100nm。本發明提供一種半導體器件的制作方法，包括下列步驟在半導體襯底 上依次形成第一蝕刻層和第二蝕刻層；在第二蝕刻層上形成光刻膠層，經過 曝光顯影工藝，在光刻膠層上形成定義半導體器件的圖形開口；在圖形開口 側壁形成第一側墻，以光刻膠層及第一側墻為掩膜刻蝕第二蝕刻層至露出第 一蝕刻層，形成預定臨界尺寸的第一開口；去除光刻膠層及第一側墻；以第 二蝕刻層為掩膜，沿第一開口刻蝕第一蝕刻層，形成預定臨界尺寸的半導體 器件。所述第 一側墻的材料為聚合物。 所述聚合物含碳、硅和氟。 所述圖形開口的臨界尺寸為150nm 400nm。 所述第一開口的預定臨界尺寸為30nm 100nm。本發明提供一種半導體器件的制作方法，包括下列步驟在半導體襯底 上依次形成第一蝕刻層和第二蝕刻層；在第二蝕刻層上形成光刻膠層，經過 曝光顯影工藝，在光刻膠層上形成定義半導體器件的圖形開口；在圖形開口 側壁形成第一側墻，以光刻膠層及第一側墻為掩膜刻蝕第二蝕刻層，形成第 一開口；在第一開口側壁形成第二側墻，以光刻膠層、第一側墻及第二側墻 為掩膜刻蝕第二蝕刻層，形成第二開口；……在第N-l開口側壁形成第N側 墻，以光刻膠層及第一側墻、第二側墻……第N側墻為掩膜刻蝕第二蝕刻層， 形成預定臨界尺寸的第N開口，所述第N開口內有殘余第二蝕刻層；去除光 刻膠層、第一側墻、第二側墻……第N側墻及第N開口內殘余第二蝕刻層； 以第N開口外第二蝕刻層為掩膜，沿第N開口刻蝕第一蝕刻層，形成預定臨 界尺寸的半導體器件。用灰化法及濕法刻蝕法去除光刻膠層、第一側墻、第二側墻……第N側墻及第N開口內殘余第二蝕刻層。本發明提供一種半導體器件的制作方法，包括下列步驟在半導體襯底 上依次形成第一蝕刻層和第二蝕刻層；在第二蝕刻層上形成光刻膠層，經過 曝光顯影工藝，在光刻膠層上形成定義半導體器件的圖形開口；在圖形開口 側壁形成第一側墻，以光刻膠層及第一側墻為掩膜刻蝕第二蝕刻層，形成第 一開口；在第一開口側壁形成第二側墻，以光刻膠層、第一側墻及第二側墻 為掩膜刻蝕第二蝕刻層，形成第二開口；……在第N-l開口側壁形成第N側 墻，以光刻膠層及第一側墻、第二側墻……第N側墻為掩膜刻蝕第二蝕刻層， 形成預定臨界尺寸的第N開口，所述第N開口內有殘余第二蝕刻層；去除光 刻膠層及第一側墻、第二側墻……第N側墻；以第N開口外第二蝕刻層為掩 膜，沿第N開口刻蝕第N開口內殘余第二蝕刻層和第一蝕刻層，形成預定臨 界尺寸的半導體器件。與現有技術相比，本發明具有以下優點(1 )本發明在光刻膠層上進行 曝光顯影形成圖形開口后，直接在圖形開口側壁形成側墻，然后蝕刻第二蝕 刻層。半導體襯底只需經過一步從曝光機臺移入蝕刻機臺中，步驟簡化，成 本降低。(2)本發明在圖形開口側壁形成第一側墻，以光刻膠層及第一側墻為掩 膜刻蝕第二蝕刻層，形成第一開口；在第一開口側壁形成第二側墻，以光刻 膠層、第一側墻及第二側墻為掩膜刻蝕第二蝕刻層，形成第二開口；......在第N-l開口側壁形成第N側墻，以光刻膠層及第一側墻、第二側墻……第N 側墻為掩膜刻蝕第二蝕刻層，形成預定臨界尺寸的第N開口。漸進地形成第 一側墻后刻蝕第二蝕刻層......第N側墻后刻蝕第二蝕刻層，逐步減小開口的臨界尺寸，有效地降低了半導體器件臨界尺寸減小過程中產生的誤差。


圖1至圖5是現有在動態隨機存儲器制作過程中減小接觸孔臨界尺寸的圖6是本發明制作半導體器件的第一實施例流程圖；圖7是本發明制作半導體器件的第二實施例流程圖；圖8是本發明制作半導體器件的第三實施例流程圖；圖9是本發明制作半導體器件的第四實施例流程圖；圖10至圖12是本發明制作半導體器件的第一實施例示意圖； 圖13至圖15是本發明制作半導體器件的第二實施例示意圖；圖16至圖20是本發明在動態隨機存儲器制作過程中減小接觸孔臨界尺 寸的實施例示意圖；圖21至圖24是本發明在快閃存儲器制作過程中減小接觸孔臨界尺寸的 實施例示意圖。
具體實施方式
本發明在光刻膠層上進行曝光顯影形成圖形開口后，直接在圖形開口側 壁形成側墻，然后蝕刻第二蝕刻層。半導體襯底只需經過一步從曝光機臺移 入蝕刻機臺中，步驟簡化，成本降低。本發明在圖形開口側壁形成第一側墻， 以光刻膠層及第一側墻為掩膜刻蝕第二蝕刻層，形成第一開口；在第一開口 側壁形成第二側墻，以光刻膠層、第一側墻及第二側墻為掩膜刻蝕第二蝕刻 層，形成第二開口；......在第N-l開口側壁形成第N側墻，以光刻膠層及第一側墻、第二側墻......第N側墻為掩膜刻蝕第二蝕刻層，形成預定臨界尺寸的第N開口。漸進地形成第一側墻后刻蝕第二蝕刻層……第N側墻后刻蝕第 二蝕刻層，逐步減小開口的臨界尺寸，有效地降低了半導體器件臨界尺寸減 小過程中產生的誤差。下面結合附圖對本發明的具體實施方式
做詳細的說明。圖6是本發明制作半導體器件的第一實施例流程圖。如圖6所示，執行步驟SlOl，在半導體襯底上依次形成第一蝕刻層和第二蝕刻層；執行步驟 S102，在第二蝕刻層上形成光刻膠層，經過曝光顯影工藝，在光刻膠層上形 成定義半導體器件的圖形開口；執行步驟S103,在圖形開口側壁形成第一側 墻，以光刻膠層及第一側墻為掩膜刻蝕第二蝕刻層，形成第一開口；執行步 驟S104,在第一開口側壁形成第二側墻，以光刻膠層、第一側墻及第二側墻 為掩膜刻蝕第二蝕刻層，形成第二開口；執行步驟S105，……在第N-1開口 側壁形成第N側墻，以光刻膠層及第一側墻、第二側墻……第N側墻為掩膜 刻蝕第二蝕刻層至露出第一蝕刻層，形成預定臨界尺寸的第N開口；執行步 驟S106,去除光刻膠層及第一側墻、第二側墻...…第N側墻；執行步驟S107， 以第二蝕刻層為掩膜，沿第N開口刻蝕第一蝕刻層，形成預定臨界尺寸的半 導體器件。圖7是本發明制作半導體器件的第二實施例流程圖。如圖7所示，執行 步驟S201,在半導體襯底上依次形成第一蝕刻層和第二蝕刻層；執行步驟 S202，在第二蝕刻層上形成光刻膠層，經過曝光顯影工藝，在光刻膠層上形 成定義半導體器件的圖形開口；執行步驟S203,在圖形開口側壁形成第一側 墻，以光刻膠層及第一側墻為掩膜刻蝕第二蝕刻層至露出第一蝕刻層，形成 預定臨界尺寸的第一開口；執行步驟S204，去除光刻膠層及第一側墻；執行 步驟S205,以第二蝕刻層為掩膜，沿第一開口刻蝕第一蝕刻層，形成預定臨 界尺寸的半導體器件。圖8本發明制作半導體器件的第三實施例流程圖。如圖8所示，執行步 驟S301,在半導體襯底上依次形成第一蝕刻層和第二蝕刻層；執行步驟S302, 在第二蝕刻層上形成光刻膠層，經過曝光顯影工藝，在光刻膠層上形成定義 半導體器件的圖形開口；執行步驟S303，在圖形開口側壁形成第一側墻，以 光刻膠層及第一側墻為掩膜刻蝕第二蝕刻層，形成第一開口；執行步驟S304，在第一開口側壁形成第二側墻，以光刻膠層、第一側墻及第二側墻為掩膜刻
蝕第二蝕刻層，形成第二開口；執行步驟S305，……在第N-1開口側壁形成 第N側墻，以光刻膠層及第一側墻、第二側墻……第N側墻為掩膜刻蝕第二 蝕刻層，形成預定臨界尺寸的第N開口，所述第N開口內有殘余第二蝕刻層； 執行步驟S306,去除光刻膠層、第一側墻、第二側墻……第N側墻及第N開 口內殘余第二蝕刻層；執行步驟S307，以第N開口外第二蝕刻層為掩膜，沿 第N開口刻蝕第一蝕刻層，形成預定臨界尺寸的半導體器件。
圖9是本發明制作半導體器件的第四實施例流程圖。如圖9所示，執行 步驟S401,在半導體村底上依次形成第一蝕刻層和第二蝕刻層；執行步驟 S402，在第二蝕刻層上形成光刻膠層，經過曝光顯影工藝，在光刻膠層上形 成定義半導體器件的圖形開口；執行步驟S403，在圖形開口側壁形成第一側 墻，以光刻膠層及第一側墻為掩膜刻蝕第二蝕刻層，形成第一開口；執行步 驟S404，在第一開口側壁形成第二側墻，以光刻膠層、第一側墻及第二側墻 為掩膜刻蝕第二蝕刻層，形成第二開口；執行步驟S405,......在第N-1開口
側壁形成第N側墻，以光刻膠層及第一側墻、第二側墻......第N側墻為掩膜
刻蝕第二蝕刻層，形成預定臨界尺寸的第N開口，所述第N開口內有殘余第 二蝕刻層；執行步驟S406,去除光刻膠層及第一側墻、第二側墻……第N側 墻；執行步驟S407,以第N開口外第二蝕刻層為掩膜，沿第N開口刻蝕第N 開口內殘余第二蝕刻層和第一蝕刻層，形成預定臨界尺寸的半導體器件。
圖10至圖12是本發明制作半導體器件的第一實施例示意圖。如圖10所 示，在半導體襯底300上沉積第一蝕刻層302，用以后續刻蝕形成半導體器件； 然后，在第一蝕刻層302上形成第二蝕刻層304,用以刻蝕減小半導體器件臨 界尺寸；在第二蝕刻層304上旋涂光刻膠層306,經過曝光顯影工藝，在光刻 膠層306上定義圖形開口 310;用刻蝕過程中原位沉積的方法在圖形開口 310 側壁形成厚度為lnm 10nm的第一側墻311;以光刻膠層306和第一側墻311為掩膜，沿圖形開口 310刻蝕第二蝕刻層304形成第一開口，所述第一開口 的臨界尺寸比圖形開口 310小。
本實施例中，所述圖形開口 310的臨界尺寸為150nm 400nm,具體例如 150nm、 200nm、 250nm、 300nm、 350nm或400nm等。
如圖11所示，接著在第一開口側壁上沉積厚度為lnm 10nm的第二側墻 312;以光刻膠層306、第一側墻311和第二側墻312為掩膜，沿第一開口刻 蝕第二蝕刻層，形成臨界尺寸比第一開口小的第二開口；在第二開口側壁上 沉積厚度為lnm 10nm的第三側墻313;以光刻月交層306、第一側墻311、第 二側墻312和第三側墻313為掩膜，沿第二開口刻蝕第二蝕刻層，形成臨界 尺寸比第二開口小的第三開口；在第三開口側壁上沉積厚度為lnm 10nm的 第四側墻314;以光刻膠層306、第一側墻311、第二側墻312、第三側墻313 和第四側墻314為掩膜，沿第三開口刻蝕第二蝕刻層304至露出第一蝕刻層 302,形成預定臨界尺寸的第四開口 309。
本實施例中，第一側墻311、第二側墻312、第三側墻313和第四側墻314 的厚度具體侈'H口 lnm、 2nm、 3nm、 4nm、 5nm、 6nm、 7nm、 8nm、 9nm或10nm 等。
本實施例中，預定臨界尺寸的第四開口 309的臨界尺寸為30nm 100nm, 具體例如30nm、 40nm、 50nm、 60nm、 70nm、 80nm、 90nm或100nm等。
本實施例中，第 一側墻311 、第二側墻312、第三側墻313和第四側墻314 的材料為含碳、硅和氟的聚合物。
如圖12所示，用灰化法及濕法蝕刻法去除光刻膠層306、第一側墻3U、 第二側墻312、第三側墻313和第四側墻314;以第二蝕刻層304為掩膜，沿第 四開口309刻蝕第一蝕刻層302至露出半導體襯底300，形成預定臨界尺寸的半 導體器件315,最終形成的半導體器件315臨界尺寸比定義于光刻膠層上的半 導體器件圖形(即圖形開口 )臨界尺寸小。除實施例外，在刻蝕第一蝕刻層302至露出半導體襯底300時可能會在第 四開口309內有第二蝕刻層304殘余，對于第二蝕刻層304殘余，在用灰化法及 濕法蝕刻法去除光刻膠層306、第一側墻311、第二側墻312、第三側墻313和 第四側墻314同時也會被去除。
本實施例中，所述預定臨界尺寸的半導體器件315的臨界尺寸為 30nm 100nm，具體例如30nm、 40nm、 50nm、 60nm、 70nm、 80nm、 90nm 或100nm等。
圖13至圖15是本發明制作半導體器件的第二實施例示意圖。如圖13所 示，在半導體襯底400上沉積第一蝕刻層402，用以后續刻蝕形成半導體器件； 然后，在第一蝕刻層402上形成第二蝕刻層404，用以刻蝕減小半導體器件臨 界尺寸；在第二蝕刻層404上旋涂光刻膠層406,經過曝光顯影工藝，在光刻 膠層406上定義圖形開口 410;用刻蝕過程中原位沉積的方法在圖形開口 410 側壁形成厚度為lnm 10nm的第一側墻411;以光刻膠層406和第 一側墻411 為掩膜，沿圖形開口 410刻蝕第二蝕刻層404，形成第一開口，所述第一開口 的臨界尺寸比圖形開口 410小。
本實施例中，所述圖形開口 410的臨界尺寸為150nm 400nm，具體例如 150nm、 200nm、 250nm、 300nm、 350nm或400nm等。
如圖14所示，^接著在第一開口側壁上沉積厚度為lnm 10nm的第二側墻 412;以光刻膠層406、第一側墻411和第二側墻412為掩膜，沿第一開口刻 蝕第二蝕刻層，形成臨界尺寸比第一開口小的第二開口；在第二開口側壁上 沉積厚度為lnm 10nm的第三側墻413;以光刻膠層406、第一側墻411、第 二側墻412和第三側墻413為掩膜，沿第二開口刻蝕第二蝕刻層，形成臨界 尺寸比第二開口小的第三開口；在第三開口側壁上沉積厚度為lnm 10nm的 第四側墻414;以光刻月交層406、第一側墻411、第二側墻412、第三側墻413 和第四側墻414為掩膜，沿第三開口刻蝕第二蝕刻層404,形成預定臨界尺寸的第四開口 409,由于不需要再于第四開口 409上形成側墻以進一步減小第四 開口臨界尺寸，因此第四開口 409內有殘余第二蝕刻層404a。
本實施例中，第一側墻411、第二側墻412、第三側墻413和第四側墻314 的厚度具體侈'H口 lnm、 2nm、 3nm、 4nm、 5nm、 6nm、 7nm、 8nm、 9nm或10nm等。
本實施例中，第四開口 409的臨界尺寸為30nm 100nm，具體例如30腿、 40nm、 50nm、 60nm、 70眼、80nm、 90nm或100nm等。
本實施例中，第一側墻411、第二側墻412、第三側墻413和第四側414 的材料為含碳、硅和氟的聚合物。
如圖15所示，用灰化法及濕法蝕刻法去除光刻膠層406、第一側墻411、 第二側墻412、第三側墻413、第四側墻414;以第四開口409外的第二蝕刻層 404b為掩膜，沿第四開口 409刻蝕第四開口 409內有殘余第二蝕刻層404a和第 一蝕刻層402至露出半導體襯底400，形成預定臨界尺寸的半導體器件415,最 終形成的半導體器件415臨界尺寸比定義于光刻膠層上的半導體器件圖形(即 圖形開口)臨界尺寸小。
本實施例中，所述預定臨界尺寸的半導體器件415的臨界尺寸為 30nm 100nm,具體例如30nm、 40nm、 50nm、 60nm、 70nm、 80nm、 90腿 或100nm等。
所述刻蝕第四開口 409內有殘余第二蝕刻層404a和第一蝕刻層402的方 法為干法刻々蟲法。
圖16至圖20是本發明在動態隨機存儲器制作過程中減小接觸孔臨界尺寸 的實施例示意圖。如圖16所示，在半導體襯底100上沉積氧化硅材料以形成第 一絕緣層102;然后在第一絕緣層102上形成導電層104，優選地導電層104包 括復合層，該復合層具有由諸如鈦/氮化鈦的第 一金屬和/或第 一金屬的化合物構成的第一層與由諸如鴒的第二金屬構成的第二層。接著，在導電層104上淀 積氮化硅以形成第二絕緣層106,用于后續蝕刻過程中保護導電層104。
在形成導電層104之前，可以通過光刻工藝部分蝕刻第一絕緣層102以形 成金屬插塞(未示出)并暴露第一絕緣層102下面的區域，然后，當在第一絕 緣層102上形成導電層104時，導電層104會穿過金屬插塞與第一絕緣層102下 面的區域電"l妄觸。
參考圖17，在第二絕緣層106上形成第一光刻膠層(未示出)，經過曝光 顯影工藝，定義布線圖案；以第一光刻膠層為掩膜，沿布線圖案蝕刻第二絕 緣層106和導電層104至露出第一絕緣層102，以在第一絕緣層102上形成布線 108;在形成布線108之后，灰化法去除第一光刻膠層，在第一絕緣層102上和 布線108上通過高密度等離子體(HDP)化學氣相沉積法形成用作層間介質層 的第一蝕刻層IIO，所述第一蝕刻層110為絕緣材料層；通過化學機械拋光 (CMP)工藝或深腐蝕工藝平坦化第一蝕刻層110;用化學氣相沉積法在蝕刻層 110上形成第二蝕刻層112,所述第二蝕刻層112為導電材^h層。
另外，在包括布線108的最終結構的表面上可沉積諸如未摻雜硅酸玻璃 (USG)、高密度等離子體(HDP )氧化物或化學氣相淀積(CVD)氧化物的氧化硅 基材料，以便后續形成第一蝕刻層IIO。
如圖18所示，用旋涂法在第二蝕刻層112上形成第二光刻膠層114，經過 曝光顯影工藝，在第二光刻膠層上定義圖形開口113;在顯影后的第二光刻膠 層114的圖形開口 113側壁用刻蝕過程中原位沉積的方法形成第一側墻l 15;以 第二光刻膠114和第一側墻115為掩膜，沿圖形開口113刻蝕第二蝕刻層112形 成第一開口，所述第一開口的臨界尺寸比圖形開口113的臨界尺寸小。本實施例中，第一側墻115的厚度為lnm 10nm;具體例如lmn、 2nm、 3nm、 4nm、 5nm、 6nm、 7nm、 8nm、 9nm或10nm等，優選厚度為5nm;第一側墻115 的材料為含碳、硅和氟等的聚合物。
本實施例中，刻蝕第二蝕刻層112所采用的刻蝕方法是干法蝕刻。
所述圖形開口113的臨界尺寸為150nm 400nm，具體例如150nm、 200nm、 250nm、 300nm、 350nm或400nm等。
參考圖19，用上述方法在第一開口側壁上沉積第二側墻116，以第二光刻 膠層114、第一側墻115和第二側墻116為掩膜，沿第一開口刻蝕第二蝕刻層 112,形成臨界尺寸比第一開口小的第二開口；同理在第二開口側壁上沉積第 三側墻117,以第二光刻膠層114、第一側墻115、第二側墻116和第三側墻117 為掩膜，沿第二開口刻蝕第二蝕刻層112，繼續減小圖形開口113的臨界尺寸， 形成第三開口；在第三開口側壁上沉積第四側墻118,以第二光刻膠層114、 第一側墻115、第二側墻116、第三側墻117和第四側墻118為掩膜，沿第三開 口刻蝕第二蝕刻層112至露出蝕刻層110,形成預定臨界尺寸的第四開口119。
除實施例外，刻蝕第二蝕刻層112至露出第一蝕刻層110時可能會在第 四開口 119內有第二蝕刻層112殘余，對于第二蝕刻層112殘余，在后續用灰 化法及濕法蝕刻法去除第二光刻膠層114、第一側墻115、第二側墻116、第 三側墻117和第四側墻118同時也會被去除。或者在形成預定臨界尺寸的第 四開口 119后，由于不需要再于第四開口 119上形成側墻以進一步減小第四 開口 119臨界尺寸，因此第四開口 119內有較多殘余第二蝕刻層，可以在后 續刻蝕第一蝕刻層110過程中將第四開口 119內殘余第二蝕刻層一起刻蝕去 除。
本實施例中，預定臨界尺寸的第四開口 119的臨界尺寸大小為 30nm 100腦，具體例力口 30nm、 40nm、 50nm、 60nm、 70nm、 80nm、 90nm
18或100nm等。
所述第二側墻116、第三側墻117及第四側墻118的厚度為lnm 10nm;具 體例力口lnm、 2nm、 3nm、 4nm、 5nm、 6nm、 7nm、 8nm、 9nm或10nm等，4尤 選厚度為5nm;材料為含碳、硅、氟等的聚合物。
參考圖20，用灰化法及濕法刻蝕法去除第二光刻膠層114、第一側墻115、 第二側墻116、第三側墻117和第四側墻118;以第二蝕刻層112為掩膜，沿第 四開口119刻蝕第一蝕刻層110及第一絕緣層102,形成預定臨界尺寸的接觸孔 120,所述接觸孔120的臨界尺寸比定義在第二光刻膠層上的接觸孔圖形(即 圖形開口)的臨界尺寸小。
接著在接觸孔120中進行后續的填充步驟，使第二蝕刻層112與半導體襯 底100上的其它金屬層層電接觸。
圖21至圖24是本發明在快閃存儲器制作過程中減小接觸孔臨界尺寸的 實施例示意圖。如圖21所示，在半導體襯底200上用化學氣相沉積法形成厚 度為800埃 1200埃的導電層202，所述導電層202的材料為多晶硅；用化學 氣相沉積法在導電層202上形成厚度為50埃~400埃的第一蝕刻層204，所述 第一蝕刻層204的材料是Si02、 SiN或Al203等，本實施例優選氧化硅-氮化 硅-氧化硅層(ONO );用化學氣相沉積法在蝕刻層204上形成厚度為450埃 550埃的第二蝕刻層206，所述第二蝕刻層206的材料為多晶硅；然后在第 二蝕刻層206上旋涂光刻膠層208。
在形成導電層202之前，在半導體襯底200上形成有柵極、源極及漏極以 及層間介電層(未示出)，可以通過光刻工藝部分刻蝕層間介電層以形成金 屬插塞(未示出)并暴露層間介電層下面的區域，使導電層202與層間介電層 下面的區域電接觸。
本實施例中，第一蝕刻層204采用氧化硅-氮化硅-氧化硅層，其中在導電層202上的第一氧化硅層的厚度為35埃~45埃；氮化硅層的厚度為55 埃~65埃；位于氮化硅層上的第二氧化硅層的厚度為35埃~45埃。
如圖22所示，經過曝光、顯影工藝后，在光刻膠層208上定義接觸孔圖形 形成圖形開口210;在顯影后的光刻膠層208圖形開口210側壁用刻蝕過程原位 沉積聚合物方法形成第一側墻211;以光刻膠層208和第一側墻211為掩膜，沿 圖形開口210刻蝕第二蝕刻層206,形成第一開口，所述第一開口的臨界尺寸 比圖形開口的臨界尺寸小。
本實施例中，第一側墻211的厚度為lnm 10nm;具體例如lnm、 2nm、 3nm、 4nm、 5nm、 6nm、 7nm、 8nm、 9nm或10nm等，優選厚度為5nm;第一側墻211
的材料為含碳、硅、氟等的聚合物。
本實施例中，蝕刻第二導電層206所采用的刻蝕方法是干法蝕刻；所采用 的是Cl2、 HBr和He的混合氣體,比例為Cb: HBr: He=30: 70: 200，蝕刻的 時間為4s 6s、具體例如4s、 5s或6s等。
參考圖23，用上述方法在第一開口側壁上沉積第二側墻212，以光刻膠層 208、第一側墻211和第二側墻212為掩膜，沿第一開口刻蝕第第二蝕刻層206, 進一步減小圖形開口210的臨界尺寸，形成第二開口；同理在第二開口側壁沉 積第三側墻213，以光刻月交208、第一側墻211、第二側墻212和第三側墻213為 掩膜，沿第二開口刻蝕第二蝕刻層206，形成臨界尺寸比第二開口小的第三開 口；在第三開口側壁上沉積第四側墻214，以光刻膠層208、第一側墻211、第 二側墻212、第三側墻213和第四側墻214為掩膜，沿第三開口刻蝕第二蝕刻層 206至露出蝕刻層204，形成預定臨界尺寸的第四開口215,所述第四開口215 的臨界尺寸為最終接觸孔所需的臨界尺寸。
除實施例外，刻蝕第二蝕刻層206至露出蝕刻層204時可能會在第四開 口 215內有第二蝕刻層206剩余，對于第二蝕刻層206剩余，在后續用灰化法及濕法蝕刻法去除光刻膠層208、第一側墻211、第二側墻212、第三側墻 213和第四側墻214同時也會被去除。或者在形成預定臨界尺寸的第四開口 215后，由于不需要再于第四開口 215上形成側墻以進一步減小第四開口 215 臨界尺寸，因此第四開口 215內有較多剩余第二蝕刻層，可以在后續刻蝕蝕 刻層204過程中將第四開口 215內剩余第二蝕刻層一起刻蝕去除。
本實施例中，臨界尺寸的第四開口215的臨界尺寸為30nm 100nm,具體 例如nm、 40nm、 50腦、60nm、 70nm、 80nm、 90nm或100nm等。
所述第二側墻212、第三側墻213及第四側墻214的厚度為lnm 10nm;具 體例如lnm、 2nm、 3nm、 4nm、 5nm、 6nm、 7nm、 8nm、 9nm或10nm等,優
選厚度為5nm;材料為含碳、硅、氟等的聚合物。
參考圖24，用灰化法及濕法蝕刻法去除光刻膠208、第一側墻211、第二 側墻212、第三側墻213和第四側墻214;以第二蝕刻層206為掩膜，沿臨界尺 寸達到預定大小的第四開口216刻蝕第一蝕刻層204至露出導電層202，形成接 觸孔216,所述接觸孔216的臨界尺寸比定義在光刻膠層上的接觸孔圖形(即 圖形開口)的臨界尺寸小。
接著在接觸孔216中進行后續的填充步驟，使第二蝕刻層206通過接觸孔 215中的導電物質與導電層202電接觸。
本發明雖然以較佳實施例公開如上，但其并不是用來限定本發明，任何 本領域技術人員在不脫離本發明的精神和范圍內，都可以做出可能的變動和 修改，因此本發明的保護范圍應當以本發明權利要求所界定的范圍為準。
權利要求
1.一種半導體器件的制作方法，其特征在于，包括下列步驟在半導體襯底上依次形成第一蝕刻層和第二蝕刻層；在第二蝕刻層上形成光刻膠層，經過曝光顯影工藝，在光刻膠層上形成定義半導體器件的圖形開口；在圖形開口側壁形成第一側墻，以光刻膠層及第一側墻為掩膜刻蝕第二蝕刻層，形成第一開口；在第一開口側壁形成第二側墻，以光刻膠層、第一側墻及第二側墻為掩膜刻蝕第二蝕刻層，形成第二開口；......在第N-1開口側壁形成第N側墻，以光刻膠層及第一側墻、第二側墻......第N側墻為掩膜刻蝕第二蝕刻層至露出第一蝕刻層，形成預定臨界尺寸的第N開口；去除光刻膠層及第一側墻、第二側墻......第N側墻；以第二蝕刻層為掩膜，沿第N開口刻蝕第一蝕刻層，形成預定臨界尺寸的半導體器件。
2. 根據權利要求1所述半導體器件的制作方法，其特征在于所述第一側 墻……第N側墻的厚度為lnm 10nm。
3. 根據權利要求2所述半導體器件的制作方法，其特征在于所述第一側 墻......第N側墻的材料為聚合物。
4. 根據權利要求3所述半導體器件的制作方法，其特征在于所述聚合物含 碳、硅和氟。
5. 根據權利要求1所述半導體器件的制作方法，其特征在于所述圖形開口 的臨界尺寸為150nm 400nm。
6. 根據權利要求5所述半導體器件的制作方法，其特征在于所述第N開口 的預定臨界尺寸為30nm 100nm。
7. —種半導體器件的制作方法，其特征在于，包括下列步驟 在半導體襯底上依次形成第一蝕刻層和第二蝕刻層；在第二蝕刻層上形成光刻膠層，經過曝光顯影工藝，在光刻膠層上形成定 義半導體器件的圖形開口；在圖形開口側壁形成第 一側墻，以光刻膠層及第 一側墻為掩膜刻蝕第二蝕刻層至露出第 一蝕刻層，形成預定臨界尺寸的第 一開口 ； 去除光刻膠層及第一側墻；以第二蝕刻層為掩膜，沿第一開口刻蝕第一蝕刻層，形成預定臨界尺寸的 半導體器件。
8. 根據權利要求7所述半導體器件的制作方法，其特征在于所述第一側墻 的厚度為lnm 10nm。
9. 根據權利要求8所述半導體器件的制作方法，其特征在于所述第一側墻 的材料為聚合物。
10. 根據權利要求9所述半導體器件的制作方法，其特征在于所述聚合物含 碳、硅和氟。
11. 根據權利要求7所述半導體器件的制作方法，其特征在于所述圖形開口 的臨界尺寸為150nm 400nm。
12. 根據權利要求11所述半導體器件的制作方法，其特征在于所述第一開口 的預定臨界尺寸為30nm 100nm。
13. —種半導體器件的制作方法，其特征在于，包括下列步驟 在半導體襯底上依次形成第一蝕刻層和第二蝕刻層；在第二蝕刻層上形成光刻膠層，經過曝光顯影工藝，在光刻膠層上形成定 義半導體器件的圖形開口；在圖形開口側壁形成第 一側墻，以光刻膠層及第 一側墻為掩膜刻蝕第二蝕 刻層，形成第一開口；在第一開口側壁形成第二側墻，以光刻膠層、第一側墻及第二側墻為掩膜刻蝕第二蝕刻層，形成第二開口；在第N-1開口側壁形成第N側墻，以光刻膠層及第一側墻、第二側墻…… 第N側墻為掩膜刻蝕第二蝕刻層，形成預定臨界尺寸的第N開口，所述第 N開口內有殘余第二蝕刻層；去除光刻膠層、第一側墻、第二側墻……第N側墻及第N開口內殘余第二 蝕刻層；以第N開口外第二蝕刻層為掩膜，沿第N開口刻蝕第一蝕刻層，形成預定 臨界尺寸的半導體器件。
14. 根據權利要求13所述半導體器件的制作方法，其特征在于用灰化法及濕 法刻蝕法去除光刻膠層、第一側墻、第二側墻……第N側墻及第N開口內 殘余第二蝕刻層。
15. —種半導體器件的制作方法，其特征在于，包括下列步驟 在半導體襯底上依次形成第一蝕刻層和第二蝕刻層；在第二蝕刻層上形成光刻膠層，經過曝光顯影工藝，在光刻膠層上形成定 義半導體器件的圖形開口；在圖形開口側壁形成第 一側墻，以光刻膠層及第 一側墻為掩膜刻蝕第二蝕 刻層，形成第一開口；在第一開口側壁形成第二側墻，以光刻膠層、第一側墻及第二側墻為掩膜 刻蝕第二蝕刻層，形成第二開口；在第N-l開口側壁形成第N側墻，以光刻膠層及第一側墻、第二側墻…… 第N側墻為掩膜刻蝕第二蝕刻層，形成預定臨界尺寸的第N開口，所述第 N開口內有殘余第二蝕刻層；去除光刻膠層及第一側墻、第二側墻……第N側墻；以第N開口外第二蝕刻層為掩膜，沿第N開口刻蝕第N開口內殘余第二 蝕刻層和第一蝕刻層，形成預定臨界尺寸的半導體器件。
全文摘要
一種半導體器件的制作方法，包括在半導體襯底上依次形成第一蝕刻層和第二蝕刻層；在第二蝕刻層上形成光刻膠層，經過曝光顯影工藝，在光刻膠層上形成定義半導體器件的圖形開口；在圖形開口側壁形成第一側墻，以光刻膠層及第一側墻為掩膜刻蝕第二蝕刻層至露出第一蝕刻層，形成預定臨界尺寸的第一開口；去除光刻膠層及第一側墻；以第二蝕刻層為掩膜，沿第一開口刻蝕第一蝕刻層，形成預定臨界尺寸的半導體器件。經上述步驟，步驟簡化，成本降低，降低了半導體器件臨界尺寸減小過程中產生的誤差。
文檔編號H01L21/00GK101295623SQ20071004025
公開日2008年10月29日 申請日期2007年4月24日 優先權日2007年4月24日
發明者洪中山 申請人:中芯國際集成電路制造(上海)有限公司