專利名稱：制造非易失性存儲器裝置的方法
技術領域：
本發明的實施例涉及一種制造非易失性存儲器裝置的方法。
背景技術：
非易失性存儲器集成電路裝置即使在電力中斷的情況下也能保存所存儲的數據。因此，非易失性存儲器集成電路裝置廣泛用于諸如數字相機、蜂窩電話、個人數字助理 (PDA)或MP3播放器的信息通信裝置中。

發明內容
本發明的實施例涉及一種制造非易失性存儲器裝置的方法，該方法包括提供具有由多個溝槽限定的有源區的襯底；在具有多個溝槽的襯底上形成第一隔離層；在第一隔離層上形成犧牲層以填充溝槽，該犧牲層包括填充溝槽下部的第一區以及填充除溝槽下部之外的部分的第二區；移除犧牲層的第二區；在第一隔離層和犧牲層的第一區上形成第二隔離層；通過移除犧牲層的第一區在溝槽中形成空氣間隙；以及在維持空氣間隙的同時移除第一隔離層的一部分以及第二隔離層的一部分。在溝槽中形成空氣間隙包括形成空氣間隙，使得第一隔離層的另一部分和第二隔離層的另一部分包圍該空氣間隙。該方法可進一步包括在移除第一隔離層的一部分和第二隔離層的一部分之后， 在第一隔離層的另一部分以及第二隔離層的另一部分上形成第二電介質層和字線。移除犧牲層的第一區可包括在犧牲層和第二隔離層之間使用蝕刻選擇性來選擇性地移除犧牲層。提供襯底可包括在有源區和電荷存儲浮置圖案上順序堆疊第一電介質層。移除犧牲層的第一區可包括在犧牲層和第二隔離層之間使用第一蝕刻選擇性以及在犧牲層和電荷存儲浮置圖案之間使用第二蝕刻選擇性來選擇性地移除犧牲層。形成犧牲層可包括使用硬掩模上旋涂或硅氮化物層來形成犧牲層。提供襯底可包括提供包含至少兩個單元塊的襯底，并且移除犧牲層的第一區可包括形成包含在兩個單元塊之間限定的開口區的掩模圖案；通過移除第二隔離層并使用掩模圖案作為蝕刻掩模來暴露犧牲層的一部分；以及通過穿過開口區移除犧牲層的第一區而在溝槽中形成空氣間隙。本發明的另一實施例針對一種制造非易失性存儲器裝置的方法，該方法包括提供具有由多個溝槽限定的有源區并包括至少兩個單元塊的襯底；在襯底上形成第一隔離層；在第一隔離層上形成犧牲層以填充多個溝槽，犧牲層包括填充溝槽的下部的第一區以及填充除下部之外的部分的第二區；移除犧牲層的第二區；在第一隔離層上和犧牲層的第一區上形成第二隔離層；在襯底上形成掩模圖案，該掩模圖案包括在至少兩個單元塊之間限定的開口區；通過使用掩模圖案作為蝕刻圖案移除第二隔離層來暴露犧牲層的一部分； 通過穿過掩模圖案的開口區移除犧牲層的第一區來在溝槽中形成空氣間隙；以及在襯底上形成第三隔離層以填充與開口區相對應的多個溝槽中的一些溝槽。該方法可進一步包括在填充與開口區相對應的一些溝槽之后，在維持空氣間隙的同時移除第一隔離層的第一部分和第二隔離層的第一部分。在溝槽中形成空氣間隙可包括形成空氣間隙，使得第一隔離層的第二部分和第二隔離層的第二部分包圍該空氣間隙。該方法可進一步包括在移除第一隔離層的第一部分和第二隔離層的第一部分之后，在第一隔離層的第二部分以及第二隔離層的第二部分上形成第二電介質層和字線。移除犧牲層的第一區可包括在犧牲層和第二隔離層之間使用蝕刻選擇性來選擇性地移除犧牲層。提供襯底可包括在有源區和電荷存儲浮置圖案上順序堆疊第一電介質層。移除犧牲層的第一區可包括在犧牲層和第二隔離層之間使用第一蝕刻選擇性以及在犧牲層和電荷存儲浮置圖案之間使用第二蝕刻選擇性來選擇性地移除犧牲層。形成犧牲層可包括使用硅氫氧化物或硅氮化物層來形成犧牲層。本發明的另一實施例針對一種制造存儲裝置的方法，包括在襯底中形成第一溝槽和第二溝槽；形成覆蓋第一和第二溝槽的內表面的第一絕緣層，具有第一絕緣層的第一和第二溝槽限定了襯底上表面之下的相應空隙；形成犧牲材料層，該犧牲材料層形成在第一溝槽中，使得第一絕緣層處于犧牲材料層和第一溝槽壁之間，犧牲材料層形成在第二溝槽中，使得第一絕緣層處于犧牲材料層和第二溝槽壁之間，犧牲材料層至少部分填充空隙； 利用第二絕緣層來覆蓋第一和第二溝槽，該第二絕緣層完全覆蓋第一和第二溝槽中的犧牲材料層的上表面；以及從第一和第二溝槽中移除犧牲材料層，以便在第一和第二溝槽中形成空氣間隙，在利用第二絕緣層覆蓋第二溝槽時從第二溝槽移除該犧牲材料層，使得第二溝槽中的空氣間隙處于第二絕緣層下。該方法可進一步包括利用在第一溝槽上具有開口的掩模來覆蓋第二絕緣層；以及蝕刻第二絕緣層以便使用掩模來移除第一溝槽上的第二絕緣層。使用掩模來移除第一溝槽上的第二絕緣層在從第一和第二溝槽移除犧牲層之前執行。移除第一溝槽上的第二絕緣層可包括從第二溝槽上部分地移除第二絕緣層，使得第二溝槽中的空氣間隙仍被第二絕緣層的一部分覆蓋。


通過參考附圖對詳細示例實施例進行描述，以上和其他特征和優點對本領域技術人員將變得更加顯而易見，在附圖中圖1圖示根據示例實施例的包含晶體管的NAND型非易失性半導體集成電路裝置的框圖；圖2圖示圖1的單元陣列區的電路圖；圖3圖示圖1的單元陣列區的布局圖；圖4圖示沿圖3的I-I ’線截取的根據示例實施例的NAND型非易失性存儲器裝置的截面圖；圖5圖示沿圖3的ΙΙΙ-ΙΙΓ線截取的根據示例實施例的NAND型非易失性存儲器裝置的截面圖；以及圖6至13圖示根據示例實施例的制造NAND型非易失性存儲器裝置的方法中的階段的截面圖。
具體實施例方式將于2010年11月15日向韓國知識產權局提交的題為“非易失性存儲器裝置的制造方法以及由此制造的非易失性存儲器裝置”的韓國專利申請No. 10-2010-0113349通過引用的方式整體合并于此。在下文中將參考附圖更充分地描述示例實施例；但是所述示例實施例可以以不同形式來體現且不應當被解釋為限于本文闡述的實施例。反之，提供這些實施例的目的在于使本公開透徹和完整，并將使本領域技術人員充分理解本發明的范圍。在附圖中，層和區的尺寸被放大以用于清楚說明。還將理解的是，當一個層或元件被稱為處于另一層或襯底“上”時，其可直接處于另一層或襯底上，或也可存在中間層。此夕卜，將理解的是，當一個層被稱為處于另一層“下”時，其可直接位于另一層下，且也可存在一個或多個中間層。另外，還將理解的是，當一個層被稱為位于兩層“之間”時，其可是兩層之間的僅有的層，或還可存在一個或多個中間層。縱觀所有附圖，相同的附圖標記指的是相同的元件。如本文所使用的，術語“和/或”包括一個或多個相關聯列舉的條目的任何和所有組合。本文所使用的術語僅用于描述特定實施例，且不意欲限制本發明。如本文所使用的，單數形式“一個”和“該”也意欲包括復數形式，除非上下文另外清楚指出。還將理解的
是，當本說明書中使用術語“包括”和/或“由......制成”時，指定存在所述特征、整體、
步驟、操作、元件和/或組件，但不排除存在或添加一個或多個其他特征、整體、步驟、操作、 元件、組件和/或其群組。將理解的是，雖然本文可以使用術語第一、第二等來描述各種元件，但這些元件不應當受限于這些術語。這些術語僅用于區分一個元件和另一元件。因此，例如，下文討論的第一元件、第一組件或第一部件可稱為第二元件、第二組件或第二部件。本文所述實施例可借助本發明的理想示意圖而參考平面圖和/或截面圖進行描述。因此，可根據制造技術和/或容限來修改示例圖示。因此，實施例不限于附圖中所示的實施例，而是包括基于制造工藝而形成的配置的修改。因此，附圖中例示的區具有示意性屬性，并且圖中所示區的形狀例示了元件的區的具體形狀，但并不旨在是限制性的。除非另外限定，否則本文所用的所有術語(包括技術和科學術語)的含義與本領域普通技術人員通常理解的含義相同。還將理解，諸如那些在常用字典中限定的那些術語應當被解釋為具有與其在相關技術以及本公開的背景下的含義一致的含義，且將不解釋為具有理想化或過度形式上的含義，除非本文明確如此限定。在下文中，將參考圖1至13來描述制造根據示例實施例的非易失性存儲器裝置的方法以及由該方法制造的非易失性存儲器裝置。首先將參考圖1至5來描述根據實施例的非易失性存儲器裝置。圖1圖示應用了根據實施例的晶體管的NAND型非易失性半導體集成電路裝置的框圖。圖2圖示圖1的單元陣列區的電路圖。圖3圖示圖1的單元陣列區的布局圖。參考圖1至3，在NAND型非易失性半導體集成電路裝置中，例如單元塊BLKO BLKl-I的單元塊重復布置在單元陣列區A中。有源區AR可布置在單元塊BLKO BLKl-I 的每個中，并且串選擇線SSL、接地選擇線GSL以及公共源線CSL可被布置成垂直于有源區 AR。字線mi) WLm-I可被布置在串選擇線SSL和接地選擇線GSL之間。另外，位線BLO BLn-I可被布置成橫跨多個字線Wi) WLm-I。存儲單元晶體管MC可被限定在位線BLO BLn-I和字線WLO WLm-I的交叉處。 串選擇晶體管SST和接地選擇晶體管GST可分別限定在位線BLO BLn-I和串選擇線SSL 的交叉處，以及位線BLO BLn-I和接地選擇線GSL的交叉處。可串聯地連接串選擇晶體管 SST、多個存儲器單元晶體管MC以及接地選擇晶體管GST以形成串S。在相應單元塊BLKO BLKl-I中形成的串S可平行于多個位線BL而彼此連接。例如，每個串S中的串選擇晶體管 SST的漏極可連接至相應位線BL。接地選擇晶體管GST的源極可連接至公共源線CSL。參考圖3，開口區OR可被部署在兩個相鄰的單元塊之間。開口區OR可被限定用于移除犧牲層(未示出)，并且可對應于沒有形成空氣間隙154的區。例如，如圖3中所示，開口區OR可部署在多個信號線在第一方向上延伸的區上，例如，沒有布置多個字線Wi) WLm-1、串選擇線SSL以及接地選擇線GSL的區。在一個實施方式中，開口區OR可布置在相鄰的串選擇線SSL之間或相鄰的接地選擇線GSL之間。再次參考圖1，頁面緩沖器P/B可提供在外圍電路區B的頂部和底部，并且行解碼器R/D可提供在外圍電路區B的左側和右側中。圖4和5圖示根據實施例的NAND型非易失性存儲器裝置的截面圖，其中圖4是沿圖3的線I-I'截取的截面圖，而圖5是沿圖3的線III-III'截取的截面圖。參考圖2至5，襯底100具有由多個溝槽105限定的有源區。襯底100可由一種或多種半導體物質制成，例如Si，Ge，SiGe, GaP, GaAs, SiC, SiGeC, InAs, InP等等。在一個實施方式中，襯底100可以是SOI襯底。襯底100可包括兩個或多個單元塊。襯底100可具有限定在其中的單元陣列區以及外圍電路區。在單元陣列區中，可重復布置有源區ar。襯底loo可包括多個阱(未示出)，用以優化在單元陣列區以及外圍電路區中形成的晶體管特性。例如，袋狀P阱可形成在單元陣列區中，而η和ρ型阱可形成在外圍電路區中。柵極結構可形成在單元陣列區上。柵極結構可對應于存儲器單元晶體管MC的柵極。存儲器單元晶體管MC和串選擇晶體管SST或接地選擇晶體管GST可形成在單元陣列區上。驅動晶體管(未示出)可形成在外圍電路區上。柵極結構中的每一個可包括順序堆疊的第一電介質層120、電荷存儲浮置圖案130、第二電介質層180以及字線190。如圖4中所示，第一電介質層120和電荷存儲浮置圖案130順序堆疊在襯底100 上。第一電介質層120和電荷存儲浮置圖案130的圖案實質上可與有源區AR的圖案相同地形成。第一電介質層120可使用厚度適合電子隧穿的材料形成。例如，第一電介質層120 可由 SiO2, HfxOy，AlxOy，ZrxOy，TaxOy, HfxSi1^xOy, HfxSi1^xOyNz 等中的一種或多種制成的單層或復合層形成。在圖4所示的示例實施例中，電荷存儲浮置圖案130是存儲了隧穿過第一電介質層120的電子的區。在要形成浮柵型非易失性半導體集成電路裝置的情況下，電荷存儲浮置圖案130可由摻雜的多晶硅制成。在要形成浮置捕獲型非易失性半導體集成電路裝置 (諸如金屬/氧化物/氮化物/氧化物/半導體(M0N0Q或半導體/氧化物/氮化物/氧化物/半導體(SONOQ)的情況下，電荷存儲浮置圖案130可由能俘獲電子的材料制成，諸如SiN，BN或SiBN。在后者的情況下，電荷存儲浮置圖案130可為不導電的，且可形成得低于本文所示的圖案。第二電介質層180可以是中間柵絕緣層，并且可防止在電荷存儲浮置圖案130中存儲的電荷向字線190移動。第二電介質層180可由MO2，0N0, HfxOy，AlxOy，ZrxOy，TaxOy, HfxSi1^xOy, HfjihOyNz等中的一種或多種制成的單層或復合層形成。第二電介質層180可形成在第二隔離層162和電荷存儲浮置圖案130上。字線190可形成在第二電介質層180上。在圖4所示的示例實施例中，空氣間隙巧4形成在溝槽105中的每個中，并且空氣間隙154由第一隔離層142和第二隔離層162包圍。第一隔離層142和第二隔離層162可形成在溝槽105的底面和側壁上，并在第二電介質層180下，并且空氣間隙巧4可形成在溝槽105中。如圖所示，第一隔離層142可沿溝槽105的底面和側壁形成。第二隔離層162 可根據工藝技術由兩個或多個材料層形成。圖5圖示沿多個位線BLO BLn-I延伸的方向截取的截面圖。如圖5中所示，空氣間隙1 可沿器件隔離區形成。在一個實施例中，空氣間隙1 可形成在溝槽105中，用以限定器件隔離區。因此，空氣間隙1 可部署在器件隔離區的一部分中。如上所述，開口區OR可部署在相鄰的串選擇線SSL之間或相鄰的接地選擇線GSL 之間。與開口區OR相對應的區可被絕緣材料填充。因此，與開口區OR相對應的溝槽105的區可被第一隔離層142和第二隔離層162填充。溝槽105的一部分(例如，開口區OR)可被絕緣材料填充，并且空氣間隙154可形成在開口區OR之外的區中。接著，參考圖6至13來描述根據實施例的NAND型非易失性存儲器裝置的制造方法。圖6至13圖示各個中間結構的截面圖，用以解釋根據實施例的NAND型非易失性存儲器裝置的制造方法。將省略或簡化與上述實施例類似的元件的描述。首先，參考圖6，提供襯底100，襯底100具有由多個溝槽105限定的有源區。第一電介質層120和電荷存儲浮置圖案130可順序堆疊在襯底100的有源區上。在一個實施方式中，用于形成第一電介質層圖案的材料可使用例如化學氣相沉積 (CVD)而堆疊在襯底100的有源區上，由此形成第一電介質層圖案形成層(未示出)。用于形成第一電介質層圖案的材料可以例如是HfxSihOy等。接著，使用例如化學氣相沉積(CVD)將用于形成電荷存儲浮置圖案的材料堆疊在第一電介質層圖案形成層上，由此形成電荷存儲浮置圖案形成層(未示出)。用于形成電荷存儲浮置圖案的材料可例如是多晶硅等。接著，通過光刻法來圖案化第一電介質層圖案形成層和電荷存儲浮置圖案形成層。在該階段中，可形成限定有源區的多個溝槽105。參考圖7，第一隔離層140可形成在包括了多個溝槽105的襯底100上。第一隔離層140可通過例如CVD而共形地形成在多個溝槽105的內壁和底面、在襯底100上被圖案化的第一電介質層120以及電荷存儲浮置圖案130上。第一隔離層140 可由絕緣材料制成。參考圖8，可在第一隔離層140上形成犧牲層150以填充多個溝槽105。
犧牲層150可通過例如CVD來形成。犧牲層150在填充多個溝槽105時可形成在具有第一電介質層120和電荷存儲浮置圖案130的有源區中的第一隔離層140上。犧牲層 150可例如使用硬掩模上旋涂(SOH)或硅氮化物(SiN)來形成。填充多個溝槽105的犧牲層150可包括填充溝槽105下部的第一區以及填充下部之外的部分的第二區。參考圖9，可移除犧牲層(圖8中的150)的第二區，從而留下第一區。例如，可通過例如深蝕刻工藝來移除在除了溝槽105的下部的部分處形成的犧牲層 150。因此，凹陷區155可形成在第一電介質層120和電荷存儲浮置圖案130之間。犧牲層150可被部分地移除，使得其保持在足以在溝槽105中形成空氣間隙(圖4 中的154)的深度。換言之，剩余的犧牲層152的第一區的頂面(也就是，移除了第二區后的犧牲層152的頂面)可與將在后續工藝中形成的空氣間隙154的頂面處于同一平面中。參考圖10，在第一隔離層140和犧牲層152的第一區上形成第二隔離層160。第二隔離層160可通過例如原子層沉積(ALD)來形成。另外，第二隔離層160可由例如氧化物的絕緣材料制成。雖未示出，但第二隔離層160可由比在后續工藝中沉積的第三隔離層(圖13中的170)的階梯覆蓋性差的材料制成。另外，第二隔離層160可由物理堅硬度比第三隔離層170高的材料制成。當在后續工藝中移除了第一至第三隔離層140、160和170的部分時，應當維持由第一隔離層140 和第二隔離層160包圍的空氣間隙154。因此，在空氣間隙巧4上形成的第二隔離層160優選地由相對較硬的材料來形成。第二隔離層160可填充在第一電介質層120和電荷存儲浮置圖案130之間形成的凹陷區(圖9中的155)，并且可形成在第一隔離層140和犧牲層152的第一區上。參考圖3至11，包括了開口區OR的掩模圖案210形成在襯底100上，并且使用掩模圖案210作為蝕刻掩模來移除第二隔離層160，從而暴露犧牲層152的一部分。在圖11中，左圖是單元塊區的局部截面圖，而右圖是開口區OR的局部截面圖。換言之，圖11的左圖是沿圖3的I-I'線截取的截面圖，而圖11的右圖是沿圖3的II-II' 線截取的截面圖。如圖11中所示，掩模圖案210可以與開口區OR相對應的區中的開口的形式形成。 因此，可使用掩模圖案210作為蝕刻掩模來移除第二隔離層160。因此，作為移除與開口區 OR相對應的第二隔離層160的結果，犧牲層152可暴露在與開口區OR相對應的區中。但是，掩模圖案210允許第二隔離層162保留在除開口區OR之外的區中。因此，犧牲層152 可不暴露在除開口區OR之外的區中。掩模圖案210的開口可形成在與襯底100的開口區OR相對應的區中，從而允許使用掩模圖案210作為蝕刻掩模來選擇性地移除第二隔離層162。因此，暴露了與開口區OR相對應的犧牲層152，而未暴露第二隔離層162保留在除開口區OR之外的區中的犧牲層152。參考圖12，空氣間隙IM可通過移除犧牲層152的第一區而形成在溝槽105中。犧牲層152的第一區可通過掩模圖案210的開口區OR移除。如上所述，在與開口區OR相對應的區中的犧牲層152沒有通過第二隔離層162暴露，而與開口區OR相對應的犧牲層152被暴露。可通過調整工藝條件(包括工藝時間和蝕刻氣體)來移除通過開口區OR暴露的犧牲層152以及在未暴露區中的犧牲層152。可在犧牲層152和第二隔離層162之間使用蝕刻選擇性來選擇性地移除犧牲層 152。在另一實施方式中，可在犧牲層152和電荷存儲浮置圖案130之間使用蝕刻選擇性來選擇性地移除犧牲層152。例如，在使用硬掩模上旋涂(SOH)來形成犧牲層152的情況下， 可使用灰化來了移除在未暴露區以及暴露區中的犧牲層152，或者，在使用硅氮化物層來形成犧牲層152的情況下，可使用磷酸來提高犧牲層152的蝕刻選擇性。可移除在開口區OR中的犧牲層152以及在除開口區OR的區中的犧牲層152。如圖12中所示，溝槽105可暴露在開口區OR中，而由第一隔離層142和第二隔離層162包圍的空氣間隙巧4可形成在非開口區的溝槽105中。參考圖13，第三隔離層170可形成在襯底100上，以填充開口區OR中的多個溝槽 105中的一些溝槽。在移除犧牲層152之后，暴露的開口區OR的溝槽105可使用例如CVD被第三隔離層170填充。如上所述，第三隔離層170可由比第二隔離層162的階梯覆蓋性高且物理平滑性高的材料制成。返回參考圖4，在維持空氣間隙154的同時可移除第三隔離層170的至少一部分、 第二隔離層162的至少一部分以及第一隔離層142的至少一部分，并且第二電介質層180 和多個字線190可順序形成在空氣間隙巧4和電荷存儲浮置圖案130上。可移除第三隔離層170的至少一部分、第二隔離層162的至少一部分以及第一隔離層142的至少一部分，由此暴露電荷浮置圖案130的一部分。空氣間隙IM可由第一隔離層142和第二隔離層162來保護，從而避免空氣間隙IM被損壞。雖然圖4圖示在空氣間隙巧4上僅形成第二隔離層162，但可根據第三隔離層170的移除程度而將第三隔離層 170的一部分(未示出)保留在第二隔離層162上。在另一實施方式中，用于形成第二電介質層圖案的材料可使用例如CVD堆疊在空氣間隙巧4和電荷存儲層圖案160上，由此形成第二電介質層180。用于形成第二電介質層圖案的材料可例如是ONO等。接著，多個字線190可通過例如CVD形成在第二電介質層180上。多個字線190 可例如由多晶硅制成。通過總結和驗證，由于信息通信裝置已經變得多功能和高效率，所以大容量和高集成度的非易失性存儲器集成電路裝置越來越令人期望。因此，期望縮小構成非易失性存儲器集成電路裝置的存儲器單元的尺寸。存儲器單元尺寸的縮小可能提高位線方向上的存儲器單元的耦合。因此，可能增大單元的分散性，這使得難以對存儲單元進行讀取。因此， 實施例提供了一種制造具有改善可靠性的非易失性存儲器裝置的方法以及通過該制造方法制造的具有改善可靠性的非易失性存儲器裝置。本文已經公開了示例實施例，并且雖然采用了具體術語，但它們僅用于并僅應當被解釋為一般說明性含義，并且不用于限制的目的。在一些實例中，對提交本申請的本領域技術人員顯而易見的是，可單獨使用與特定實施例相結合描述的特征、特性和/或元素，或可與其他實施例相結合描述的特征、特性和/或元件組合使用，除非另外明確指出。因此， 本領域技術人員將理解，在不脫離由下面的權利要求闡明的本發明的精神和范圍的情況下，可進行各種形式和細節上的改變。
權利要求
1.一種制造非易失性存儲器裝置的方法，所述方法包括 提供襯底，所述襯底具有由多個溝槽限定的有源區；在具有所述多個溝槽的所述襯底上形成第一隔離層；在所述第一隔離層上形成犧牲層以填充所述溝槽，所述犧牲層包括填充所述溝槽的下部的第一區以及填充除所述下部之外的部分的第二區； 移除所述犧牲層的所述第二區；在所述第一隔離層和所述犧牲層的所述第一區上形成第二隔離層；通過移除所述犧牲層的所述第一區來在所述溝槽中形成空氣間隙；以及在維持所述空氣間隙的同時移除所述第一隔離層的一部分和所述第二隔離層的一部分。
2.根據權利要求1所述的方法，其中，在所述溝槽中形成空氣間隙的步驟包括形成所述空氣間隙，使得所述第一隔離層的另一部分和所述第二隔離層的另一部分包圍所述空氣間隙。
3.根據權利要求1所述的方法，進一步包括在移除所述第一隔離層的所述部分和所述第二隔離層的所述部分之后，在所述第一隔離層的另一部分和所述第二隔離層的另一部分上形成第二電介質層和字線。
4.根據權利要求1所述的方法，其中，移除所述犧牲層的所述第一區的步驟包括在所述犧牲層和所述第二隔離層之間使用蝕刻選擇性來選擇性地移除所述犧牲層。
5.根據權利要求1所述的方法，其中，提供襯底的步驟包括在所述有源區上和電荷存儲浮置圖案上順序堆疊第一電介質層。
6.根據權利要求5所述的方法，其中，移除所述犧牲層的所述第一區的步驟包括在所述犧牲層和所述第二隔離層之間使用第一蝕刻選擇性以及在所述犧牲層和所述電荷浮置圖案之間使用第二蝕刻選擇性來選擇性地移除所述犧牲層。
7.根據權利要求1所述的方法，其中，形成所述犧牲層的步驟包括使用硬掩模上旋涂或硅氮化物層來形成所述犧牲層。
8.根據權利要求1所述的方法，其中提供襯底的步驟包括提供包含至少兩個單元塊的所述襯底；以及移除所述犧牲層的所述第一區的步驟包括形成包含在所述兩個單元塊之間限定的開口區的掩模圖案；通過使用所述掩模圖案作為蝕刻掩模來移除所述第二隔離層來暴露所述犧牲層的一部分；以及通過穿過所述開口區移除所述犧牲層的所述第一區，來在所述溝槽中形成空氣間隙。
9.一種制造非易失性存儲器裝置的方法，所述方法包括提供襯底，所述襯底具有由多個溝槽限定的有源區并包括至少兩個單元塊； 在所述襯底上形成第一隔離層；在所述第一隔離層上形成犧牲層以填充所述多個溝槽，所述犧牲層包括填充所述溝槽的下部的第一區以及填充除所述下部之外的部分的第二區； 移除所述犧牲層的所述第二區；在所述第一隔離層上和在所述犧牲層的所述第一區上形成第二隔離層； 在所述襯底上形成掩模圖案，所述掩模圖案包括在所述至少兩個單元塊之間限定的開口區；通過使用所述掩模圖案作為蝕刻掩模移除所述第二隔離層，來暴露所述犧牲層的一部分；通過穿過所述掩模圖案的所述開口區移除所述犧牲層的所述第一區，來在所述溝槽中形成空氣間隙；以及在所述襯底上形成第三隔離層，以填充與所述開口區相對應的所述多個溝槽中的一些溝槽。
10.根據權利要求9所述的方法，進一步包括在填充與所述開口區相對應的一些溝槽之后，在維持所述空氣間隙的同時移除所述第一隔離層的第一部分和所述第二隔離層的第一部分。
11.根據權利要求10所述的方法，其中，在所述溝槽中形成空氣間隙的步驟包括形成所述空氣間隙，使得所述第一隔離層的第二部分和所述第二隔離層的第二部分包圍所述空氣間隙。
12.根據權利要求11所述的方法，進一步包括在移除所述第一隔離層的所述第一部分和所述第二隔離層的所述第一部分之后，在所述第一隔離層的所述第二部分上以及所述第二隔離層的所述第二部分上形成第二電介質層和字線。
13.根據權利要求9所述的方法，其中，移除所述犧牲層的所述第一區的步驟包括在所述犧牲層和所述第二隔離層之間使用蝕刻選擇性來選擇性地移除所述犧牲層。
14.根據權利要求9所述的方法，其中，提供襯底的步驟包括在所述有源區上和電荷存儲浮置圖案上順序堆疊第一電介質層。
15.根據權利要求14所述的方法，其中，移除所述犧牲層的所述第一區的步驟包括在所述犧牲層和所述第二隔離層之間使用第一蝕刻選擇性以及在所述犧牲層和所述電荷存儲浮置圖案之間使用第二蝕刻選擇性來選擇性地移除所述犧牲層。
16.根據權利要求9所述的方法，其中，形成犧牲層的步驟包括使用硅氫氧化物或硅氮化物層來形成所述犧牲層。
17.—種制造存儲器裝置的方法，包括在襯底中形成第一溝槽和第二溝槽；形成覆蓋所述第一溝槽和第二溝槽內表面的第一絕緣層，在其中具有所述第一絕緣層的所述第一溝槽和第二溝槽限定了所述襯底的上表面之下的相應空隙；形成犧牲材料層，所述犧牲材料層形成在所述第一溝槽中，使得所述第一絕緣層處于所述犧牲材料層和所述第一溝槽的壁之間，所述犧牲材料層形成在所述第二溝槽中，使得所述第一絕緣層處于所述犧牲材料層和所述第二溝槽的壁之間，所述犧牲材料層至少部分地填充所述空隙；利用第二絕緣層來覆蓋所述第一溝槽和第二溝槽，所述第二絕緣層完全覆蓋所述第一溝槽和第二溝槽中的所述犧牲材料層的上表面；以及從所述第一溝槽和第二溝槽中移除所述犧牲材料層，以便在所述第一溝槽和第二溝槽中形成空氣間隙，在利用所述第二絕緣層覆蓋所述第二溝槽的同時從所述第二溝槽移除所述犧牲材料層，使得所述第二溝槽中的所述空氣間隙處于所述第二絕緣層之下。
18.根據權利要求17所述的方法，進一步包括利用在所述第一溝槽上方具有開口的掩模來覆蓋所述第二絕緣層，并且使用所述掩模來蝕刻所述第二絕緣層，以便移除所述第一溝槽之上的所述第二絕緣層。
19.根據權利要求18所述的方法，其中，在從所述第一溝槽和第二溝槽移除所述犧牲層之前執行使用所述掩模來移除所述第一溝槽之上的所述第二絕緣層的步驟。
20.根據權利要求18所述的方法，其中，移除所述第一溝槽之上的所述第二絕緣層的步驟包括從所述第二溝槽之上部分地移除所述第二絕緣層，使得所述第二溝槽中的所述空氣間隙保持被所述第二絕緣層的一部分覆蓋。
全文摘要
一種制造非易失性存儲器裝置的方法，包括提供襯底，其具有由多個溝槽限定的有源區；在具有多個溝槽的襯底上形成第一隔離層；在第一隔離層上形成犧牲層以填充溝槽，該犧牲層包括填充溝槽的下部的第一區以及填充除下部之外的部分的第二區；移除犧牲層的第二區；在第一隔離層和犧牲層的第一區上形成第二隔離層；通過移除犧牲層的第一區而在溝槽中形成空氣間隙；以及在維持該空氣間隙的同時移除第一隔離層的一部分和第二隔離層的一部分。
文檔編號H01L21/8247GK102468241SQ20111036187
公開日2012年5月23日 申請日期2011年11月15日 優先權日2010年11月15日
發明者樸泳雨, 樸秀振, 李東植, 柳璋鉉, 羅宗勛, 郭東華, 金泰瑢, 韓智勛 申請人:三星電子株式會社