專利名稱：用于ic鈍化結構的均勻度控制的制作方法
技術領域：
本發明涉及一種半導體器件及其制造方法。
背景技術：
半導體集成電路(IC)工業經歷了快速成長。IC材料和設計方面的技術進步產生了幾代1C，其中，每代都具有比前一代更小和更復雜的電路。然而，這些進步增加了處理和制造IC的復雜性，對于將實現的這些進步，需要IC處理和制造的類似發展。在IC演進的過程中，功能密度(即，每芯片面積的互連器件的數量)通常增加，同時幾何尺寸(即，使用制造處理可以創建的最小部件)減小。IC器件的制造通常涉及鈍化處理，其中形成鈍化結構以保護IC器件內部的電子部件不受濕氣、灰塵、和其他污染物粒子的影響。后鈍化互連(PPI)器件可以用于在IC器 件內的那些電子部件和外部器件之間建立電連接。然而，傳統IC器件通常PPI分布均勻度很差。換句話說，PPI器件在IC器件的一些區域中可能具有很高的種群密度，但是在IC器件的其他區域中具有較低的種群密度。PPI均勻度的不足可能不利地影響IC器件的電氣性能和封裝可靠性。從而，雖然現有IC鈍化結構通常滿足它們想要的目的，但是它們不能完全滿足每個方面。

發明內容
根據本發明的一方面，提供一種半導體器件，包括晶片，包括互連結構，所述互連結構包括多個通孔和多個互連線；第一導電焊盤，設置在所述互連結構之上，所述第一導電焊盤電連接至所述互連結構；多個第二導電焊盤，設置在所述互連結構之上；鈍化層，設置在所述第一導電焊盤和所述第二導電焊盤之上并且至少部分地密封所述第一導電焊盤和所述第二導電焊盤；以及導電端子，電連接至所述第一導電焊盤但是不與所述第二導電焊盤電連接。優選地，所述晶片包括多個電子部件；所述第一導電焊盤通過所述互連結構電連接至所述電子部件中的至少一個；以及所述第二導電焊盤不與所述電子部件電連接。優選地，該半導體器件進一步包括第一后鈍化互連(PPI)器件，設置在所述鈍化層之上，其中，所述第一 PPI器件電連接至所述第一導電焊盤，并且其中，所述第一 PPI器件電連接至所述導電端子；以及多個第二 PPI器件，設置在所述鈍化層之上，其中，所述第二PPI器件不與所述第一導電焊盤電連接，并且其中，所述第二 PPI器件不與所述導電端子電連接。優選地，所述導電端子包括焊球。優選地，所述第一導電焊盤和所述第二導電焊盤具有相同材料成分，并且其中，所述第一 PPI器件和所述第二 PPI器件具有相同材料成分。優選地，所述第二 PPI器件中的每個都具有多邊形形狀；所述第二 PPI器件中的每個都具有不少于約10微米的尺寸；以及每個第二 PPI器件都與相鄰第二 PPI器件間隔不少于約10微米的距離。優選地，所述第一 PPI器件包括與所述第一導電焊盤直接接觸的溝槽部分；以及至少所述第二 PPI器件的子集包括與各個第二導電焊盤直接接觸的各個溝槽部分。優選地，該半導體器件進一步包括第一聚合物層，設置在所述鈍化層與所述第一PPI器件和第二 PPI器件之間；以及第二聚合物層，設置在所述第一 PPI器件和所述第二PPI器件之上。根據本發明的另一方面，提供一種半導體器件，包括形成在基板上的多個功能導電焊盤和多個偽導電焊盤；鈍化層，形成在所述功能導電焊盤和所述偽導電焊盤之上，所述鈍化層至少部分地密封所述功能導電焊盤和所述偽導電焊盤；多個功能后鈍化互連(PPI)器件，形成在所述鈍化層之上，其中，每個功能PPI器件都電連接至所述功能導電焊盤中的相應一個；多個偽PPI器件，形成在所述鈍化層之上，其中，所述偽PPI器件不與所述功能導 電焊盤電連接；聚合物層，形成在所述功能PPI器件和所述偽PPI器件之上；以及多個導電端子，形成在所述聚合物層之上，其中，所述導電端子中的每個都電連接至所述功能PPI器件中的至少一個，但是所述導電端子不與所述偽PPI器件電連接。優選地，所述基板包括形成在其中的多個電子部件和形成在所述電子部件之上的互連結構；所述功能導電焊盤中的每個都電連接至所述電子部件中的至少一個；以及所述偽導電焊盤不電連接至所述電子部件。優選地，該半導體器件進一步包括多個功能導電溝槽，每個均電連接至所述功能PPI器件中的相應一個和所述功能導電焊盤中的相應一個；以及多個偽導電溝槽，每個均電連接至所述偽PPI器件中的相應一個和所述偽導電焊盤中的相應一個。優選地，所述導電端子中的每個都包括焊球；所述功能導電焊盤和所述偽導電焊盤包括基本相同的材料成分；以及所述功能PPI器件和所述偽PPI器件包括基本相同的材料成分。優選地，所述偽PPI器件中的每個都具有多邊形形狀；所述偽PPI器件中的每個都具有大于約10微米的尺寸；以及每個偽PPI器件都與相鄰偽PPI器件間隔大于約10微米的距離。根據本發明的又一方面，提供一種方法，包括在包括互連結構的晶片之上形成多個功能導電焊盤和多個偽導電焊盤，其中，所述功能導電焊盤和所述偽導電焊盤形成在所述互連結構之上；在所述功能導電焊盤和所述偽導電焊盤之上形成鈍化層，所述鈍化層至少部分地密封所述功能導電焊盤和所述偽導電焊盤；以及在所述鈍化層之上形成多個導電端子，所述導電端子中的每個都電連接至所述功能導電焊盤中的至少一個，但是不與所述偽導電焊盤電連接。優選地，所述晶片包括多個電子部件；以及執行形成所述功能導電焊盤和所述偽導電焊盤，使得所述功能導電焊盤中的每個都通過所述互連結構電連接至所述電子部件中的至少一個，并且所述偽導電焊盤不與所述電子部件電連接。優選地，該方法進一步包括，在形成所述導電端子之前在所述鈍化層之上形成多個功能后鈍化互連(PPI)器件和多個偽PPI器件，其中，所述功能PPI器件中的每個都電連接至所述導電端子中的相應一個，并且所述偽PPI器件不與所述導電端子電連接。
優選地，執行形成所述功能PPI器件和所述偽PPI器件，使得所述功能PPI器件中的每個都電連接至所述功能導電焊盤中的相應一個；以及所述偽PPI器件不與所述功能導電焊盤電連接。優選地，所述導電端子包括焊球；所述功能導電焊盤和所述偽導電焊盤具有基本相同的材料成分；以及所述功能PPI器件和所述偽PPI器件具有基本相同的材料成分。優選地，執行形成所述偽PPI器件，使得所述偽PPI器件中的每個都具有多邊形形狀；所述偽PPI器件中的每個都具有不少于約10微米的尺寸；以及每個偽PPI器件都與相鄰偽PPI器件間隔不少于約10微米的距離。優選地，執行形成所述偽PPI器件，使得至少所述偽PPI器件的子集包括與各個偽導電焊盤直接接觸的各個偽溝槽部分。


當讀取附圖時，根據以下詳細描述最好地理解本披露的各個方面。需要強調的是，根據工業中的標準實踐，多種特征不按比例繪制。實際上，為了論述清楚起見，多種特征的尺寸可以任意增加或減少。圖I是傳統IC器件的一部分的簡化局部俯視圖。圖2是根據本披露的實施例的IC器件的一部分的示意性局部橫截面側視圖。圖3是根據本披露的實施例的IC器件的一部分的簡化局部俯視圖。圖4是根據本披露的實施例的更詳細的IC器件的一部分的簡化俯視圖。圖5-圖7是根據本披露的多個實施例的IC器件的一部分的各個不意性局部橫截面側視圖。圖8是示出根據本披露的各個方面的形成半導體器件的方法的流程圖。
具體實施例方式將明白，以下披露提供用于實現多種實施例的不同特征的多個不同實施例或實例。以下描述部件和布置的特定實例，以簡化本披露。當然，這些僅是實例并且不用于限制。例如，在以下說明中的第一特征在第二特征之上或上形成可以包括第一和第二特征直接接觸形成的實施例，并且還可以包括附加特征可以形成在第一和第二特征之間，使得第一和第二特征不直接接觸的實施例。另外，本披露可以在多種實例中重復參考標號和/或字母。該重復用于簡化和清楚的目的，其本身不表示所論述的多種實施例和/或配置之間的關系。圖I是傳統IC器件30的一部分的簡化局部俯視圖。IC器件30包括多個導電焊盤40。這些導電焊盤40每個都連接至IC器件30的一個或多個電子部件。導電焊盤40還通過多個后鈍化互連(PPI)線50連接至導電端子(在此未示出)。PPI線50和導電焊盤40可以形成在不同層中，由于圖I示出俯視圖，所以在圖I中不必可識別。如從圖I可以看出，導電焊盤40和PPI線50的分布密度不均勻。例如，IC器件30的邊緣區域附近的PPI線50的分布密度可以大于IC器件30的中心區域附近的PPI線50的分布密度。換句話說，邊緣區域在每單位面積上的PPI線50比中心區域的更多。導電焊盤40的分布密度貫穿IC器件30可以不均勻。在所示實例中，導電焊盤40的分布密度在IC器件30的邊緣區域周圍比中心區域低。在其他情況下，導電焊盤可以具有其他隨機和不均勻分布圖案。導電焊盤40和PPI線50的這種分布的不均勻度可能導致很差的IC器件30的封裝可靠性。例如，IC器件可能存在破裂或剝離問題，其將導致IC器件的不充分封裝。不均勻度還可能降低IC器件的電氣性能。例如，PPI線厚度改變將導致對金屬電阻或線到線金屬電容的很差控制。本披露的多個方面提供均勻度改進，以克服上述封裝和電氣問題。圖2是根據本披露的實施例的IC器件70A的一部分的不意性局部橫截面側視圖。IC器件70A包括基板80(還稱為晶片)。基板80是摻雜有P型攙雜物(諸如，硼)的硅基板(例如，P型基板)。可替換地，基板80可以是另一合適半導體材料。例如，基板80可以是摻雜有η型攙雜物(諸如，磷或砷)的硅基板(η型基板)。基板80可以包括其他基礎半導體，諸如，鍺和金剛石。基板80可以選擇性地包括化合物半導體和/或合金半導體。進一步地，基板80可以包括外延層(印i層)，可以使其變形(strain)用于性能增強，并且可以包括絕緣體上硅
(SOI)結構。多個電子部件90形成在基板80中或上。這些電子部件90可以包括有源部件(諸如，場效應晶體管(FET)或雙極結型晶體管(BJT))或無源部件(諸如，電阻、電容、或電感)。IC器件70A可以包括數百萬或數十億個這些電子部件，但是為了簡單起見，僅在圖2中示出幾個。互連結構100形成在基板80之上。互連結構100還可以被認為是基板80的一部分。互連結構100包括在多個摻雜特征、電路、和IC器件70A的輸入/輸出之間提供互連件(例如，布線)的多個圖案化介電層和導電層。例如，互連結構100包括層間介電層(ILD)和多層互連(MLI)結構。MLI結構包括觸點、通孔和金屬線。為了說明目的，圖2中示出多個導電線110 (還稱為金屬線或金屬互連件)和通孔/觸點120，將明白，所示的導電線110和通孔/觸點120僅是示意性的，并且導電線110和通孔/觸點120的實際位置和配置可以根據設計和制造需要而改變。MLI結構可以包括導電材料，諸如招、招/娃/銅合金、欽、氣化欽、鶴、多晶娃、金屬硅化物或其結合，被稱為鋁互連(interconnect)。鋁互連可以通過包括物理氣相沉積(PVD)(或濺射)、化學氣相沉積(CVD)、原子層沉積(ALD)、或其結合的處理形成。形成鋁互連的其他制造技術可以包括光刻處理和蝕刻，以圖案化導電材料，用于垂直連接(例如，通孔/觸點120)和水平連接(例如，導電線110)。可替換地，銅多層互連可以用于形成金屬圖案。銅互連結構可以包括銅、銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶硅、金屬硅化物、或其結合。銅互連結構可以通過包括CVD、濺射、電鍍、或其他合適處理的技術形成。多個導電焊盤140形成在互連結構100之上。在本實施例中，導電焊盤140包括金屬材料，例如，鋁(Al)，但是在可選實施例中可以包括其他導電材料。導電焊盤140中的每個均電連接至電子部件90中的至少一個，使得可以建立電子部件90和外部器件之間的電連接。可以通過互連結構100中的一個或多個導電線110和一個或多個通孔120實現連接。為了簡單起見，在圖2中僅示出這種導電焊盤140中的一個。然后，鈍化層150形成在互連結構100之上和導電焊盤140之上。鈍化層150包括氮化硅或氧化硅材料、或其結合。鈍化層150通過可以包括化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、其結合的處理、或另一合適處理形成。鈍化層150提供用于多種部件和IC器件70A的器件的密封功能，使得它們不太容易被外部部件侵蝕或損壞。例如，鈍化層150防止濕氣、灰塵、和其他污染物粒子到達IC器件70A的內部，其可能降低IC器件70的性能和/或縮短其壽命。在實施例中，鈍化層150具有在約8微米(um)到約30um范圍的厚度。聚合物層160形成在鈍化層150之上。聚合物層160包括酰亞胺單體的聚合物，例如，均苯四酸二酐(pyromellitic dianhydride)單體。因此,聚合物層160還可以被稱為聚酰亞胺層160。在一個實施例中，聚合物層160具有在約5um到約40um范圍的厚度。多個溝槽或開口例如通過濕蝕刻或干蝕刻處理，可以形成在導電焊盤140之上的聚合物層160和鈍化層150的部分中。此后，多個后鈍化互連(PPI)器件180可以形成在聚合物層160之上，其部分180A填充形成在導電焊盤140之上的各個溝槽。部分180A可以稱為溝槽部分。PPI器件180包括導電材料，諸如，銅(Cu)，并且可以通過現有技術中已知的合適沉積處理形成。為了簡單起見，在此僅示出一個這樣的PPI器件180。 多個偽PPI器件190還形成在聚合物層160之上。偽PPI器件190可以使用與形成PPI器件180相同的處理形成并且可以使用相同掩膜形成。因此，偽PPI器件190可以具有與PPI器件180相同的材料成分。然而，與PPI器件180不同的是，圖2中所示的實施例中的偽PPI器件190不電連接至任何導電焊盤140，并且從而不與任何電子部件90電連接。換句話說，該實施例中的偽PPI器件190是單獨或無依靠的“獨立”器件。偽PPI器件190可以具有任何多邊形形狀。在實施例中，偽PPI器件190具有每個均大于或等于約IOum的橫向尺寸200 (在圖2的橫截面圖中水平測量的)，并且偽PPI器件190與鄰近偽PPI器件190隔離每個均大于或等于約IOum的相應距離210。這些尺寸將在以下參考圖4更詳細地論述。還參考圖2，偽PPI器件190的存在減少了 PPI器件180的不均勻分布。換句話說，由于偽PPI器件190和PPI器件180包括基本相同的材料，所以它們可以共同被認為是整體PPI結構關于IC外形的一部分。以此方式，這就像是PPI器件貫穿IC器件70A相對均勻地形成。這是因為雖然功能PPI器件180僅形成在IC器件70A的所選區域，但是偽PPI器件190形成在功能PPI器件180未占用的IC器件70A的其他部分中。作為PPI器件分布密度改進的結果，諸如剝離或破裂的結構缺陷可以減少，并且IC器件70A的電氣性能可以被改善。在實施例中，整體PPI分布密度(功能PPI器件180和偽PPI器件190的面積除以芯片的總面積的總數)在約10%到約70%的范圍內。在PPI器件180和偽PPI器件190形成之后，另一聚合物層220形成在聚合物層160之上，以及PPI器件180和偽PPI器件190之上。在一個實施例中，聚合物層220具有在約5um到約40um范圍內的厚度。聚合物層220也可以包括酰亞胺單體的聚合物。可替換地，聚合物層220可以包括與聚合物層160的材料不同的聚合物材料。多個溝槽或開口形成在聚合物層220的覆蓋在PPI器件180之上部分中，并且形成凸點下金屬化(UBM)器件230，以至少部分地填充這些開口。UBM器件230中的每個均可以包括多個金屬層，以提供到其下導電焊盤180的足夠附著力并且提供對下層材料的保護。UBM器件230還提供對待形成在之上的導電端子的潤濕(wetting)。還參考圖2，多個導電端子240形成在UBM器件230上。在一個實施例中，導電端子240包括焊球或焊料塊,其可以通過蒸發、電鍍、印刷、噴射、凸焊(stud bumping)、或其他合適技術形成。在一個實施例中，導電端子240包括金屬材料，諸如，鉛(Pb)。導電端子240允許外部器件電連接至電子部件90 (或獲得到電子部件的電訪問)。在一個實施例中，導電端子240可以通過多條接合線(在此未示出)電連接至IC封裝。為了簡單起見，在此僅示出UBM器件230中的一個和導電端子240中的一個。圖3是IC器件70A的一部分的簡化局部俯視圖。在該簡化俯視圖中，示出多個導電焊盤140、多個功能PPI器件180、以及多個偽PPI器件190。更詳細地，導電焊盤140被示出為相對大和有點橢圓形的塊，功能PPI器件180被示出為每個均連接至導電焊盤中的相應一個的延長線，并且偽PPI器件190被示出為遍及IC器件70A密集分布的相對小的“點”。在沒有這些偽PPI器件190的情況下，功能PPI器件180的分布將是不平均的或不均勻的。例如，PPI器件180的分布在IC器件70A邊緣附近比中心附近更高。通過偽PPI器件190，PPI器件的分布貫穿IC器件70A可以變得基本均勻。換句話說，偽PPI器件190幫助填充“空隙”或者由功能PPI器件180留下的空的空間。圖4是根據一個實施例的更詳細(放大)的IC器件70A的一部分的簡化俯視圖。 將明白，圖4僅示出多個偽PPI器件190的子集的俯視圖。所示實施例中的偽PPI器件190具有基本為矩形或正方形的形狀。如以上參考圖2所述，偽PPI器件190具有不少于約IOum的橫向尺寸200。橫向尺寸200可以在圖4的俯視圖中所示的X方向或Y方向測量。另外，偽PPI器件190與鄰近偽PPI器件隔離不少于約IOum的距離。距離210也可以在X方向或Y方向測量。在其他實施例中，橫向尺寸200和距離210可以在其他方向測量，例如，在具有X方向分量以及Y方向分量的方向上。在一個實施例中，偽PPI器件190的分布密度可以在約10 %到約70 %的范圍內。而且，應該明白，在可選實施例中，偽PPI器件190可以采取不同多邊形形狀。如上所述，圖2-圖3中所示的PPI器件180是“功能”PPI器件，這是由于它們在導電端子240 (及外部器件)和導電焊盤140(以及電子部件90)之間提供電連接。相比較，圖2-圖4中所示的偽PPI器件190是偽器件，這是因為它們在導電端子240和電子部件90之間不提供電連接。形成偽PPI器件190以改善在IC器件70A之上的PPI器件180的分布密度均勻度，使得IC器件70A的外形(topography)更協調。圖5是根據本披露的可選實施例的IC器件70B的一部分的示意性局部橫截面側視圖。IC器件70B類似于圖2的IC器件70A，并且同樣地，為了清楚和一致起見，出現在圖2和圖5中的類似部件被同樣標記。參考圖5，IC器件70B包括基板或晶片80，在其中形成電子部件90。互連結構100形成在基板80之上，以提供到電子部件90的電連接。多個導電焊盤140形成在互連結構100之上。這些導電焊盤140被認為是“功能”導電焊盤，這是因為它們通過互連結構100的通孔/觸點120和導電線110電連接至電子部件90。換句話說，導電焊盤140提供到電子部件90的電輸入/輸出。在圖5中所示的可選實施例中，還形成多個偽導電焊盤300。在一個實施例中，偽導電焊盤300包括與導電焊盤140基本相同的材料，并且可以使用與形成導電焊盤140相同的處理形成。偽導電焊盤300被認為是“偽”焊盤，這是因為它們不一定電連接至任何電子部件90。作為替換，偽導電焊盤300與圖2的偽PPI器件190的作用相似，用以幫助改進導電焊盤140的分布均勻度。更詳細地，回憶以上參考圖I的論述，遍及IC器件，功能(functional)導電焊盤140的分布密度可能不是均勻的。類似于PPI器件，該導電焊盤的均勻度的不足還可以導致剝離、破裂、以及其他性能下降問題。在此，偽(dummy)導電焊盤300具有與導電焊盤140基本相似的材料成分，并且從而可以被認為與導電焊盤140的分布密度和/或外形全景(perspective)相同。以此方式，形成偽導電焊盤300以改進IC芯片70B上的導電焊盤140的分布均勻度，使得可以實現更均勻的外形。在形成偽導電焊盤300之后，以上參考圖2描述的處理被用于形成鈍化層150、PPI器件180、聚合物層160和220、UBM 230、以及導電端子240。PPI器件180電連接至相應導電焊盤140和相應導電端子240。在所示實施例中，PPI器件180不電連接至任何偽導電焊盤300。而且，根據所示實施例，沒有偽PPI器件形成。從而，在該實施例中，偽導電焊盤300可以由鈍化層150覆蓋并且與其他器件電隔離。圖6是根據本披露的另一可選實施例的IC器件70C的一部分的不意性局部橫截面側視圖。IC器件70C類似于圖2和圖5的IC器件70A和70B，并且同樣地，為了清楚和一致起見，出現在圖2、圖5和圖6所有中的類似部件被同樣標記。參考圖6，IC器件70C包 括基板或晶片80，其中形成電子部件90。互連結構100形成在基板80之上，以提供到電子部件90的電連接。多個功能導電焊盤140以及多個偽導電焊盤300形成在互連結構100之上。功能導電焊盤140提供到電子部件90的電輸入/輸出，同時偽導電焊盤300幫助改進導電焊盤140的分布密度均勻度。鈍化層150形成在導電焊盤140和偽導電焊盤300之上。聚合物層160形成在鈍化層150之上。溝槽形成在導電焊盤140之上并且用PPI器件180 (其形成在聚合物層160之上)填充。在圖6中所示的實施例中，還形成偽PPI器件190以幫助改善PPI器件180的分布密度均勻度。此后，聚合物層220形成在PPI器件180和偽PPI器件190之上，并且形成UBM 230和導電端子240，以提供到基板80中的導電焊盤140和電子部件90的電連接。基于以上論述，圖6中所示的實施例可以被認為是圖2中所示的實施例和圖5中所示的實施例的結合。圖7是根據本披露的又一可選實施例的IC器件70D的一部分的不意性局部橫截面側視圖。IC器件70D類似于以上參考圖2、圖5和圖6所述的IC器件70A-70C。同樣地，為了清楚和一致起見，出現在圖2、圖5、圖6和圖7所有中的類似部件被同樣標記。參考圖7，IC器件70D包括基板或晶片80，其中形成電子部件90。互連結構100形成在基板80之上，以提供到電子部件90的電連接。多個功能導電焊盤140以及多個偽導電焊盤300形成在互連結構100之上。功能導電焊盤140提供到電子部件90的電輸入/輸出，同時偽導電焊盤300幫助改善導電焊盤140的分布密度的均勻度。鈍化層150形成在導電焊盤140和偽導電焊盤300之上。聚合物層160形成在鈍化層之上。溝槽或開口形成在導電焊盤140和偽焊盤300之上的聚合物層160和鈍化層150中。PPI器件180和偽PPI器件190和310形成在聚合物層160之上。偽PPI器件3IOA的一部分310A至少部分地填充形成在偽導電焊盤300之上的溝槽，并且從而可以被稱為偽溝槽部分。此后，聚合物層220形成在PPI器件180和偽PPI器件190和310之上，并且形成UBM 230和導電端子240，以提供到基板80中的導電焊盤140和電子部件90的電連接。在圖7中所示的實施例中，偽溝槽部分310A幫助改善功能PPI器件的溝槽部分180A的分布密度。偽PPI器件310、偽溝槽部分310A、以及偽導電焊盤300可以共同稱為偽支柱結構。偽支柱結構還幫助增強鈍化層150和聚合物層160和/或220之間的粘著力。圖8是示出用于執行用于形成上述IC器件70A-70D的處理的方法400的流程圖。方法400包括框410，其中，多個功能導電焊盤和多個偽導電焊盤形成在晶片之上。晶片包括互連結構。功能導電焊盤和偽導電焊盤形成在互連結構之上。方法400包括框420，其中，鈍化層形成在功能導電焊盤和偽導電焊盤之上。鈍化層至少部分地密封功能導電焊盤和偽導電焊盤。方法400包括框430，其中，多個導電端子形成在鈍化層之上。導電端子中的每個都電連接至功能導電焊盤中的至少一個。導電端子不電連接至任何偽導電焊盤。上述本披露的多種實施例提供超過傳統器件的優點，應該明白，沒有特定優點被要求用于所有實施例，并且不同實施例可以提供不同優點。優點之一在于，對于導電焊盤、PPI器件、以及連接導電焊盤和PPI器件的溝槽，分布密度可以被改進(更均勻)。由于使用偽導電焊盤、偽PPI器件、以及偽溝槽，從而至少部分地改進了分布密度。改進的分布均勻度可能導致較少的剝離或破裂問題，并且可能增強IC器件的電氣性能。而且，這些偽結構不需要電連接至IC器件內部或外部的電子部件，并且從而將不干擾IC器件計劃的電氣操作。另一優點在于，上述多種偽器件的形成不要求額外制造處理，因為它們可以使用與形 成功能導電焊盤和PPI器件相同的制造處理形成。本披露的更廣泛形式之一涉及半導體器件。半導體器件包括晶片，包括互連結構，互連結構包括多個通孔和互連線；第一導電焊盤，設置在互連結構之上，第一導電焊盤電連接至互連結構；多個第二導電焊盤，設置在互連結構之上；鈍化層，設置在第一和第二導電焊盤之上并且至少部分地密封第一和第二導電焊盤；以及導電端子，電連接至第一導電焊盤但是不電連接至第二導電焊盤。本披露的另一種更廣泛形式涉及半導體器件。半導體器件包括形成在基板之上的多個功能導電焊盤和多個偽導電焊盤；鈍化層，形成在功能導電焊盤和偽導電焊盤之上，鈍化層至少部分地密封功能導電焊盤和偽導電焊盤；多個功能后鈍化互連(PPI)器件，形成在鈍化層之上，其中，每個功能PPI器件都電連接至功能導電焊盤中的相應一個；多個偽PPI器件，形成在鈍化層之上，其中，偽PPI器件不電連接至功能導電焊盤；聚合物層，形成在功能PPI器件和偽PPI器件之上；以及多個導電端子，形成在聚合物層之上，其中，每個導電端子中都電連接至功能PPI器件中的至少一個，但是導電端子不電連接至偽PPI器件。本披露的還有的另一更廣泛形式涉及制造半導體器件的方法。該方法包括在包括互連結構的晶片之上形成多個功能導電焊盤和多個偽導電焊盤，其中，功能導電焊盤和偽導電焊盤形成在互連結構之上；在功能導電焊盤和偽導電焊盤之上形成鈍化層，鈍化層至少部分地密封功能導電焊盤和偽導電焊盤；以及在鈍化層之上形成多個導電端子，導電端子中的每個都電連接至功能導電焊盤中的至少一個，但是不電連接至偽導電焊盤。上述概括了多個實施例的特征，使得本領域技術人員可以更好地理解以下詳細說明。本領域技術人員將認識到，他們可以容易地使用本披露作為基礎用于設計和修改執行相同目的和/或實現在此介紹的實施例的相同優點的其他處理和結構。本領域技術人員還應該認識到，這種等價結構不脫離本披露的精神和范圍，并且他們可以在不脫離本披露的精神和范圍的情況下作出多種改變、替換和更改。
權利要求
1.一種半導體器件，包括 晶片，包括互連結構，所述互連結構包括多個通孔和多個互連線； 第一導電焊盤，設置在所述互連結構之上，所述第一導電焊盤電連接至所述互連結構； 多個第二導電焊盤，設置在所述互連結構之上； 鈍化層，設置在所述第一導電焊盤和所述第二導電焊盤之上并且至少部分地密封所述第一導電焊盤和所述第二導電焊盤；以及 導電端子，電連接至所述第一導電焊盤但是不與所述第二導電焊盤電連接。
2.根據權利要求I所述的半導體器件，其中 所述晶片包括多個電子部件； 所述第一導電焊盤通過所述互連結構電連接至所述電子部件中的至少一個；以及 所述第二導電焊盤不與所述電子部件電連接。
3.根據權利要求I所述的半導體器件，進一步包括 第一后鈍化互連(PPI)器件，設置在所述鈍化層之上，其中，所述第一 PPI器件電連接至所述第一導電焊盤，并且其中，所述第一 PPI器件電連接至所述導電端子；以及 多個第二 PPI器件，設置在所述鈍化層之上，其中，所述第二 PPI器件不與所述第一導電焊盤電連接，并且其中，所述第二 PPI器件不與所述導電端子電連接，其中，所述導電端子包括焊球，其中，所述第一導電焊盤和所述第二導電焊盤具有相同材料成分，并且其中，所述第一 PPI器件和所述第二 PPI器件具有相同材料成分， 其中 所述第二 PPI器件中的每個都具有多邊形形狀； 所述第二 PPI器件中的每個都具有不少于約10微米的尺寸；以及 每個第二 PPI器件都與相鄰第二 PPI器件間隔不少于約10微米的距離，其中 所述第一 PPI器件包括與所述第一導電焊盤直接接觸的溝槽部分；以及 至少所述第二 PPI器件的子集包括與各個第二導電焊盤直接接觸的各個溝槽部分， 并且所述半導體器件進一步包括 第一聚合物層，設置在所述鈍化層與所述第一 PPI器件和第二 PPI器件之間；以及 第二聚合物層，設置在所述第一 PPI器件和所述第二 PPI器件之上。
4.一種半導體器件，包括 形成在基板上的多個功能導電焊盤和多個偽導電焊盤； 鈍化層，形成在所述功能導電焊盤和所述偽導電焊盤之上，所述鈍化層至少部分地密封所述功能導電焊盤和所述偽導電焊盤； 多個功能后鈍化互連(PPI)器件，形成在所述鈍化層之上，其中，每個功能PPI器件都電連接至所述功能導電焊盤中的相應一個； 多個偽PPI器件，形成在所述鈍化層之上，其中，所述偽PPI器件不與所述功能導電焊盤電連接； 聚合物層，形成在所述功能PPI器件和所述偽PPI器件之上；以及多個導電端子，形成在所述聚合物層之上，其中，所述導電端子中的每個都電連接至所述功能PPI器件中的至少一個，但是所述導電端子不與所述偽PPI器件電連接。
5.根據權利要求4所述的半導體器件，其中 所述基板包括形成在其中的多個電子部件和形成在所述電子部件之上的互連結構； 所述功能導電焊盤中的每個都電連接至所述電子部件中的至少一個；以及 所述偽導電焊盤不電連接至所述電子部件。
6.根據權利要求4所述的半導體器件，進一步包括 多個功能導電溝槽，每個均電連接至所述功能PPI器件中的相應一個和所述功能導電焊盤中的相應一個；以及 多個偽導電溝槽，每個均電連接至所述偽PPI器件中的相應一個和所述偽導電焊盤中的相應一個， 其中 所述導電端子中的每個都包括焊球； 所述功能導電焊盤和所述偽導電焊盤包括基本相同的材料成分；以及 所述功能PPI器件和所述偽PPI器件包括基本相同的材料成分， 其中 所述偽PPI器件中的每個都具有多邊形形狀； 所述偽PPI器件中的每個都具有大于約10微米的尺寸；以及 每個偽PPI器件都與相鄰偽PPI器件間隔大于約10微米的距離。
7.一種方法，包括 在包括互連結構的晶片之上形成多個功能導電焊盤和多個偽導電焊盤，其中，所述功能導電焊盤和所述偽導電焊盤形成在所述互連結構之上； 在所述功能導電焊盤和所述偽導電焊盤之上形成鈍化層，所述鈍化層至少部分地密封所述功能導電焊盤和所述偽導電焊盤；以及 在所述鈍化層之上形成多個導電端子，所述導電端子中的每個都電連接至所述功能導電焊盤中的至少一個，但是不與所述偽導電焊盤電連接。
8.根據權利要求7所述的方法，其中 所述晶片包括多個電子部件；以及 執行形成所述功能導電焊盤和所述偽導電焊盤，使得所述功能導電焊盤中的每個都通過所述互連結構電連接至所述電子部件中的至少一個，并且所述偽導電焊盤不與所述電子部件電連接。
9.根據權利要求7所述的方法，進一步包括，在形成所述導電端子之前 在所述鈍化層之上形成多個功能后鈍化互連(PPI)器件和多個偽PPI器件，其中，所述功能PPI器件中的每個都電連接至所述導電端子中的相應一個，并且所述偽PPI器件不與所述導電端子電連接。
10.根據權利要求9所述的方法，其中 執行形成所述功能PPI器件和所述偽PPI器件，使得 所述功能PPI器件中的每個都電連接至所述功能導電焊盤中的相應一個；以及 所述偽PPI器件不與所述功能導電焊盤電連接， 其中 所述導電端子包括焊球；所述功能導電焊盤和所述偽導電焊盤具有基本相同的材料成分；以及所述功能PPI器件和所述偽PPI器件具有基本相同的材料成分，或者其中，執行形成所述偽PPI器件，使得所述偽PPI器件中的每個都具有多邊形形狀；所述偽PPI器件中的每個都具有不少于約10微米的尺寸；以及每個偽PPI器件都與相鄰偽PPI器件間隔不少于約10微米的距離，或者其中，執行形成所述偽PPI器件，使得至少所述偽PPI器件的子集包括與各個偽導電焊盤直接接觸的各個偽溝槽部分。
全文摘要
用于IC鈍化結構的均勻度控制。本發明涉及半導體器件。半導體器件包括包含互連結構的晶片。互連結構包括多個通孔和多個互連線。半導體器件包括設置在互連結構之上的第一導電焊盤。第一導電焊盤電連接至互連結構。半導體器件包括設置在互連結構之上的多個第二導電焊盤。半導體器件包括設置在第一和第二導電焊盤之上并且至少部分地密封第一和第二導電焊盤的鈍化層。半導體器件包括電連接至第一導電焊盤但是不與第二導電焊盤的導電端子電連接的導電端子。
文檔編號H01L23/528GK102800650SQ20111036363
公開日2012年11月28日 申請日期2011年11月16日 優先權日2011年5月27日
發明者陳憲偉, 于宗源 申請人:臺灣積體電路制造股份有限公司