專利名稱：一種鰭式場效應(yīng)管及其基體的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件的制作技術(shù)，特別涉及一種鰭式場效應(yīng)管(FinFET)及其基體。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的發(fā)展，半導(dǎo)體器件的性能穩(wěn)步提高。半導(dǎo)體器件的性能提高主要通過不斷縮小半導(dǎo)體器件的特征尺寸來實(shí)現(xiàn)，半導(dǎo)體器件的特征尺寸已經(jīng)縮小到納米級另IJ。半導(dǎo)體器件在這種特征尺寸下，傳統(tǒng)平面制作半導(dǎo)體器件的方法，也就是單柵半導(dǎo)體器件的制作方法已經(jīng)無法適用了，所以出現(xiàn)了多柵半導(dǎo)體器件的制作方法。與單柵半導(dǎo)體器件的制作方法相比較，多柵半導(dǎo)體器件具有更強(qiáng)的短溝道抑制能力、更好的亞閾特性，更高的驅(qū)動能力以及能帶來更高的電路密度。目前，鰭式場效應(yīng)管(FinFET)作為多柵半導(dǎo)體器件的代表被廣泛使用，F(xiàn)inFET分為雙柵FinFET和三柵FinFET，其中的雙柵FinFET被廣泛使用。圖1為現(xiàn)有技術(shù)雙柵FinFET的立體結(jié)構(gòu)示意圖。如圖1所示，F(xiàn)inFET位于襯底100上，包含具有翅片結(jié)構(gòu)的基體101和柵極結(jié)構(gòu)102，其中每個翅片為長方體狀，分別為源極區(qū)域103和漏極區(qū)域104，翅片結(jié)構(gòu)的中間延伸有溝道區(qū)域105。現(xiàn)有技術(shù)中基體101由單晶硅層形成，襯底100也由單晶硅層形成。柵極結(jié)構(gòu)102包括柵氧化層(圖中未示)和導(dǎo)電柵極。其中，基體101的翅片結(jié)構(gòu)經(jīng)過圖案化形成，其形成過程為:首先，在單晶硅層上沉積掩膜層，在掩膜層上涂覆光阻膠層后，采用具有翅片結(jié)構(gòu)的光罩曝光涂覆光阻膠層后顯影，在光阻膠層上形成翅片結(jié)構(gòu)圖案的光阻膠層，然后以具有翅片結(jié)構(gòu)圖案的光阻膠層為掩膜，刻蝕掩膜層，得到具有翅片結(jié)構(gòu)圖案的掩膜層；然后，以具有翅片結(jié)構(gòu)圖案的掩膜層為遮擋，刻蝕單晶硅層，得到具有翅片結(jié)構(gòu)的基體，去除剩余的掩膜層。其中，具有翅片結(jié)構(gòu)圖案的掩膜層優(yōu)選為硬質(zhì)掩膜，可以為氮化硅層，也可以采用納米壓印方式形成。柵極結(jié)構(gòu)102形成過程:在溝道區(qū)域105表面形成柵氧化層，柵氧化層覆蓋溝道區(qū)域的側(cè)壁和頂部；在包括基體101的襯底100上沉積多晶硅層，并進(jìn)行平坦化，然后圖案化多晶硅層，形成圍繞柵氧化層表面的導(dǎo)電柵極。雖然圖1中具有立體結(jié)構(gòu)的FinFET相比于平面制作的單柵半導(dǎo)體器件具有較高的驅(qū)動電流，但是優(yōu)化FinFET的工作性能，進(jìn)一步提高其驅(qū)動電流，成為業(yè)內(nèi)尤其關(guān)注的一個問題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種FinFET及其基體，具有該基體的FinFET能夠?qū)崿F(xiàn)更高的驅(qū)動電流。本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:本發(fā)明提供了一種鰭式場效應(yīng)管FinFET基體，該基體為翅片結(jié)構(gòu)，包括其中間延伸有溝道區(qū)域的源極區(qū)域和漏極區(qū)域，該基體為多層應(yīng)力硅層。所述多層應(yīng)力硅層至下而上包括單晶硅層、硅鍺層和/或硅碳層。所述多層應(yīng)力硅層至下而上包括單晶硅層、硅碳層和硅鍺層。所述硅碳層和硅鍺層為外延層或者離子注入層。所述硅鍺層的鍺含量為5% 35% ;所述硅碳層的碳含量為3% 15%。所述多層應(yīng)力硅層的頂層進(jìn)一步包括頂層單晶硅層。所述頂層單晶娃層的厚度為5nm 50nm。其中每個翅片為漏斗狀，每個漏斗包括頭部和尾部，其尾部延伸連接構(gòu)成溝道區(qū)域。本發(fā)明還提供了一種鰭式場效應(yīng)管FinFET，包括位于襯底上的如上所述的FinFET基體和柵極結(jié)構(gòu)；其中，所述柵極結(jié)構(gòu)圍繞翅片結(jié)構(gòu)中間的溝道區(qū)域表面，該表面包括溝道區(qū)域的側(cè)壁和頂部。所述FinFET為多個，其中，每個FinFET的翅片結(jié)構(gòu)平行排列，每個柵極結(jié)構(gòu)相互連接成一條直線。從上述方案可以看出，本發(fā)明提供的FinFET基體為多層應(yīng)力硅層，每層的材料不同，應(yīng)力分布也不相同，多層結(jié)合的應(yīng)力硅層，具有比傳統(tǒng)的硅基體更高的壓應(yīng)力，進(jìn)而電子或者空穴在基體上的溝道區(qū)域移動時，具有比傳統(tǒng)的硅溝道更高的載流子遷移率，因此本發(fā)明利用應(yīng)力硅溝道層在FinFET中實(shí)現(xiàn)較高的驅(qū)動電流。


圖1為現(xiàn)有技術(shù)雙柵FinFET的立體結(jié)構(gòu)示意圖。圖2為本發(fā)明實(shí)施例FinFET的立體結(jié)構(gòu)示意圖。圖3為本發(fā)明實(shí)施例多個FinFET由一條直線構(gòu)成的柵極結(jié)構(gòu)控制的立體結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下參照附圖并舉實(shí)施例，對本發(fā)明作進(jìn)一步詳細(xì)說明。FinFET基體采用了多層的應(yīng)力硅層，每層的材料不同，應(yīng)力分布也不相同，多層結(jié)合的應(yīng)力硅層，具有比傳統(tǒng)的硅基體更高的壓應(yīng)力，進(jìn)而電子或者空穴在基體上的溝道區(qū)域移動時，具有比傳統(tǒng)的硅溝道更高的載流子遷移率，因此本發(fā)明利用應(yīng)力硅溝道層在FinFET中實(shí)現(xiàn)較高的驅(qū)動電流。進(jìn)一步地，本發(fā)明FinFET基體的每個翅片具有漏斗狀，每個漏斗包括頭部和尾部，其尾部延伸連接構(gòu)成溝道區(qū)域。這樣?xùn)艠O結(jié)構(gòu)搭在基體溝道區(qū)域上之后，搭在漏斗尾部的邊緣，進(jìn)一步提高了溝道區(qū)域的壓應(yīng)力，從而進(jìn)一步在FinFET中實(shí)現(xiàn)更高的驅(qū)動電流。本發(fā)明的FinFET基體不再是單一的單晶硅層，而是包含了多層的應(yīng)力硅層。下面列舉實(shí)施例進(jìn)行說明。實(shí)施例一:多層應(yīng)力娃層至下而上包括單晶娃層和娃鍺層。實(shí)施例二:多層應(yīng)力硅層至下而上包括單晶硅層和硅碳層。實(shí)施例三:多層應(yīng)力硅層至下而上包括單晶硅層、硅鍺層和硅碳層。實(shí)施例四:多層應(yīng)力硅層至下而上包括單晶硅層、硅碳層和硅鍺層。其中，每個實(shí)施例中娃碳層厚度為IOnm 80nm ;娃鍺層厚度為20nm lOOnm。另外，硅碳層和硅鍺層可以有多種方式形成。也就是說硅碳層和硅鍺層可以為外延層或者離子注入層，即采用外延的方式或者離子注入的方式形成。其中，優(yōu)選地，硅鍺層的鍺含量為5% 35%;所述硅鍺層的碳含量為3% 15%。過多或過少的鍺，碳含量不利于溝道層遷移率的提高，因?yàn)檫^少的含量產(chǎn)生的應(yīng)力很弱，難以產(chǎn)生一定量的型變，而過多的含量會產(chǎn)生難以修復(fù)的缺陷，從而導(dǎo)致應(yīng)力在退火過程中的釋放，不利于載流子遷移率的改善；進(jìn)一步地，多層應(yīng)力硅層的頂層還可以包括頂層單晶硅層。該頂層單晶硅層很薄，厚度為5nm 50nm。由于后續(xù)柵極結(jié)構(gòu)的柵氧化層覆蓋基體溝道區(qū)域，而且單晶硅層與柵氧化層的結(jié)合力，相比于其他材料與柵氧化層的結(jié)合力更好，所以本發(fā)明優(yōu)選實(shí)施例為多層應(yīng)力硅層的頂層還包括頂層單晶硅層，即單晶硅層與柵氧化層直接接觸。圖2為本發(fā)明實(shí)施例FinFET的立體結(jié)構(gòu)示意圖。該實(shí)施例中FinFET位于襯底100上，襯底仍然可以為單晶硅層。FinFET包括具有翅片結(jié)構(gòu)的基體201和柵極結(jié)構(gòu)202。其中，基體201為至下而上包括單晶硅層206、硅鍺層207以及硅碳層208的多層應(yīng)力硅層。其中，每個翅片為漏斗狀，分別為源極區(qū)域203和漏極區(qū)域204，每個漏斗包括頭部和相對頭部較窄的尾部，其尾部延伸連接構(gòu)成溝道區(qū)域205。與現(xiàn)有技術(shù)相同，柵極結(jié)構(gòu)202包括柵氧化層(圖中未示)和導(dǎo)電柵極。與圖1相比，除基體是由多層應(yīng)力硅層構(gòu)成外，不同之處還在于翅片的形狀為漏斗狀，正是由于具有翅片結(jié)構(gòu)的光罩形狀不同，最終就會產(chǎn)生相應(yīng)形狀的基體。進(jìn)一步地，該實(shí)施例優(yōu)選為溝道區(qū)域205在寬度上剛好被柵極結(jié)構(gòu)202覆蓋。經(jīng)過試驗(yàn)證實(shí)，具有這種漏斗狀基體的FinFET，柵極結(jié)構(gòu)202搭在漏斗尾部的邊緣，能夠進(jìn)一步提高溝道的壓應(yīng)力。基體201的翅片結(jié)構(gòu)經(jīng)過圖案化形成，其形成過程為:首先，形成基體的多層應(yīng)力硅層，在多層應(yīng)力硅層上沉積掩膜層，在掩膜層上涂覆光阻膠層后，采用具有翅片結(jié)構(gòu)的光罩曝光涂覆光阻膠層后顯影，其中，具有翅片結(jié)構(gòu)的光罩的每個翅片為漏斗狀，在光阻膠層上形成翅片結(jié)構(gòu)圖案的光阻膠層，然后以具有翅片結(jié)構(gòu)圖案的光阻膠層為掩膜，刻蝕掩膜層，得到具有翅片結(jié)構(gòu)圖案的掩膜層；然后，以具有翅片結(jié)構(gòu)圖案的掩膜層為遮擋，刻蝕多層應(yīng)力硅層，得到具有翅片結(jié)構(gòu)的基體，去除剩余的掩膜層。其中，具有翅片結(jié)構(gòu)圖案的掩膜層優(yōu)選為硬質(zhì)掩膜，可以為氮化硅層，也可以采用納米壓印方式形成。柵極結(jié)構(gòu)202形成過程:在溝道區(qū)域205表面形成柵氧化層，柵氧化層覆蓋溝道區(qū)域的側(cè)壁和頂部；在包括基體201的襯底100上沉積多晶硅層，并進(jìn)行平坦化，然后圖案化多晶硅層，形成圍繞柵氧化層表面的導(dǎo)電柵極。其中，所述柵極結(jié)構(gòu)圍繞翅片結(jié)構(gòu)中間的溝道區(qū)域表面，該表面包括溝道區(qū)域的側(cè)壁和頂部。進(jìn)一步地，柵氧化層優(yōu)選為高介電常數(shù)(HK)材料，HK材料的柵氧化層其有效氧化層厚度很薄，能夠很好的控制溝道，從而進(jìn)一步提高溝道壓應(yīng)力。本發(fā)明還可以將多個FinFET由一條直線構(gòu)成的柵極結(jié)構(gòu)進(jìn)行控制，從而有效有效提高器件工作電流，提高電路的集成度，并能夠有效改善光刻圖案的一致性。圖3為本發(fā)明實(shí)施例2個FinFET由一條直線構(gòu)成的柵極結(jié)構(gòu)控制的立體結(jié)構(gòu)示意圖。其中，第一 FinFET301和第二 FinFET302的翅片結(jié)構(gòu)平行排列，每個柵極結(jié)構(gòu)相互連接成一條直線，形成柵極結(jié)構(gòu)303。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。
權(quán)利要求
1.一種鰭式場效應(yīng)管FinFET基體，該基體為翅片結(jié)構(gòu)，包括其中間延伸有溝道區(qū)域的源極區(qū)域和漏極區(qū)域，其特征在于，該基體為多層應(yīng)力硅層。
2.如權(quán)利要求1所述的基體，其特征在于，所述多層應(yīng)力硅層至下而上包括單晶硅層、硅鍺層和/或硅碳層。
3.如權(quán)利要求1所述的基體，其特征在于，所述多層應(yīng)力硅層至下而上包括單晶硅層、硅碳層和硅鍺層。
4.如權(quán)利要求2或3所述的基體，其特征在于，所述硅碳層和硅鍺層為外延層或者離子注入層。
5.如權(quán)利要求4所述的基體，其特征在于，所述硅鍺層的鍺含量為5% 35%;所述硅碳層的碳含量為3% 15%。
6.如權(quán)利要求5所述的基體，其特征在于，所述多層應(yīng)力硅層的頂層進(jìn)一步包括頂層單晶硅層。
7.如權(quán)利要求6所述的基體，其特征在于，所述頂層單晶硅層的厚度為5nm 50nm。
8.如權(quán)利要求1所述的基體，其特征在于，其中每個翅片為漏斗狀，每個漏斗包括頭部和尾部，其尾部延伸連接構(gòu)成溝道區(qū)域。
9.一種鰭式場效應(yīng)管FinFET，其特征在于，包括位于襯底上的如權(quán)利要求1至8任一項(xiàng)所述的FinFET基體和柵極結(jié)構(gòu)；其中，所述柵極結(jié)構(gòu)圍繞翅片結(jié)構(gòu)中間的溝道區(qū)域表面，該表面包括溝道區(qū)域的側(cè)壁和頂部。
10.如權(quán)利要求9所述的FinFET，其特征在于，所述FinFET為多個，其中，每個FinFET的翅片結(jié)構(gòu)平行排列，每個柵極結(jié)構(gòu)相互連接成一條直線。
全文摘要
本發(fā)明公開了一種鰭式場效應(yīng)管FinFET基體，該基體為翅片結(jié)構(gòu)，包括其中間延伸有溝道區(qū)域的源極區(qū)域和漏極區(qū)域，該基體為多層應(yīng)力硅層。本發(fā)明還公開了一種包括上述基體的FinFET。采用本發(fā)明能夠進(jìn)一步提高其驅(qū)動電流。
文檔編號H01L29/06GK103117305SQ20111036377
公開日2013年5月22日 申請日期2011年11月16日 優(yōu)先權(quán)日2011年11月16日
發(fā)明者趙猛 申請人:中芯國際集成電路制造(上海)有限公司