專利名稱：用于提高0.18μ m 工藝MIM電容性能的方法
技術領域：
本發明涉及0.18 μ m工藝MM電容的制造，更具體地涉及用于在0.18 μ m工藝MM電容制造過程中沉積氮化硅薄膜的改進的方法。
背景技術：
電容作為存儲電荷、耦合以及濾波器件被廣泛應用在半導體集成電路中。現有的集成電路電容中，金屬-絕緣體-金屬型(MIM, Metal-1solation-Metal)電容逐漸成為射頻集成電路中的主流，尤其在混頻/射頻CMOS制程上的應用已非常普遍。原因在于，其通常制作在金屬互連層中，既與集成電路工藝相兼容，又與襯底間距離較遠，可以克服許多其他類型的電容具有的寄生電容大、器件性能隨頻率增大而明顯下降的缺點。MIM電容在集成電路中通常位于多層器件結構的上層，其結構更接近于典型意義的電容，即在金屬電極板之間具有電介質的電容。圖1為現有技術的M頂電容結構的剖面圖。如圖1所示，MIM電容100包括下電極101、上電極102以及位于這兩個電極之間的絕緣層103，這樣形成的結構能實現電荷存儲功能。另外，該電容的下電極101和上電極102還分別通過在層間介質層106內形成的連接孔連接至位于層間介質層106表面內的金屬導電結構104和105。該現有技術的MM電容通常采用高介電常數的氮化硅(SiN)薄膜形成絕緣層103。氮化硅薄膜具有優良的遮斷性和抗氧化性，因此常被用在半導體元件的制造中，例如用作阻蝕層、隔離層或門電介質層，以及用在氧化物/氮化物堆疊中。隨著超大規模集成電路的集成度不斷提高，器件特征尺寸不斷等比例縮小，電路內制作的電容尺寸也相應縮小，對電容制作的均勻性、一致性提出了更為嚴格的要求。在實踐中發現MM電容中的氮化硅薄膜對電容的電學特性有很大的影響。等離子化學氣相沉積(PECVD)是產業上廣泛用于制備氮化硅薄膜的方法之一，其借助微波或射頻等使含有薄膜組成原子的氣體電離，在局部形成等離子體，而等離子體很容易發生反應，從而沉積出所期望的薄膜。其以基本溫度低、沉積速率快、成膜質量好、針孔較少、不易龜裂等優點而備受青睞。但是，使用目前的PECVD工藝所得到的氧化硅薄膜仍然存在很多缺陷，并且由于生成的SiN的S1-N之間的鍵合本身固有的不穩定性，具有含SiN的絕緣層的MIM電容的性能參數會降低，比如會影響電壓電容曲線系數以及在高電壓下的漏電流較高等。現有的0.18 μ m混頻/射頻工藝中的MIM電容主要缺點表現在電容擊穿電壓較低以及漏電較大。按照目前工藝制作的MIM電容在大約12V的電壓下其電容漏電就會產生Iy A的電流。雖然在標準0.18μπι操作電壓(3.3/1.8V)下可以適用，但是當運用到0.18μπι高壓工藝(工作電壓> 30V)時就不再適用。因此，對用于在0.18 μ m工藝MIM電容制造過程中沉積氮化硅薄膜的改進的PECVD工藝有很大的需求。

發明內容
有鑒于此，本發明的目的在于通過改進MM電容中的氮化硅層的沉積工藝而提高氮化硅薄膜的電性厚度和物理厚度的均勻性，使MM電容的擊穿電壓、漏電流等電學特性得以顯著改善。為實現上述目的，本發明提供了一種用于在0.18 μ m工藝MM電容中形成氮化硅薄膜的方法，其特征在于，分別通過第一管路和第二管路向等離子化學氣相沉積PECVD反應腔中通入SiH4氣體和NH3氣體，所述SiH4和NH3在所述反應腔中發生化學反應所生成的氮化硅沉積在所述MM電容的下電極金屬層上形成氮化硅薄膜，其中:向所述第一管路和所述第二管路之一另外通入N2氣體；并且通過調節SiH4氣體、NH3氣體以及N2氣體的流速、PECVD反應腔的壓力和溫度以及預熱時間使得氮化硅沉積的速度降低。優選地,所述N2氣體的流速在960±96sccm之間。優選地，所述SiH4氣體的流速在500±50sccm之間。優選地，所述NH3氣體的流速在4390±439sccm之間。優選地，所述PECVD反應腔的壓力在1.6Torr至1.8Torr之間。優選地，所述PECVD反應腔的溫度在400±20°C之間。本發明還提供了一種用于制作0.18 μ m工藝MM電容的方法，其特征在于，所述方法包括以下步驟:提供襯底；在所述襯底上形成下電極金屬層；采用前述任意一項所述的方法在所述下電極金屬層上沉積氮化硅薄膜，形成氮化硅絕緣層；在所述氮化硅絕緣層上形成上電極金屬層；刻蝕所述上電極金屬層，形成金屬上電極；刻蝕所述氮化硅薄膜和所述下電極金屬層，形成電容絕緣體及金屬下電極。采用本發明的方法降低了氮化硅薄膜沉積速度，提升了膜的致密性，在不改變膜厚的情況下提高耐壓能力，并且提高了工藝的可控制性，滿足了 MIM電容耐高壓、低漏電的需求。


以下將結合附圖和實施例，對本發明的技術方案作進一步的詳細描述。其中:圖1示出了現有技術的MM電容結構的剖面圖。圖2示出了根據本發明的氮化硅薄膜的形成方法的流程圖。圖3示出了采用根據本發明的方法前后的MIM電容擊穿電壓的改善效果。
具體實施例方式為使本發明的上述目的、特征和優點更加明顯易懂，以下結合附圖和具體實施例進一步詳細描述本發明。需要說明的是，附圖中的各結構只是示意性的而不是限定性的，以使本領域普通技術人員能夠最佳地理解本發明的原理，其不一定按比例繪制。圖2示出了根據本發明的氮化硅薄膜的形成方法的流程圖，以下將結合MM電容的制作過程來說明本發明所提供的氮化硅薄膜的形成方法。在制作MM電容的過程中，首先將提供襯底。所提供的襯底可以是單純的硅襯底，也可以是已形成金屬氧化物半導體晶體管的硅襯底，還可以是已形成底層金屬連線結構的襯底。接著，在所述襯底上形成下電極金屬層，該金屬層可以由鋁構成，厚度可以例如大約為2000人。在形成下電極金屬層之后，開始實施本發明所提供的沉積氮化硅薄膜的方法。所沉積的薄膜的厚度可以由具體的MIM電容值需求決定。例如，對于1.5fF/ μ m2的MIM電容工藝，薄膜的厚度大約為420人。
如圖3所示，在步驟201中，將晶圓置于PECVD反應腔中，在本發明的實施例中該反應腔具有兩條氣體通路。通過第一管路注入SiH4氣體作為Si源，而通過第二管路注入NH3氣體作為N源，主要通過這兩種氣體之間的化學反應來生成氮化硅。在步驟202中，還通過第二管路向PECVD反應腔注入N2氣體作為補充的N源。在本發明的實施例中，僅在一個管路中通入補充的N2氣體，由此減少N源的流速。在步驟203中，對反應腔的各個參數進行調節以使得氮化硅以較低的速度沉積。具體而言，同時調節反應腔中通入氣體的流速、反應腔的溫度及壓力以及預熱時間。舉例來說，在本發明的一個優選實施例中，SiH4的流速大約為500sccm,NH3的流速大約為4390sccm,N2的流速大約為960sccm,反應腔內的平均壓力大約為1.7torr，反應腔內的平均溫度大約為400°C，而晶圓的預熱時間大約為10秒。在此條件配置下，通過化學反應得到的氮化硅將以較低的速率沉積，從而在MM電容的下金屬電極上形成更加致密并且均勻的氮化硅薄膜。形成氮化硅薄膜之后，在該絕緣層上形成上電極金屬層，其可以由金屬鉭化物形成，如氮化鉭等，其厚度可以設置為大約820人。在此之后，可以利用刻蝕技術在上電極金屬層上形成金屬上電極，并且利用刻蝕的方法對氮化硅絕緣層及下電極金屬層進行刻蝕而形成電容絕緣體及金屬下電極。由此，我們得到了基本的MIM電容結構。下面的表I反應了采用新舊兩種工藝所得到的氮化硅薄膜其厚度的均勻性之間的對比。編號為17#和18#的兩片晶圓在舊的氮化硅CVD工藝條件下制作，而編號為19#和20#的兩片晶圓在新的氮化硅CVD工藝條件下制作。從表I中可以看出，采用本發明所提供的工藝生成的氮化硅薄膜具有更好的膜厚均勻性。
權利要求
1.一種用于在0.18μπι工藝MM電容中形成氮化硅薄膜的方法，其特征在于，分別通過第一管路和第二管路向等離子化學氣相沉積PECVD反應腔中通入SiH4氣體和NH3氣體，所述SiH4和NH3在所述反應腔中發生化學反應所生成的氮化硅沉積在所述MIM電容的下電極金屬層上形成氮化硅薄膜，其中: 向所述第一管路和所述第二管路之一另外通入N2氣體；并且 通過調節SiH4氣體、NH3氣體以及Ν2氣體的流速、PECVD反應腔的壓力和溫度以及預熱時間使得氮化硅沉積的速度降低。
2.按權利要求1所述的方法，其特征在于，其中所述N2氣體的流速在960±96sccm之間。
3.按權利要求1所述的方法，其特征在于，其中所述SiH4氣體的流速在500±50sccm之間。
4.按權利要求1所述的方法，其特征在于，其中所述NH3氣體的流速在4390±439sccm之間。
5.按權利要求1所述的方法，其特征在于，其中所述PECVD反應腔的壓力在1.6Torr至1.8Torr 之間。
6.按權利要求1所述的方法，其特征在于，其中所述PECVD反應腔的溫度在400±20°C之間。
7.一種用于制作0.18 μ m工藝MIM電容的方法，其特征在于，所述方法包括以下步驟: 提供襯底； 在所述襯底上形成下電極金屬層； 采用權利要求1-7中任意一項所述的方法在所述下電極金屬層上沉積氮化硅薄膜，形成氮化娃絕緣層； 在所述氮化硅絕緣層上形成上電極金屬層； 刻蝕所述上電極金屬層，形成金屬上電極； 刻蝕所述氮化硅薄膜和所述下電極金屬層，形成電容絕緣體及金屬下電極。
全文摘要
本發明涉及一種用于在0.18μm工藝MIM電容中形成氮化硅薄膜的方法，其特征在于，分別通過第一管路和第二管路向等離子化學氣相沉積PECVD反應腔中通入SiH4氣體和NH3氣體，所述SiH4和NH3在所述反應腔中發生化學反應所生成的氮化硅沉積在所述MIM電容的下電極金屬層上形成氮化硅薄膜，其中向所述第一管路和所述第二管路之一另外通入N2氣體；并且通過調節SiH4氣體、NH3氣體以及N2氣體的流速、PECVD反應腔的壓力和溫度使得氮化硅沉積的速度降低。本發明還提供了一種MIM電容的形成方法。
文檔編號H01L21/02GK103094076SQ20111036388
公開日2013年5月8日 申請日期2011年11月2日 優先權日2011年11月2日
發明者金宏峰, 張磊, 王德進 申請人:無錫華潤上華半導體有限公司