專利名稱：一種實現金屬-鍺接觸中鍺襯底表面費米能級解釘扎的方法
技術領域：
本發明屬于微電子技術領域，具體涉及一種用于金屬與鍺襯底接觸時實現鍺襯底表面費米能級解釘扎的方法。
背景技術：
當今半導體器件不斷朝著高效化、小型化的方向進步，作為半導體產業支柱的 CMOS器件更是沿著摩爾定律的方向飛速發展。由于物理極限層面以及經濟成本層面的限制，基于傳統硅基的器件已面臨著嚴峻的挑戰，新結構和新材料已成為半導體器件研究的
^^點ο對于與硅同為第四主族元素的鍺，與硅器件相比較，鍺器件具有著更高的載流子遷移率，可以實現較小的等效氧化層厚度，且與傳統的硅工藝流程良好地兼容匹配，這使得鍺溝道甚至純鍺的MOS器件引發了人們廣泛的研究興趣，期望其可以作為新一代的半導體基礎器件投入使用。基于鍺襯底的PMOS器件已制備成功，具有優秀的工作性能，然而基于鍺襯底的NMOS器件卻一直無法良好地實現，導致該問題的重要原因之一是嚴重的鍺襯底表面費米能級釘扎效應。據研究報道，鍺的禁帶寬度約為0. 66eV，而由于表面費米能級釘扎效應，鍺的表面費米能級往往被釘扎于價帶附近，也就是說，對于電子將會形成6eV的勢壘，這樣對于以電子為導電載流子的NMOS器件，其源漏接觸將會形成巨大的接觸電阻， 嚴重地制約了工作性能。對于傳統的硅基器件，表面費米能級釘扎同樣是一個嚴重的困擾， 不過在金屬與硅的接觸中，通過在硅中的雜質重摻雜可以有效地減薄勢壘，因而增加電子隧穿勢壘的幾率，降低接觸電阻。然而在鍺襯底中無法實現N型雜質的重摻雜，也就無法通過傳統硅工藝的方法解決費米能級釘扎問題，因而需要尋求新的方法途徑。在金半接觸中的半導體襯底表面插入超薄介質層是另一個實現表面費米能級解釘扎的方法，這對于硅襯底和鍺襯底同樣適用。一方面，介質層的形成過程可以修復半導體表面的缺陷，降低界面態濃度；另一方面，界面層也可以抑制金屬功函數尾部滲透進入半導體形成的禁帶能級(MIGS)。另外，用于解釘扎的介質層一般為0. 5、nm，很容易被載流子隧穿，因而具有很低的附加電阻。目前研究報告中已成功在金半接觸中實現鍺襯底表面解釘扎的介質材料包括A1203、MgO、Si3N4、TiO2等，其制備方法包括物理汽相淀積(PVD)、原子層淀積(ALD)等多種。事實上，并非所有的介質層材料都可以用于解釘扎，而對于已成功解釘扎的不同介質層材料，決定其解釘扎效果的主要有介電常數和導帶偏移(CBO)兩項。

發明內容
本發明的目的在于提出一種能夠成功降低金屬-鍺接觸的接觸勢壘從而降低接觸電阻，從而實現金屬-鍺接觸中鍺襯底表面費米能級解釘扎的方法。本發明提出的實現金屬-鍺接觸中鍺襯底表面費米能級解釘扎的方法，是在于在金屬-鍺接觸中的鍺襯底表面，通過NH3等離子體處理的方法形成一層超薄GeOxNy(x=0. 92，y=0. 08)層，GeOxNy厚度為小于lnm，從而在修復鍺襯底表面界面態的同時抑制電極金屬功函數尾部向鍺襯底的滲透，因而達到鍺襯底表面解釘扎的效果。另外，由于GeON 介質層具有較低的介電常數，且與Ge相比具有較低的導帶偏移，因而能夠獲得很小的附加電阻，具有良好的解釘扎效果。本發明提出的金半接觸的制備方法，具體步驟為
1、基于已經過MOS全部前道工藝，下一步需要進行源漏金屬接觸的鍺基NMOS器件，或者HF溶液漂洗并已用去離子水沖洗的潔凈表面N型鍺片；
2、利用NH3等離子體處理鍺襯底表面，形成超薄GeOxNy介質層膜；
3、利用PVD技術，通過掩膜或者光刻技術在襯底表面制備一定尺寸的金屬電極； 本發明中，NH3等離子體采用電感耦合等離子體源制備，射頻50(T600W，反應腔體可采
用原子層淀積(ALD)或者反應離子刻蝕(RIE)腔，反應溫度20(T300°C，反應時間2(T40s。本發明中，制備的GeOxNy厚度為小于lnm。本發明中電極金屬為Al、Mg、Yb, Er等較低功函數金屬，淀積后不再進行后淀積退火步驟。實驗表明，利用NH3等離子體處理鍺襯底表面制備的GeOxNy層具有良好的解釘扎效果，當配合低功函數金屬(如Al)作為電極，由于金屬功函數與鍺相近或者更低，因而會表現出良好的歐姆接觸，這是優化金半接觸的理想狀態。本發明的具體操作步驟如下
1、基于已經過MOS全部前道工藝，下一步需要進行源漏金屬接觸的鍺基NMOS器件，或者HF溶液漂洗并已用去離子水沖洗的潔凈表面N型鍺片；
2、利用NH3等離子體處理鍺襯底表面，NH3由電感耦合等離子體源產生，射頻50(T600W。 反應在原子層淀積(ALD)或者反應離子刻蝕(RIE)腔體，等離子體處理時間為2(T40s，反應溫度為20(T300°C，NH3氣壓控制在5 X 10_3mbar，射頻200W，最終形成超薄GeOxNy介質層膜控制在Inm以下；
3、利用PVD技術，通過掩膜或者光刻技術在襯底表面制備一定尺寸的低功函數金屬電極，如Al、Mg、％、Er等，電極厚度20 500nm ；
由于GeOxNy (x=0. 92，y=0. 08)同時具有較低的介電常數和導帶偏移，我們已通過實驗驗證，由NH3等離子表面處理的方法可以制備高質量的GeOxNy超薄膜，并且在金屬-鍺接觸中插入GeOxNy超薄膜可以具有優秀的解釘扎效果。


圖1一圖3為工藝流程的示意圖(側視圖)。其中，圖3為最后工藝步驟形成的器件側視圖。圖中標號1為Ge襯底，2為GeOxNy (x=0. 92，y=0. 08)超薄介質層，3為低功函數金屬電極，如Al。
具體實施例方式下面通過具體工藝步驟來進一步描述本發明
1、基于電阻率為0.05 Ω 的n-Ge (100)襯底片，采用濃度0. 5%的HF沖洗，后跟去離子水漂洗5min ；
2、將漂洗干凈的清潔表面鍺襯底片裝載入ALD腔體，采用電感耦合等離子體源產生的 NH3等離子體對鍺襯底進行表面處理，腔體溫度250°C，NH3氣壓5 X 10_3mbar，處理時間30s， 射頻200W，最終形成約Inm的GeOxNy (x=0. 92，y=0. 08)超薄介質層；
3、借助掩模版，利用PVD技術淀積圓形金屬Al電極，真空度10_5Pa，淀積功率150W，淀積時間3000s，電極厚度50nm，電極直徑500um。
權利要求
1.一種實現金屬-鍺接觸中鍺襯底表面費米能級解釘扎的方法，其特征在于是在金屬-鍺接觸中的鍺襯底表面，通過NH3等離子體處理的方法形成一層厚度為小于Inm的 GeOxNy層，x=0. 92, y=0. 08，在修復鍺襯底表面界面態的同時抑制電極金屬功函數尾部向鍺襯底的滲透。
2.根據權利要求1所述的方法，其特征在于具體步驟為(1 )、基于已經過CMOS全部前道工藝，下一步需要進行源漏金屬接觸的鍺基NMOS器件， 或者HF溶液漂洗并已用去離子水沖洗的潔凈表面鍺片；(2)、利用NH3等離子體處理鍺襯底表面，形成(^eOxNy介質層膜；(3)、利用PVD技術，通過掩膜或者光刻技術在襯底表面制備一定尺寸的金屬電極。
3.根據權利要求2所述的方法，其特征在于步驟(2)中所述的等離子體采用電感耦合等離子體源制備，射頻50(T6(K)W，反應腔體采用原子層淀積或者反應離子刻蝕腔，反應溫度 20(Γ300 ，反應時間20 40s。
4.根據權利要求2所述的方法，其特征在于步驟(3)中所述的電極金屬為Al、Mg、％、 Er較低功函數金屬，淀積后不再進行后淀積退火步驟。
全文摘要
本發明屬于微電子技術領域，具體為一種實現金屬-鍺接觸中鍺襯底表面費米能級解釘扎的方法。鍺器件因其高載流子遷移率、可實現低等效氧化層厚度以及與現有工藝的高兼容性等優點，成為目前注目的焦點，但鍺嚴重的表面費米能級釘扎效應卻是制約著制備高性能鍺基N型MOS器件的問題之一。本發明通過NH3等離子處理鍺襯底的方法，在表面形成GeOxNy(x=0.92,y=0.08)介質層，成功實現解釘扎效應，且由于GeON與Ge較小的能量偏移，使得制備的金屬/GeON/Ge樣品具有較低的接觸電阻，因而具有良好的應用價值。
文檔編號H01L21/336GK102543755SQ20121000417
公開日2012年7月4日 申請日期2012年1月9日 優先權日2012年1月9日
發明者于浩, 屈新萍, 張衛, 李炳宗, 茹國平, 蔣玉龍, 謝琦 申請人:復旦大學