專利名稱：通過三氧化錳表面摻雜制備p-CdS納米線及p-CdS/n-Si納米p-n結的方法
技術領域：
本發明涉及一種制備P-CdS納米線及p-CdS/n-Si納米p_n結的方法，具體地說是一種通過利用MoO3薄層進行表面摻雜而實現P-CdS納米線及p-CdS/n-Si納米p-η結的制備的方法。
背景技術：
納米線是物質在納米尺度上的一種特殊結構，它在空間上要求有兩維處于納米尺度。CdS納米線是一種重要的IIB-VIB簇半導體材料，基于其禁帶寬度 2. 42eV，對應著可見光范圍內的黃綠光，所以其在納米光電探測器件、發光器件、光伏器件等納米電子器件上的應用有著十分重要的意義。目前，所合成的本征CdS納米線呈現弱η型，通過原位摻雜， η-或Ii+-CdS納米線也比較容易得到，n-CdS/Si納米p-η結亦有報道。例如，通過原位摻雜鎵、磷或銦即可獲得η型或η.型的CdS納米線。然而，想獲得P-CdS納米線卻很困難，造成此困難的主要原因是CdS的禁帶寬度很寬，且價帶頂很深，由此而引起很強的自補償效應，例如，當摻雜入易電離的雜質時，總是出現起相反作用的缺陷，使得摻雜“失效”，改變不了被摻雜物質的導電類型。由此，基于P-CdS納米線的納米ρ-η結亦尚未有報道。無法制備出p-CdS納米線，嚴重地限制了 CdS納米線的應用與發展。

發明內容
本發明是為避免上述現有技術所存在的不足之處，提供一種工藝簡單、適合大規模生產的通過MoO3表面摻雜制備p-CdS納米線及p-CdS/n-Si納米p-η結的方法，以實現 P-CdS納米線及p-CdS/n-Si納米ρ-η結的制備，獲得電導率高、性能穩定的p_CdS納米線及高性能的p-CdS/n-Si納米ρ-η結。本發明為解決技術問題采用如下技術方案本發明通過MoO3表面摻雜制備p-CdS納米線的方法的特點是首先合成本征CdS 納米線，然后在所述本征CdS納米線上包裹一層厚度為5 150nm的MoO3層，隨后在100 300°C的溫度中退火處理10 30分鐘得到p-CdS納米線。本發明通過MoO3表面摻雜制備p-CdS納米線的方法的特點也在于在所述本征CdS 納米線上包裹5 150nm的MoO3層的方法是脈沖激光沉積法、電子束熱蒸發法或磁控濺射法。本發明通過MoO3表面摻雜制備p-CdS/n-Si納米p-η結的方法的特點是a、在η+型硅襯底上厚度為300nm的二氧化硅層的表面旋涂負光刻膠層，通過利用第一掩模板對所述負光刻膠層進行曝光、顯影，在二氧化硅層表面形成負光刻膠格子，然后以所述負光刻膠格子為掩模利用BOE刻蝕液對二氧化硅層進行刻蝕，在所述n+型硅襯底上形成二氧化硅格子得到樣品A，隨后將所述本征CdS納米線分散在樣品A的表面，使得有納米線一端搭在二氧化硅格子上，另一端搭在η+型硅襯底上得到樣品B ；
b、在樣品B表面旋涂正光刻膠，通過利用與第一掩模板配套的第二掩模板對所述正光刻膠進行曝光、顯影，在樣品B表面形成正光刻膠圖形得到樣品C，再利用電子束鍍膜系統在樣品C表面鍍金屬薄膜，接著利用丙酮沖洗去掉正光刻膠和正光刻膠上的金屬薄膜，在每一個二氧化硅格子中形成金屬電極，所述金屬電極與其所在的二氧化硅格子形成一回形結構，得樣品D ；C、在所述樣品D的表面覆蓋一層厚度為5 150nm的MoO3層，隨后在100 300°C 的溫度中退火處理10 30分鐘得到p-CdS/n-Si納米p-η結。本發明通過MoO3表面摻雜制備P-CdS/n-Si納米p_n結的方法的特點也在于所述步驟a中的負光刻膠RFZ-220光刻膠。所述步驟a中的BOE刻蝕液是按照氫氟酸氟化銨水=7ml 20g 30ml的比例混合而成，所述氫氟酸中HF的含量按質量百分比不少于40%。所述步驟b中的正光刻膠為ARP-5350光刻膠。所述步驟b中的金屬電極是以4nm厚的銅為底層，以50nm厚的金為表層的金屬電極。所述步驟c中在所述樣品D的表面覆蓋一層厚度為5 150nm的MoO3層的方法是脈沖激光沉積法、電子束熱蒸發法或磁控濺射法。本發明的理論基礎是表面電荷轉移技術，即兩種功函數有著顯著差異的材料接觸時，電子會從功函數低的材料注入到功函數高的材料。本發明中高度絕緣的MoO3 擁有一個很低的最低未占軌道值(LUMO) -6.7eV，和一個很低的最高未占軌道值 (HUMO) -9. 7eV,這說明MoO3的功函數遠大于其它大多數半導體材料的功函數，而CdS 的導帶底Eel -3. 7eV，價帶頂Evl -6. 1&V，其費米能級均位于MoO3的最低未占軌道值 (LUMO)和最高未占軌道值(HUMO)之上。所以當本征CdS納米線與MoO3薄膜接觸時，由于本征CdS與MoO3存在的巨大的功函數差，電子將從本征CdS納米線注入到MoO3薄膜中，從而在CdS納米線上產生額外的空穴，由此而使得CdS納米線顯示出ρ型。而基于上述原理， 并根據P-CdS和n-Si的能帶關系可知，p-CdS/n-Si納米p-η結將是很好的p_n結。與已有技術相比，本發明有益效果體現在1、本發明克服了 CdS自補償效應的困難，成功地制備出P-CdS納米線，而且所得到的p-CdS納米線擁有很大的空穴遷移率，且性能穩定，為CdS納米線的應用與發展開辟了另一片廣闊的天地。2、本發明采用通過MoO3表面摻雜制備p-CdS納米線的方法，實現了 P-CdS納米線的制備，工藝簡單，適合大規模生產。3、本發明為其它一些類似的難以實現ρ型摻雜的材料提供參考，為其提供實現ρ 型摻雜的有效途徑，例如CdSe、CdTe等。4、本發明通過MoO3表面摻雜所制備的p-CdS/n-Si納米p-η結展現出良好的、穩定的性能，與已有報道的n-CdS/Si納米p-n結相比，擁有更高的電學穩定性。5、由發明中所制備的p-CdS/n-Si納米p-η結所展現出來的良好的、穩定的性能證明通過MoO3表面摻雜制備ρ型CdS納米線及p-CdS/n-Si納米p-η結的方法具有很重要的應用價值，特別是為制備極其重要的發光和光伏器件n-CdS/p-CdS納米線同質p-n結提供非常重要的條件。


圖1為本發明制備p-CdS/n-Si納米p_n結的流程圖；圖2為制備基于本發明所制備的P-CdS納米線的底柵場效應管的流程圖；圖3為本發明中所制備的P-CdS納米線的透射電子顯微鏡圖；圖4為本發明中所制備的P-CdS納米線的高分辨透射電子顯微鏡圖；圖5為基于實施例1中所制備的P-CdS納米線的場效應管的掃描特性曲線；圖6為基于實施例2中所制備的P-CdS納米線的場效應管的掃描特性曲線；圖7為基于實施例3中所制備的P-CdS納米線的場效應管的掃描特性曲線；圖8為本發明中所制備的p-CdS/n-Si納米p_n結的I-V特性曲線圖；圖9為本發明中所制備的p-CdS/n-Si納米p_n結的光電特性曲線圖；圖中標號1為η+型硅襯底；2 二氧化硅層；3負光刻膠層；4第一掩模板；5負光刻膠格子；6 二氧化硅格子；7本征CdS納米線；8正光刻膠；9第二掩模板；10金屬薄膜；11金屬電極；12為MoO3層；13為ρ+型硅襯底；14第三掩模板；15銅金薄膜；16銅金電極。
具體實施例方式為了驗證本發明中通過MoO3表面摻雜制備的ρ型CdS納米線的ρ型電導特性，制備基于P-CdS納米線的底柵場效應管，流程圖如附圖2，并對其進行電學測試。首先將本征 CdS納米線7分散在已清洗干凈的ρ+型硅襯底13上的厚度為300nm的二氧化硅層2表面得到樣品E (如圖2中Bl所示)，然后在樣品E表面旋涂正光刻膠8 (如圖2中B2所示)，通過利用第三掩模板14對正光刻膠8進行曝光、顯影，在樣品E表面形成正光刻膠8圖形得到樣品F(如圖2中B3所示)，接著利用電子束鍍膜系統在樣品F表面圖鍍銅金薄膜15 (如圖2中B4所示)，隨后利用丙酮沖洗去掉正光刻膠8和正光刻膠8上的銅金薄膜15，在本征CdS納米線7的兩端形成銅金電極16得到樣品G(如圖2中B5所示)，最后利用脈沖激光沉積的方法、電子束熱蒸發的方法或磁控濺射的方法在樣品G表面鍍上一層厚度為5 150nm的MoO3層(如圖2中B6所示)，得到基于ρ-CdS納米線的底柵場效應管H，然后利用 Keithley4200-SCS電學表征系統對基于p_CdS納米線的底柵場效應管進行電學性能測試。 同時也利用Keithley 4200-SCS電學表征系統對本發明中所制備的p-CdS/n-Si納米p_n 結進行電學測試。實施例1 稱取l.Og、純度高于99. 9%的CdS粉末放入Al2O3小瓷舟中，將小瓷舟放置在雙溫區管式爐的上游，在載氣下游IOcm處放置鍍Au硅片，Au膜厚度為15nm，把真空抽到 5X KT3Pa以下，以30sccm的流速通入Ar和H2混合氣，Ar和H2混合氣的體積比為95 5， 維持氣壓在5 X IO3Pa,上游加熱到850°C，保溫90分鐘，合成出本征CdS納米線。利用脈沖激光沉積的方法或電子束熱蒸發的方法或磁控濺射的方法直接在合成好的本征CdS納米線上包裹一層厚度為5nm的MoO3層。把上述鍍有MoO3層的CdS納米線放到快速退火爐里進行150°C、15分鐘退火處理， 得到P型CdS納米線。本實施例的p-CdS納米線的透射電子顯微鏡圖和高分辨透射電子顯微鏡圖分別如圖3和圖4，其中的中間層為MoO3，基于本實施例的p-CdS納米線的底柵場效應管的掃描特性曲線如圖5所示，從圖中可知，隨著柵壓Vgs的增加，源漏電流Ids減小，符合場效應管中 P型溝道的導電特性，因而證實得到的CdS納米線為ρ型。實施例2 稱取l.Og、純度高于99. 9%的CdS粉末放入Al2O3小瓷舟中，將小瓷舟放置在雙溫區管式爐的上游，在載氣下游IOcm處放置鍍Au硅片，Au膜厚度為15nm，把真空抽到 5X KT3Pa以下，以30sccm的流速通入Ar和H2混合氣，Ar和H2混合氣的體積比為95 5， 維持氣壓在5 X IO3Pa,上游加熱到850°C，保溫90min，合成出本征CdS納米線。利用脈沖激光沉積的方法或電子束熱蒸發的方法或磁控濺射的方法直接在合成好的本征CdS納米線上包裹一層厚度為40nm的MoO3層。把上述鍍有MoO3層的CdS納米線放到快速退火爐里進行200°C、15分鐘退火處理， 得到P型CdS納米線。基于本實施例的p-CdS納米線的底柵場效應管的掃描特性曲線如圖6所示，從圖中可知，隨著柵壓Vgs的增加，源漏電流Ids減小，符合場效應管中P型溝道的導電特性，因而證實得到的CdS納米線為ρ型，且也從圖可知，在相同的源漏電壓Vds的情況下，本實施例中的P-CdS納米線的電流比實施例1中的大，由此說明本實施例通過MoO3表面摻雜制備 P-CdS納米線的效果比實施例1更理想。實施例3 稱取l.Og、純度高于99. 9%的CdS粉末放入Al2O3小瓷舟中，將小瓷舟放置在雙溫區管式爐的上游，在載氣下游IOcm處放置鍍Au硅片，Au膜厚度為15nm，把真空抽到 5X KT3Pa以下，以30sccm的流速通入Ar和H2混合氣，Ar和H2混合氣的體積比為95 5， 維持氣壓在5 X IO3Pa,上游加熱到850°C，保溫90min，合成出本征CdS納米線。利用脈沖激光沉積的方法或電子束熱蒸發的方法或磁控濺射的方法直接在合成好的本征CdS納米線上包裹一層厚度為SOnm的MoO3層。把鍍有MoO3層的CdS納米線放到快速退火爐里進行200°C、15分鐘退火處理，得到ρ型CdS納米線。基于本實施例的p-CdS納米線的底柵場效應管的輸出特性曲線如圖7所示，從圖中可知，隨著柵壓Vgs的增加，源漏電流Ids減小，符合場效應管中ρ型溝道的導電特性，因而證實得到的CdS納米線為ρ型，且也從圖可知，在相同的源漏電壓Vds的情況下，本實施例中的p-CdS納米線的電流比實施例1-2中的都大，由此說明本實施通過MoO3表面摻雜制備 P-CdS納米線的效果比實施例1-2更理想。實施例4 稱取l.Og、純度高于99. 9%的CdS粉末放入Al2O3小瓷舟中，將小瓷舟放置在雙溫區管式爐的上游，在載氣下游IOcm處放置鍍Au硅片，Au膜厚度為15nm，把真空抽到 5X KT3Pa以下，以30sccm的流速通入Ar和H2混合氣，Ar和H2混合氣的體積比為95 5， 維持氣壓在5 X IO3Pa,上游加熱到850°C，保溫90min，合成出本征CdS納米線。利用脈沖激光沉積的方法或電子束熱蒸發的方法或磁控濺射的方法直接在合成好的本征CdS納米線上包裹一層厚度為90nm、120nm或150nm的MoO3層。把上述鍍有MoO3層的CdS納米線放到快速退火爐里進行200°C、15分鐘退火處理，得到P型CdS納米線。基于本實施例的ρ-CdS納米線的底柵場效應管器件的輸出特性曲線與圖7無明顯差別，由此說明本實施例通過MoO3表面摻雜制備p-CdS納米線的效果與實施例3無明顯差別。實施例5 稱取l.Og、純度高于99. 9%的CdS粉末放入Al2O3小瓷舟中，將小瓷舟放置在雙溫區管式爐的上游，在載氣下游IOcm處放置鍍Au硅片，Au膜厚度為15nm，把真空抽到 5X KT3Pa以下，以30sccm的流速通入Ar和H2混合氣，Ar和H2混合氣的體積比為95 5， 維持氣壓在5 X IO3Pa,上游加熱到850°C，保溫90分鐘，合成出本征CdS納米線。在清洗干凈的η.型硅襯底上的厚度為300nm的二氧化硅層表面旋涂厚度為1 μ m 的負光刻膠層(如圖1中Al)，通過利用第一掩模板對負光刻膠層進行曝光、顯影，在二氧化硅層表面形成負光刻膠格子(如圖1中A2)，然后以負光刻膠格子為掩模利用BOE刻蝕液對二氧化硅層進行刻蝕，在η+型硅襯底上形成二氧化硅格子得到樣品A(如圖1中A3)，隨后將本征CdS納米線分散在樣品A的表面，使得有納米線一端搭在二氧化硅格子里，另一端搭在η+型硅襯底上，得到樣品B(如圖1中Α4)；在樣品B表面旋涂厚度為1 μ m的正光刻膠(如圖1中A5)，通過利用與第一掩模板配套的第二掩模板對正光刻膠進行曝光、顯影，在樣品B表面形成正光刻膠圖形得到樣品C(如圖1中A6)，再利用電子束鍍膜系統在樣品C表面鍍銅/金金屬薄膜，其中，銅層厚度為4nm，金層厚度為50nm(如圖1中A7)，接著利用丙酮沖洗去掉正光刻膠和正光刻膠上的金屬薄膜，在每一個二氧化硅格子中形成金屬電極，金屬電極與其所在的二氧化硅格子形成一回形結構，得樣品D(如圖1中A8)；C、在樣品D的表面覆蓋一層厚度為80nm的MoO3層(如圖1中A9)，隨后在200°C 的溫度中退火處理15分鐘得到p-CdS/n-Si納米p-n結。本實施例所制備的p-CdS/n-Si納米p_n結的I-V特性曲線如圖8，圖9為其對應的光伏特性曲線圖。由圖可知，本實施例所制備的p-CdS/n-Si納米p-n結具有良好的p_n 結特性。
權利要求
1.一種通過MoO3表面摻雜制備P-CdS納米線的方法，其特征是首先合成本征CdS納米線，然后在所述本征CdS納米線上包裹一層厚度為5 150nm 的MoO3層，隨后在100 300°C的溫度中退火處理10 30分鐘得到ρ-CdS納米線。
2.根據權利要求1所述的所述通過MoO3表面摻雜制備p-CdS納米線的方法，其特征是在所述本征CdS納米線上包裹5 150nm的MoO3層的方法是脈沖激光沉積法、電子束熱蒸發法或磁控濺射法。
3.一種通過MoO3表面摻雜制備p-CdS/n-Si納米p-η結的方法，其特征是a、在η+型硅襯底(1)上厚度為300nm的二氧化硅層O)的表面旋涂負光刻膠層(3)， 通過利用第一掩模板(4)對所述負光刻膠層( 進行曝光、顯影，在二氧化硅層( 表面形成負光刻膠格子(5)，然后以所述負光刻膠格子( 為掩模利用BOE刻蝕液對二氧化硅層 (2)進行刻蝕，在所述η+型硅襯底(1)上形成二氧化硅格子(6)得到樣品Α，隨后將所述本征CdS納米線(7)分散在樣品A的表面，使得有納米線一端搭在二氧化硅格子(6)上，另一端搭在η+型硅襯底⑴上得到樣品B ；b、在樣品B表面旋涂正光刻膠(8)，通過利用與第一掩模板(4)配套的第二掩模板(9) 對所述正光刻膠(8)進行曝光、顯影，在樣品B表面形成正光刻膠(8)圖形得到樣品C，再利用電子束鍍膜系統在樣品C表面鍍金屬薄膜(10)，接著利用丙酮沖洗去掉正光刻膠(8)和正光刻膠上(8)的金屬薄膜(10)，在每一個二氧化硅格子(6)中形成金屬電極(11)，所述金屬電極(11)與其所在的二氧化硅格子(6)形成一回形結構，得樣品D ；c、在所述樣品D的表面覆蓋一層厚度為5 150nm的MoO3層(12)，隨后在100 300°C 的溫度中退火處理10 30分鐘得到p-CdS/n-Si納米p-η結。
4.根據權利要求3所述的通過MoO3表面摻雜制備p-CdS/n-Si納米p_n結的方法，其特征是所述步驟a中的負光刻膠RFZ-220光刻膠。
5.根據權利要求3所述的通過MoO3表面摻雜制備p-CdS/n-Si納米p_n結的方法，其特征是所述步驟a中的BOE刻蝕液是按照氫氟酸氟化銨水=7ml 20g 30ml的比例混合而成，所述氫氟酸中HF的含量按質量百分比不少于40%。
6.根據權利要求3所述的通過MoO3表面摻雜制備p-CdS/n-Si納米p_n結的方法，其特征是所述步驟b中的正光刻膠為ARP-5350光刻膠。
7.根據權利要求3所述的通過MoO3表面摻雜制備p-CdS/n-Si納米p-η結的方法，其特征是所述步驟b中的金屬電極是以4nm厚的銅為底層，以50nm厚的金為表層的金屬電極。
8.根據權利要求3所述的通過MoO3表面摻雜制備p-CdS/n-Si納米p_n結的方法，其特征是所述步驟c中在所述樣品D的表面覆蓋一層厚度為5 150nm的MoO3層(8)的方法是脈沖激光沉積法、電子束熱蒸發法或磁控濺射法。
全文摘要
本發明涉及一種通過MoO3表面摻雜制備p-CdS納米線及p-CdS/n-Si納米p-n結的方法，其特征首先是在本征CdS納米線上包裹一層厚度為5～150nm的MoO3層，隨后在100～300℃的溫度中退火處理10～30分鐘得到p-CdS納米線；以及對n+型硅襯底上的二氧化硅層表面進行光刻、刻蝕，得到只有部分區域被二氧化硅層覆蓋著的n+型硅襯底，然后把本征CdS納米線分散在n+型硅襯底上，使得有本征納米線一端搭在二氧化硅上，另一端搭n+型硅襯底上，接著在二氧化硅層上制備金屬電極，隨后在n+型硅襯底上覆蓋MoO3層，退火處理得到p-CdS/n-Si納米p-n結。本發明工藝簡單、適合大規模生產，可以獲得電導率高、性能穩定的p-CdS納米線及高性能的p-CdS/n-Si納米p-n結。
文檔編號H01L33/00GK102569516SQ20121000564
公開日2012年7月11日 申請日期2012年1月10日 優先權日2012年1月10日
發明者揭建勝, 朱志峰, 李強, 李方澤, 羅林保 申請人:合肥工業大學