專利名稱：帶有接合焊盤的半導體器件及其制造方法
技術領域：
本發明涉及一種半導體器件及其制造方法。
背景技術：
半導體集成電路(IC)工業經歷了快速的發展。IC材料和設計中的技術進步產生·出了一代又一代1C，每代IC都比前一代IC具有更小更復雜的電路。然而，這些改進同時還增加了處理和制造IC的復雜程度，對于這些即將實現的改進，需要在IC處理和制造中進行類似的改進。在IC的發展期間，隨著幾何尺寸(即，利用制造工藝可以形成的最小元件或者線)的減小，功能密度(即，單位芯片面積的互連器件的數量)通常會增大。焊盤用于各種應用方式，比如探針和/或引線接合(在下文中通常稱為接合焊盤)，相比于IC的其他部件，焊盤通常具有獨立需求。例如，由于焊盤的作為探針或者引線接合的功能，因此，接合焊盤必須具有足夠的尺寸和強度來承受物理接觸。同時，通常期望將部件制造為相對較小(在尺寸上和厚度上)。例如，在諸如互補金屬氧化物半導體(CMOS)圖像傳感器的應用方式中，通常期望具有一層或者多層相對較薄的金屬層，例如鋁銅(AlCu)金屬層。較薄金屬層帶來的問題是，形成在這些層中的接合焊盤可能會出現脫落或者其他缺陷。因此，亟需滿足這些部件的各種需求。

發明內容
為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種半導體器件，包括器件襯底，具有正面和背面；互連結構，設置在所述器件襯底的所述正面上，所述互連結構具有n層金屬層；以及接合焊盤，延伸穿過所述互連結構，并且直接接觸所述n層金屬層的第n層金屬層。在該半導體器件中，進一步包括屏蔽結構，設置在所述器件襯底的所述背面上；以及輻射感應區域，設置在所述器件襯底中，所述輻射感應區域用于感測從所述器件襯底的所述背面投射至所述輻射感應區域的輻射。在該半導體器件中，進一步包括屏蔽結構，設置在所述器件襯底的所述背面上；以及輻射感應區域，設置在所述器件襯底中，所述輻射感應區域用于感測從所述器件襯底的所述背面投射至所述輻射感應區域的輻射，并且該半導體器件還包括第一鈍化層，設置在所述器件襯底的所述正面上，其中，所述第一鈍化層直接接觸所述n層金屬層的第n層金屬層；載體襯底，接合到所述第一鈍化層；以及第一緩沖層，設置在所述器件襯底的所述背面上。
在該半導體器件中，進一步包括屏蔽結構，設置在所述器件襯底的所述背面上；以及輻射感應區域，設置在所述器件襯底中，所述輻射感應區域用于感測從所述器件襯底的所述背面投射至所述輻射感應區域的輻射，并且該半導體器件還包括第一鈍化層，設置在所述器件襯底的所述正面上，其中，所述第一鈍化層直接接觸所述n層金屬層的第n層金屬層；載體襯底，接合到所述第一鈍化層；以及第一緩沖層，設置在所述器件襯底的所述背面上，并且該半導體器件還包括第二鈍化層，設置在所述器件襯底的所述背面上。

在該半導體器件中，進一步包括屏蔽結構，設置在所述器件襯底的所述背面上；以及輻射感應區域，設置在所述器件襯底中，所述輻射感應區域用于感測從所述器件襯底的所述背面投射至所述輻射感應區域的輻射，并且該半導體器件還包括第一鈍化層，設置在所述器件襯底的所述正面上，其中，所述第一鈍化層直接接觸所述n層金屬層的第n層金屬層；載體襯底，接合到所述第一鈍化層；以及第一緩沖層，設置在所述器件襯底的所述背面上，并且其中，所述第一鈍化層所包含的材料選自由氧化硅和氮化硅組成的組。在該半導體器件中，其中所述屏蔽結構的厚度與所述接合焊盤的厚度基本上相似。根據本發明的另一方面，提供了一種半導體器件，包括第一襯底，具有接合區域和非接合區域，并且具有正面和背面；互連結構，具有多層金屬層，所述多層金屬層設置在所述第一襯底的所述正面上；開口，位于所述第一襯底的所述背面上，其中，所述開口形成在所述接合區域中，并且其中，所述開口延伸穿過所述第一襯底，直到所述互連結構的所述多層金屬層的最頂部金屬層；以及第一導電材料，部分地填充所述接合區域中的所述第一襯底的所述背面上的所述開口，其中，所述第一導電材料與所述互連結構的所述最頂部金屬層直接接觸。在該半導體器件中，進一步包括第二導電材料，設置在所述非接合區域中的所述第一襯底的所述背面上；透明層，設置在所述第一襯底的所述背面上方；以及第二襯底，接合到所述第一襯底的所述正面。在該半導體器件中，進一步包括鈍化層，設置在所述第一襯底的所述正面上，其中，所述鈍化層所包含的材料選自由氧化硅和氮化硅組成的組。在該半導體器件中，其中，所述非接合區域包括輻射感應區域，所述輻射感應區域具有至少一個圖像傳感器。在該半導體器件中，進一步包括第二導電材料，設置在所述非接合區域中的所述第一襯底的所述背面上；透明層，設置在所述第一襯底的所述背面上方；以及第二襯底，接合到所述第一襯底的所述正面，并且其中，所述第一導電材料和所述第二導電材料所包含的材料選自由鋁、銅、鋁銅、鈦、鉭、氮化鈦、氮化鉭、和鎢組成的組。根據本發明的又一方面，提供了一種制造半導體器件的方法，包括提供具有正面和背面的器件襯底；在所述器件襯底的所述正面上，形成具有n層金屬層的互連結構；在所述器件襯底的所述背面上，形成所述器件襯底中的開口，所述開口延伸穿過所述互連結構，并且暴露出所述n層金屬層的第n層金屬層；以及在所述器件襯底的所述背面上，形成所述開口中的接合焊盤，所述接合焊盤直接接觸所述n層金屬層的暴露出的第n層金屬層。在該方法中，進一步包括在所述器件襯底的所述正面上，形成第一鈍化層，所述第一鈍化層直接接觸所述n層金屬層的所述第n層金屬層；以及在所述器件襯底的所述背面上形成緩沖層。在該方法中，進一步包括在所述器件襯底的所述正面上，形成第一鈍化層，所述第一鈍化層直接接觸所述n層金屬層的所述第n層金屬層；以及在所述器件襯底的所述背面上形成緩沖層，并且該方法還包括在所述器件襯底的所述背面上，形成屏蔽結構，其中，所述屏蔽結構形成在屏蔽區域中的所述緩沖層上方。在該方法中，進一步包括在所述器件襯底的所述正面上，形成第一鈍化層，所述第一鈍化層直接接觸所述n層金屬層的所述第n層金屬層；以及在所述器件襯底的所述背面上形成緩沖層，并且該方法還包括在所述器件襯底的所述正面上，形成傳感器，其中，所述傳感器形成在輻射感應區域中，并且其中，所述傳感器用于感測出從所述背面投射至所述輻射感應區域的輻射。在該方法中，進一步包括在所述器件襯底的所述正面上，形成第一鈍化層，所述第一鈍化層直接接觸所述n層金屬層的所述第n層金屬層；以及在所述器件襯底的所述背面上形成緩沖層，并且該方法還包括在所述器件襯底的所述背面上，形成屏蔽結構，其中，·所述屏蔽結構形成在屏蔽區域中的所述緩沖層上方，并且該方法包括在形成所述緩沖層之前，將載體襯底接合到所述器件襯底的所述正面。在該方法中，進一步包括在所述器件襯底的所述正面上，形成第一鈍化層，所述第一鈍化層直接接觸所述n層金屬層的所述第n層金屬層；以及在所述器件襯底的所述背面上形成緩沖層，并且該方法還包括在所述器件襯底的所述背面上，形成屏蔽結構，其中，所述屏蔽結構形成在屏蔽區域中的所述緩沖層上方，并且該方法包括在所述器件襯底的所述背面上，形成第二鈍化層，其中，所述第二鈍化層覆蓋所述接合焊盤和所述屏蔽結構；以及蝕刻接合區域中的所述第二鈍化層。在該方法中，進一步包括在所述器件襯底的所述正面上，形成第一鈍化層，所述第一鈍化層直接接觸所述n層金屬層的所述第n層金屬層；以及在所述器件襯底的所述背面上形成緩沖層，并且其中，形成所述第一鈍化層包括PECVD工藝。在該方法中，進一步包括在所述器件襯底的所述正面上，形成第一鈍化層，所述第一鈍化層直接接觸所述n層金屬層的所述第n層金屬層；以及在所述器件襯底的所述背面上形成緩沖層，并且該方法還包括在所述器件襯底的所述背面上，形成屏蔽結構，其中，所述屏蔽結構形成在屏蔽區域中的所述緩沖層上方，并且其中，實施形成所述接合焊盤和形成所述屏蔽結構，使得所述接合焊盤的厚度與所述屏蔽結構的厚度基本上相同。在該方法中，進一步包括在所述器件襯底的所述正面上，形成第一鈍化層，所述第一鈍化層直接接觸所述n層金屬層的所述第n層金屬層；以及在所述器件襯底的所述背面上形成緩沖層，并且其中，在所述接合區域中形成所述開口，并且其中，實施形成所述開口，使得所述開口垂直延伸穿過所述互連結構。


根據以下結合附圖的詳細描述可以最好地理解本發明。需要強調的是，根據工業中的標準實踐，各種不同部件沒有按比例繪制，并且只是用于圖示的目的。實際上，為了使論述清晰，可以任意增加或減小各種部件的數量和尺寸。圖I是示出了根據本發明的各個方面的形成半導體器件的方法的流程圖。
圖2到圖7示出了根據圖I的方法的處于各個制造階段的半導體器件的一個實施例的示意性橫截面側視圖。
具體實施例方式為了實現本發明的不同特征，以下公開提供了許多不同的實施例或實例。以下描述元件和布置的特定示例以簡化本發明。當然這些僅僅是示例且并不打算進行限定。例如，以下描述中第一部件形成在第二部件上可包括其中第一部件和第二部件以直接接觸形成的實施例，并且也可包括其中附加的部件形成在第一部件和第二部件之間，使得第一部件和第二部件不直接接觸的實施例。另外，本發明可能在各個實施例中重復附圖編號和/或字母。這種重復只是為了簡明的目的且其本身并沒有表明各個實施例和/或所討論的結構之間的關系。可以理解，本領域技術人員能夠想出各種等效物，盡管這些等效物沒有在本文中明確描述，但是體現了本發明的原理。能夠受益于本發明的一個或者多個實施例的器件的實例為帶有圖像傳感器的半導體器件。例如，這種器件是背面照明(BSI)圖像傳感器件。以下公開將繼續描述該實例，·從而示出本發明的各個實施例。然而，可以理解，除了具體要求以外，本發明應該并不限定于特定類型的器件。參考圖1，根據本發明的各個方面描述了用于制造半導體器件的方法100。方法100開始于步驟102，其中，提供了具有正面和背面的器件襯底。方法100繼續進行到步驟104，其中，在器件襯底中形成了傳感器。另外，在步驟104中，具有n層金屬層的互連結構和鈍化層形成在器件襯底上。第n層金屬層是最頂部金屬層。方法100繼續進行到步驟106，其中，提供了載體襯底，并且該載體襯底接合到器件襯底的正面。方法100繼續進行到步驟108，其中，在器件襯底的背面上形成緩沖層(可能是透明的)。方法100繼續進行到步驟110，其中，在接合區域中形成開口，該開口延伸穿過互連結構，從而使得該開口到達互連結構的第n層金屬層，并且將該第n層金屬層暴露出來。方法100繼續進行到步驟112，其中，在接合區域中的開口內形成接合焊盤，并且在緩沖層上方的屏蔽區域中形成屏蔽結構，接合焊盤部分地填充開口，并且連接該互連結構的第n層金屬層。方法100繼續進行到步驟114，其中，在緩沖層、接合區域中的接合焊盤、以及屏蔽區域中的屏蔽結構上方形成鈍化層。方法100繼續進行到步驟116，其中，通過蝕刻工藝移除了設置在接合區域和輻射感應區域上方的鈍化層。可以在方法100之前、之中和之后提供附加步驟，在本方法的其他各個實施例中，可以替換或者去掉所描述的一些步驟。以下描述示出了可以根據圖I的方法100制造出的半導體器件的各個實施例。圖2到圖7是根據圖I的方法100的處于各個制造階段的半導體器件的一個實施例的示意性橫截面側視圖，該半導體器件為背面照明(BSI)圖像傳感器件200。圖像傳感器件200包括用于感測和記錄射向圖像傳感器件200的背面的輻射(比如光)強度的像素(傳感器)。圖像傳感器件200可以包括電荷耦合器件(CCD)、互補金屬氧化物半導體(CMOS)圖像傳感器(CIS)、有源像素傳感器(APS)、或者無源像素傳感器。圖像傳感器件200進一步包括附加電路和輸入端/輸出端，該附加電路和輸入端/輸出端鄰近傳感器，用于提供傳感器的運行環境，并且用于支持與傳感器的外部通信。可以理解，為了更好地理解本發明的發明構思，將圖2到圖7簡化，并且可以不按比例繪制。
參考圖2，BSI圖像傳感器件200包括器件襯底210。器件襯底210具有正面212和背面214。在本實施例中，器件襯底210是利用諸如硼的p型摻雜劑摻雜的硅襯底(例如P型襯底)。可選地，器件襯底210可以是另一種適當的半導體材料。例如，器件襯底210是利用諸如磷或者砷的n型摻雜劑摻雜的硅襯底(例如n型襯底)。器件襯底210可以包括諸如鍺和金剛石的其他元素材料。器件襯底210可以可選地包括化合物半導體和/或合金半導體。另外，器件襯底210可以包括外延層(印i層)，為了增強性能，可以將該器件襯底210應變，該器件襯底210可以包括絕緣體上硅(SOI)結構。器件襯底210包括接合區域216、屏蔽區域217、以及輻射感應區域218。圖2中的虛線示出了區域之間的大致邊界。輻射感應區域218是其中將形成輻射感應器件的器件襯底210的區域。例如，輻射感應區域218包括傳感器220。通過運行傳感器220來感測投射至器件襯底210的背面214的輻射，比如入射光(下文中稱為光)。在本實施例中，傳感器220包括光電二極管。在其他實施例中，傳感器220可以包括釘扎層(pinned layer)光電二極管、光柵、復位晶體管、源極跟隨器(source follower)晶體管、以及傳輸晶體管。另 夕卜，傳感器220可以彼此不同，從而具有不同的結深度、厚度等等。為了簡明，在圖2中，只示出了傳感器220，但是可以理解，在器件襯底210中可以實現任何數量的傳感器。當實現了多個傳感器時，輻射感應區域包括隔離器件，該隔離器件在相鄰傳感器之間提供了電隔離和光隔離。在隨后的處理狀態中，BSI圖像感應器件200的一個或者多個屏蔽結構將形成在屏蔽區域217中。在隨后的處理階段中，BSI圖像感應器件200的一個或者多個接合焊盤將形成在接合區域216中，從而在BSI圖像傳感器件200和外部器件之間建立電連接。還可以理解，區域216、217、和218在器件襯底210上方和下方垂直延展。再次參考圖2，在BSI圖像傳感器件200的正面212上方形成淺溝槽隔離(STI)層222。STI層222可以包含適當的介電材料。例如，STI層222可以包含氧化硅。可以通過諸如化學汽相沉積(CVD)、高密度等離子體化學汽相淀積(HDPCVD)、等離子體增強化學汽相沉積(PECVD)、原子層沉積(ALD)、物理汽相沉積(PVD)、上述的組合、或者其他適當工藝的工藝形成STI層222。互連結構230形成在器件襯底210的正面上方。互連結構230包括多層經過圖案化的介電層以及多層導電層，該多層導電層在圖像傳感器件200的各個摻雜部件、電路、和輸入端/輸出端之間提供互連。多個導電層以I到n進行編號，其中，第n層導電層為最頂層。在本實施例中，互連結構230包括層間介電(ILD)層232和多層金屬間介電(IMD)層 234、236、238、和 240。ILD 層 232 和多層金屬間介電(IMD)層 234、236、238、和240層可以包含適當介電材料。例如，在本實施例中，ILD層232和多層金屬間介電(MD)層234、236、238、和240包含低介電常數(低_k)材料，該低介電常數材料的介電常數低于熱氧化硅的介電常數。在其他實施例中，ILD層232和多層金屬間介電(MD)層234、236、238、和240包含介電材料。介電材料可以通過CVD、HDPCVD、PECVD、ALD、PVD、上述的組合、或者其他適當工藝形成。MD層234、236、238、和240中的每層都包括接觸件、通孔，并且分別包括有金屬層242、244、246、和248。為了示出的目的，在圖2中只示出了四層MD層，可以理解，可以實現任何數量(n層)的MD層，所示出的MD層僅僅是示例性的，并且可以根據設計需求而改變金屬層和通孔/接觸件的實際位置和配置。
互連結構230可以包含導電材料，比如鋁、鋁/硅/銅合金、鈦、氮化鈦、鎢、多晶硅、金屬硅化物、或者上述的組合，稱為鋁互連件。可以通過包括CVD、HDPCVD, PECVD, ALD、PVD、上述的組合、或者其他適當工藝形成鋁互連件。用于形成鋁互連件的其他制造技術可以包括為了得到垂直連接(例如，通孔/接觸件)和水平連接(例如，金屬層)而將導電材料圖案化的光刻工藝和蝕刻。可選地，銅多層互連件可以用于形成金屬圖案。銅互連結構可以包含銅、銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶硅、金屬硅化物、或者上述的組合。可以通過包括CVD、濺射、電鍍、或者其他適當工藝的技術形成銅互連件。仍參考圖2，在本實施例中，鈍化層250形成在互連結構230上方，并且與第n層金屬層248直接接觸。鈍化層250可以包含任何適當的介電材料。在本實施例中，鈍化層250包含氧化硅或者氮化硅。鈍化層250可以通過CVD、HDPCVD、PECVD、ALD、PVD、上述的組合、或者其他適當材料形成。通過化學機械拋光(CMP)工藝平坦化鈍化層250，從而形成光滑表面。參考圖3，載體襯底260通過鈍化層150與器件襯底210相接合，從而可以對器件襯底210的背面214進行處理。在本實施例中,載體襯底260類似于器件襯底210，并且包·含硅材料。可選地，載體襯底260可以包含玻璃襯底或者其他適當材料。載體襯底260可以通過分子力(稱為直接接合或者光學融合接合的技術)或者通過其他本領域公知的接合技術(比如金屬擴散或者陽極接合)接合到器件襯底210。鈍化層250在器件襯底210和載體襯底260之間提供電隔離。載體襯底260為形成在器件襯底210的正面212上的各種部件(比如傳感器220)提供保護。載體襯底260還為處理器件襯底210的背面214提供了機械強度和支撐。在接合之后，器件襯底210和載體襯底260可以被可選地進行退火，從而提高接合強度。實施減薄工藝來從背面214減薄器件襯底210。減薄工藝可以包括機械研磨工藝和化學減薄工藝。在機械研磨工藝期間，可以首先將大量襯底材料從器件襯底210移除。然后，通過化學減薄工藝可以將蝕刻化學物質施加到器件襯底210的背面214，從而將器件襯底210進一步減薄到厚度262。器件襯底210厚度262處于大約I微米至大約6微米的范圍內。在本實施例中，厚度262為大約2微米。還可以理解，本發明所公開的具體厚度僅僅作為實例，可以根據圖像傳感器件200的應用類型和設計需求來實現其他厚度。仍參考圖3，抗反射涂層(ARC) 263形成在器件襯底210的背面214上方。圖4示出了根據本發明的實施例的移除緩沖層264的材料和接合區域216中的器件襯底210的部分。可以對接合區域216中的ARC層263及其下方的器件襯底210上實施光刻工藝。光刻工藝利用STI層222作為蝕刻停止層。光刻工藝包括在ARC層263上形成光刻膠層，以及實施各種掩蔽(mask)、曝光、烘焙、和漂洗工藝，從而形成經過圖案化的光刻膠掩模。在另一個從ARC層和器件襯底210移除材料的蝕刻工藝中，經過圖案化的光刻膠掩模保護了 ARC層的部分及其下方的器件襯底210。可以理解，在移除材料之后，將光刻膠掩模去除。仍參考圖4，緩沖層264形成在器件襯底210的背面214和STI層222上方。緩沖層264可以是透明的。緩沖層264可以包含任何適當的介電材料。在本實施例中，緩沖層264包含氧化硅或者氮化硅。在本實施例中，通過諸如CVD、PVD、HDPCVD、PECVD、ALD、PVD、上述的組合、熔爐(熱氧化)、或者其他適當技術的工藝形成緩沖層264。在本實施例中，緩沖層的厚度處于大約0. I微米至大約I微米的范圍內。在其他實施例中，緩沖層264的厚度可以具有不同的適當值。然后，在接合區域216中，將緩沖層264圖案化。現在參考圖5，開口 270形成在器件襯底210的接合區域216中。開口 270延伸穿過緩沖層264和互連結構230，從而使得接合區域216中的互連結構230的最頂部金屬層248(即，第n層金屬層)的部分從背面214暴露出來。通過本領域所公知的蝕刻工藝形成開口 270，比如通過干式蝕刻工藝或者濕式蝕刻工藝。開口 270具有寬度272。在本實施例中，通過干式蝕刻工藝形成開口 270，并且寬度272處于大約5微米至大約100微米的范圍內。可以理解，開口 270的深度取決于互連結構230的金屬層的總數量而將相應進行改變。參考圖6，接合焊盤274形成在頂部金屬層248上方，并且部分地填充接合區域216中的開口 270。屏蔽結構276形成在屏蔽區域217中的緩沖層264上。接合焊盤274和屏蔽結構276可以通過相同工藝形成。另外，如圖6中所示，接合焊盤274的厚度278可以基本上與屏蔽結構276的厚度280類似。接合焊盤厚度278和屏蔽結構厚度280可以處于大約500埃至大約10000埃的范圍內。在本實施例中，接合焊盤厚度278和屏蔽結構厚度·280為大約1000埃。接合焊盤274和屏蔽結構276包含金屬材料，比如招、銅、招銅、鈦、鉭、氮化鈦、氮化鉭、鎢、或者上述的合金，并且使用本領域的適當技術形成，比如CVD、PVD、ALD、上述的組合、或者其他適當技術。如圖6中所示出，接合焊盤274與開口 270內的最頂部金屬層248相接觸。因此，可以通過接合焊盤274在圖像傳感器件200和該圖像傳感器件200外部的器件之間建立電連接。為了簡明，只示出了四層金屬層(242、244、246、和248)，但是可以理解，可以在互連結構230中實現任意數量(n層)的金屬層。還可以理解，STI層222和緩沖層264將接合焊盤274與器件襯底210隔離。根據本實施例，在頂部金屬層248上方形成接合焊盤274的好處是，通過鈍化層250支撐了頂部金屬層248，該頂部金屬層248較硬(與低_k介電材料相比)并且提供了良好的粘合力(與低_k介電材料相比)，從而防止了接合焊盤的開裂和脫落問題。這樣，當將壓力施加到接合焊盤274時,在后續測試(例如,球剪切測試(ball shearing test))期間，或者在后續接合工藝期間，鈍化層250將不會使得接合焊盤274開裂，并且隨后產生脫落。因此，在本實施例中，減輕或者完全消除了接合焊盤274的開裂和脫落問題。仍參考圖6，鈍化層282形成在襯底210的背面上，并且還部分填充了開口 270。鈍化層282可以包括一層或者多層鈍化層。鈍化層282可以包含任何適當的介電材料。在本實施例中，鈍化層282包含氧化硅或者氮化硅。鈍化層282可以由諸如CVD、PVD、HDPCVD、PECVD、ALD、上述的組合、熔爐(熱氧化)、或者其他適當技術的工藝形成。現在參考圖7，然后，使用本領域公知的適當蝕刻工藝(比如濕式蝕刻工藝或者干式蝕刻工藝)將接合區域216和輻射感應區域218內的一部分鈍化層282蝕刻掉。盡管沒有示出，但是實施了附加工藝來完成圖像傳感器件200的制造。例如，在輻射傳感區域218內形成濾色器。可以將濾色器設置為，使得光被照射到該濾色器上，并且穿過該濾色器。濾色器可以包括基于染料的(或者基于色素的)聚合物或者樹脂，用于過濾對應于色譜(例如，紅、綠、和藍)的特定的光波長帶。然后，在濾色器上方形成微透鏡，用于將光射向和聚焦到器件襯底210中特定輻射感應區域(比如傳感器220)。根據微透鏡所使用的材料的折射率以及與傳感器表面的距離，微透鏡可以通過各種布置方式進行放置，并且可以具有各種形狀。還可以理解，在濾色器或者微透鏡形成之前，器件襯底210還可以經過可選的激光退火工藝。因此，提供了一種半導體器件。該半導體器件包括器件襯底，具有正面和背面。該半導體器件還包括互連結構，設置在器件襯底的正面上，互連結構具有n層金屬層。該半導體器件還包括設置在器件襯底的背表面上的接合焊盤，該接合焊盤延伸穿過互連結構，并且直接接觸n層金屬層的第n層金屬層。在一些實施例中，該半導體器件進一步包括屏蔽結構，設置在器件襯底的背面上；以及輻射感應區域，設置在器件襯底中，輻射感應區域通過運行感測從器件襯底的背面投射至輻射感應區域的輻射。在一些實施例中，該半導體器件進一步包括第一鈍化層，設置在器件襯底的正面上，其中，第一鈍化層直接接觸n層金屬層的第n層金屬層；載體襯底，接合到第一鈍化層；以及第一緩沖層，設置在器件襯底的背面上。在其他實施例中，半導體器件包括第二鈍化層，設置在器件襯底的背面上。在各個實施例中，第一鈍化層所包含的 材料選自由氧化硅和氮化硅組成的組，由PECVD工藝形成。在一些實施例中，接合焊盤和屏蔽結構所包含的材料選自由鋁、銅、鋁銅、鈦、鉭、氮化鈦、氮化鉭、和鎢組成的組。另外，在某些實施例中屏蔽結構的厚度與接合焊盤的厚度基本上相似。還提供了一種半導體器件的可選實施例。該半導體器件包括第一襯底，具有接合區域和非接合區域，并且具有正面和背面。該半導體器件還包括互連結構，具有多層金屬層，多層金屬層設置在第一襯底的正面上。該半導體器件還包括開口，位于第一襯底的背面上，其中，開口形成在接合區域中，并且其中，開口延伸穿過第一襯底，直到互連結構的多層金屬層的最頂部金屬層。另外，該半導體器件包括第一導電材料，部分地填充接合區域中的第一襯底的背面上的開口，其中，第一導電材料與互連結構的最頂部金屬層直接接觸。在一些實施例中，半導體器件，進一步包括第二導電材料，設置在非接合區域中的第一襯底的背面上；透明層，設置在第一襯底的背面上方；以及第二襯底，接合到第一襯底的正面。在某些實施例中，該半導體器件進一步包括鈍化層，設置在第一襯底的正面上，其中，鈍化層所包含的材料選自由氧化硅和氮化硅組成的組，由PECVD工藝形成。在各個實施例中，非接合區域包括輻射感應區域，輻射感應區域具有至少一個圖像傳感器。在其他實施例中，第一導電材料和第二導電材料所包含的材料選自由鋁、銅、鋁銅、鈦、鉭、氮化鈦、氮化鉭、和鎢組成的組。還提供了一種方法。該方法包括提供具有正面和背面的器件襯底。該方法還包括在器件襯底的正面上，形成具有n層金屬層的互連結構。該方法還包括在器件襯底的背面上，形成器件襯底中的開口，開口延伸穿過互連結構，并且暴露出n層金屬層的第n層金屬層；而且該方法包括在器件襯底的背面上，形成開口中的接合焊盤，接合焊盤直接接觸暴露出的n層金屬層的第n層金屬層。在一些實施例中，該方法包括在器件襯底的正面上，形成第一鈍化層，第一鈍化層直接接觸n層金屬層的第n層金屬層；以及在器件襯底的背面上形成緩沖層。在其他實施例中，該方法包括在器件襯底的背面上，形成屏蔽結構，其中，屏蔽結構形成在屏蔽區域中的緩沖層上方。在某些實施例中，該方法包括在器件襯底的正面上，形成傳感器，其中，傳感器形成在輻射感應區域中，并且其中，傳感器通過運行感測出從背面投射至輻射感應區域的輻射。在各個實施例中，該方法進一步包括在形成緩沖層之前，將載體襯底接合到器件襯底的正面。在一些實施例中，形成第一鈍化層包括PECVD工藝。在其他實施例中，實施接合焊盤的形成和屏蔽結構的形成以致接合焊盤的厚度與屏蔽結構的厚度基本上相同。在其他實施例中，在接合區域中形成開口，并且其中，實施形成開口，使得開口垂直延伸穿過互連結構。為了實現本發明的不同特征，上述發明提供了許多不同的實施例、或者實例。為了簡化本發明，以上描述了元件和布置方式的具體實例。當然，這些具體實例僅僅是示例性的，并非意在進行限定。因此，本文所公開的元件可以通過與本文所示出的示例性實施例不同的方式進行布置、組合、或者配置，而沒有超出本發明的范圍。上面論述了多個實施例的特征，使得本領域普通技術人員可以更好地理解本發明的各個方面。本領域普通技術人員應該理解，可以很容易地使用本發明作為基礎來設計或修改其他用于執行與本文所介紹實施例相同的目的和/或實現相同優點的處理和結構。本領域普通技術人員還應該意識到，這種等效構造并不背離本發明的精神和范圍，并且在不背離本發明的精神和范圍的情況下，可以進行多種變化、替換以及改變。·
權利要求
1.一種半導體器件，包括 器件襯底，具有正面和背面； 互連結構，設置在所述器件襯底的所述正面上，所述互連結構具有η層金屬層；以及 接合焊盤，延伸穿過所述互連結構，并且直接接觸所述η層金屬層的第η層金屬層。
2.根據權利要求I所述的半導體器件，進一步包括 屏蔽結構，設置在所述器件襯底的所述背面上； 輻射感應區域，設置在所述器件襯底中，所述輻射感應區域用于感測從所述器件襯底的所述背面投射至所述輻射感應區域的輻射； 第一鈍化層，設置在所述器件襯底的所述正面上，其中，所述第一鈍化層直接接觸所述η層金屬層的第η層金屬層； 載體襯底，接合到所述第一鈍化層；以及 第一緩沖層，設置在所述器件襯底的所述背面上； 其中，所述屏蔽結構的厚度與所述接合焊盤的厚度基本上相似。
3.根據權利要求2所述的半導體器件，進一步包括 第二鈍化層，設置在所述器件襯底的所述背面上；或者 其中，所述第一鈍化層所包含的材料選自由氧化硅和氮化硅組成的組。
4.一種半導體器件，包括 第一襯底，具有接合區域和非接合區域，并且具有正面和背面； 互連結構，具有多層金屬層，所述多層金屬層設置在所述第一襯底的所述正面上； 開口，位于所述第一襯底的所述背面上，其中，所述開口形成在所述接合區域中，并且其中，所述開口延伸穿過所述第一襯底，直到所述互連結構的所述多層金屬層的最頂部金屬層；以及 第一導電材料，部分地填充所述接合區域中的所述第一襯底的所述背面上的所述開口，其中，所述第一導電材料與所述互連結構的所述最頂部金屬層直接接觸。
5.根據權利要求4所述的半導體器件，進一步包括 第二導電材料，設置在所述非接合區域中的所述第一襯底的所述背面上； 透明層，設置在所述第一襯底的所述背面上方；以及 第二襯底，接合到所述第一襯底的所述正面；或者 所述半導體器件，進一步包括 鈍化層，設置在所述第一襯底的所述正面上，其中，所述鈍化層所包含的材料選自由氧化硅和氮化硅組成的組；或者 其中，所述非接合區域包括輻射感應區域，所述輻射感應區域具有至少一個圖像傳感器；或者 所述半導體器件，進一步包括 第二導電材料，設置在所述非接合區域中的所述第一襯底的所述背面上； 透明層，設置在所述第一襯底的所述背面上方；以及 第二襯底，接合到所述第一襯底的所述正面；并且其中，所述第一導電材料和所述第二導電材料所包含的材料選自由鋁、銅、鋁銅、鈦、鉭、氮化鈦、氮化鉭、和鎢組成的組。
6.一種制造半導體器件的方法，包括提供具有正面和背面的器件襯底； 在所述器件襯底的所述正面上，形成具有η層金屬層的互連結構； 在所述器件襯底的所述背面上，形成所述器件襯底中的開口，所述開口延伸穿過所述互連結構，并且暴露出所述η層金屬層的第η層金屬層；以及 在所述器件襯底的所述背面上，形成所述開口中的接合焊盤，所述接合焊盤直接接觸所述η層金屬層的暴露出的第η層金屬層。
7.根據權利要求6所述的方法，進一步包括 在所述器件襯底的所述正面上，形成第一鈍化層，所述第一鈍化層直接接觸所述η層金屬層的所述第η層金屬層；以及 在所述器件襯底的所述背面上形成緩沖層。
8.根據權利要求7所述的方法，進一步包括 在所述器件襯底的所述背面上，形成屏蔽結構，其中，所述屏蔽結構形成在屏蔽區域中的所述緩沖層上方
9.根據權利要求7所述的方法，進一步包括 在所述器件襯底的所述正面上，形成傳感器，其中，所述傳感器形成在輻射感應區域中，并且其中，所述傳感器用于感測出從所述背面投射至所述輻射感應區域的輻射；或者 其中，形成所述第一鈍化層包括PECVD工藝；或者 其中，在所述接合區域中形成所述開口，并且其中，實施形成所述開口，使得所述開口垂直延伸穿過所述互連結構。
10.根據權利要求8所述的方法，進一步包括 在形成所述緩沖層之前，將載體襯底接合到所述器件襯底的所述正面；或者 所述方法，進一步包括 在所述器件襯底的所述背面上，形成第二鈍化層，其中，所述第二鈍化層覆蓋所述接合焊盤和所述屏蔽結構；以及 蝕刻接合區域中的所述第二鈍化層；或者 其中，實施形成所述接合焊盤和形成所述屏蔽結構，使得所述接合焊盤的厚度與所述屏蔽結構的厚度基本上相同。
全文摘要
一種半導體器件，包括器件襯底，具有正面和背面。該半導體器件還包括互連結構，設置在器件襯底的正面上，互連結構具有n層金屬層。該半導體器件還包括接合焊盤，設置在器件襯底的背面上，該接合焊盤延伸穿過互連結構，并且直接接觸n層金屬層的第n層金屬層。本發明還提供一種帶有接合焊盤的半導體器件及其制造方法。
文檔編號H01L27/146GK102790058SQ20121000571
公開日2012年11月21日 申請日期2012年1月9日 優先權日2011年5月20日
發明者劉人誠, 楊敦年, 林政賢, 林月秋, 王文德, 蔡雙吉 申請人:臺灣積體電路制造股份有限公司