專(zhuān)利名稱(chēng)：半導(dǎo)體esd電路和方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及半導(dǎo)體電路和方法并且更具體地涉及一種半導(dǎo)體ESD保護(hù)電路和方法。
背景技術(shù)：
隨著電子元件連同集成電路中的內(nèi)部結(jié)構(gòu)一起正變得越來(lái)越小，完全損壞或者以其他形式傷害電子元件正變得更容易。特別地，許多集成電路極易于因靜電放電而損壞。一般地，靜電放電(ESD)是由直接接觸引起或者由靜電場(chǎng)誘導(dǎo)的、處于不同靜電電位或電壓的本體之間的靜電電荷的轉(zhuǎn)移。靜電放電或者ESD已變?yōu)殡娮庸I(yè)的關(guān)鍵問(wèn)題。因ESD事件導(dǎo)致的器件故障不總是立即是災(zāi)難性的或明顯的。通常，器件僅略微弱化，但是不太能夠承受正常的操作應(yīng)力。這種弱化的器件可能導(dǎo)致可靠性問(wèn)題。因此，在電路中典型地包括各種ESD保護(hù)電路以保護(hù)其各種元件。堆疊的金屬氧化物半導(dǎo)體(MOS)箝位器件通常用于ESD保護(hù)。這些器件典型地利用一個(gè)或多個(gè)MOS器件的堆疊，這些MOS器件由快速ESD瞬變動(dòng)態(tài)地觸發(fā)，但是在正常操作期間不傳導(dǎo)電流。例如在具有多個(gè)功率域的電路中使用堆疊的MOS功率箝位器。例如，專(zhuān)用于輸入/輸出(I/O)電路的一個(gè)功率域可以使用3.3 V電源進(jìn)行操作，而專(zhuān)用于處理邏輯的另一功率域可以使用在較高供電電壓下?lián)舸┑男〉?、快速的、低電壓晶體管在I. 8 V下進(jìn)行操作。一般地，使用堆疊的MOS箝位器來(lái)保護(hù)供電節(jié)點(diǎn)和I/O引腳以防止因瞬時(shí)高電壓引起的器件毀壞。

發(fā)明內(nèi)容
在一個(gè)實(shí)施例中，一種在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間提供保護(hù)的靜電放電(ESD)電路包括第一 MOS器件，其具有耦接到第一節(jié)點(diǎn)的第一源極/漏極以及耦接到中間節(jié)點(diǎn)的第二源極/漏極。該ESD電路還包括第一電容器，耦接在第一 MOS器件的柵極和第一節(jié)點(diǎn)之間；第一電阻器，耦接在第一 MOS器件的柵極和中間節(jié)點(diǎn)之間；第二 MOS器件，具有耦接到中間節(jié)點(diǎn)的第一源極/漏極和耦合到第二節(jié)點(diǎn)的第二源極/漏極；第二電容器，耦接在第二 MOS器件的柵極和第一節(jié)點(diǎn)之間；以及第二電阻器，耦接在第二 MOS器件的柵極和第二節(jié)點(diǎn)之間。在下面附圖和描述中闡述了本發(fā)明的一個(gè)或多個(gè)實(shí)施例的細(xì)節(jié)。根據(jù)描述和附圖并且根據(jù)權(quán)利要求，本發(fā)明的其他特征、目的和優(yōu)點(diǎn)將是明顯的。


為了更完整地理解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在參照結(jié)合附圖進(jìn)行的下面描述，其中
圖Ia至Ic圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的ESD器件；
圖Id示出了具有三個(gè)堆疊的器件的實(shí)施例；
圖2a至2b圖示了示出實(shí)施例ESD器件的性能的波形圖；圖3a至3c圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的ESD器件的布局、橫截面和等效電路； 圖4a至4c圖示了根據(jù)另一實(shí)施例的ESD器件的布局和等效電路；
圖5a至5b圖示了根據(jù)另一實(shí)施例的ESD器件的布局和等效電路；
圖6a至6b圖示了示出實(shí)施例ESD器件的性能的曲線(xiàn)圖；以及圖7圖示了實(shí)施例ESD器件的實(shí)施例應(yīng)用示例。
具體實(shí)施例方式下面詳細(xì)討論了目前優(yōu)選的實(shí)施例的實(shí)現(xiàn)和使用。然而，應(yīng)認(rèn)識(shí)到，本發(fā)明提供了能夠在廣泛的多種具體背景下實(shí)施的許多可應(yīng)用的發(fā)明概念。所討論的具體實(shí)施例僅說(shuō)明實(shí)現(xiàn)和使用本發(fā)明的具體方式而并非限制本發(fā)明的范圍。將在具體背景即堆疊的MOS ESD器件下關(guān)于優(yōu)選的實(shí)施例描述本發(fā)明。然而，本發(fā)明還可以應(yīng)用于其他半導(dǎo)體結(jié)構(gòu)。在一個(gè)實(shí)施例中，使用RC電路來(lái)偏置和觸發(fā)由NMOS器件Tl和T2制成的堆疊的 MOS ESD功率箝位器。在一個(gè)實(shí)施例中，RC MOS功率箝位器具有多個(gè)堆疊的MOS以及相關(guān)聯(lián)的RC觸發(fā)電路。在一個(gè)實(shí)施例中，堆疊的器件由耦接到每個(gè)器件的柵極的多個(gè)RC橋觸發(fā)。圖Ia圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的ESD器件100的功能框圖。ESD器件100 具有彼此堆疊的晶體管Tl和T2。在正常操作期間，Tl和T2截止。在ESD事件期間，RC定時(shí)器100激活器件Tl并且RC定時(shí)器114激活器件T2，由此建立供電VDDP和供電VSS之間的傳導(dǎo)路徑。柵極偏置生成器112供應(yīng)用于晶體管Tl的柵極的偏置電壓。在一個(gè)實(shí)施例中，晶體管Tl和T2被偏置為使得在正常操作期間和在一些ESD事件期間這些器件的柵極不超過(guò)最大值以便防止器件劣化或毀壞。在一些情況下，該最大值被稱(chēng)為絕對(duì)最大額定值(rating)電壓。在一個(gè)實(shí)施例中，使用自參考電壓來(lái)偏置Tl和T2的柵極，并且關(guān)于ESD 相關(guān)性能參數(shù)對(duì)這些器件的性能進(jìn)行最優(yōu)化。圖Ib圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的ESD電路130的示意圖。ESD電路130具有彼此堆疊的NMOS器件Tl和T2。Tl的漏極耦接到供電節(jié)點(diǎn)VDDP，T1的源極耦接到T2的漏極，并且T2的源極耦接到供電節(jié)點(diǎn)VSS。Tl的柵極經(jīng)由電容器Cl耦接到供電節(jié)點(diǎn)VDDP 并且經(jīng)由電阻器Rl耦接到Tl的源極。相似地，T2的柵極經(jīng)由電容器C2耦接到供電節(jié)點(diǎn) VDDP并且經(jīng)由R2耦接到T2的源極。在正常非ESD操作期間，Tl和T2均使它們的柵極偏置到它們的源極并且因此截止。然而，在節(jié)點(diǎn)VDDP上的ESD瞬變期間，Tl的柵極經(jīng)由電容器Cl被上拉并且T2的柵極經(jīng)由電容器C2被上拉，由此使晶體管導(dǎo)通，這創(chuàng)建了供電節(jié)點(diǎn) VDDP和VSS之間的低歐姆電流路徑。根據(jù)實(shí)施例，該電流路徑可能在Tl和T2自身的傳導(dǎo)溝道中出現(xiàn)和/或在與這些器件相關(guān)聯(lián)的寄生雙極型器件中出現(xiàn)。在一個(gè)實(shí)施例中，NMOS器件Tl和T2均為低電壓器件。在一個(gè)實(shí)施例示例中，Tl 和T2每個(gè)額定為在與標(biāo)定供電電壓3. 3 V—起使用的最大電壓I. 8伏下進(jìn)行操作。應(yīng)認(rèn)識(shí)到，在替選實(shí)施例中，可以針對(duì)晶體管Tl和T2使用其他技術(shù)、器件類(lèi)型、電壓額定值和電源電壓。例如晶體管Tl和T2可以額定為在更高或更低的電壓下操作。此外，晶體管Tl和 T2可以是PMOS器件或者其他器件類(lèi)型，諸如DEMOS器件、FINFET器件、雙極型器件或者閘流管。此外，在替選實(shí)施例中可以使用其他標(biāo)定供電電壓。在另一實(shí)施例中，可以設(shè)置另外的串聯(lián)器件與Tl和T2串聯(lián)，其中每個(gè)另外的串聯(lián)器件具有利用耦接到下一串聯(lián)器件的中間節(jié)點(diǎn)的觸發(fā)電路。在一個(gè)實(shí)施例中，該觸發(fā)電路可以包含柵極偏置生成器112和RC定時(shí)器110 (圖Ia)或者與圖Ib中所示的Rl和Cl相似的附加RC電路的另一例示。在一個(gè)實(shí)施例中，電阻器Rl和Cl以及電阻器R2和C2的RC時(shí)間常數(shù)被設(shè)定為介于約100 ns和約200 ns之間。替選地，RC時(shí)間常數(shù)可以被設(shè)定為介于10 ns和1000 ns 之間或甚至為該范圍之外的時(shí)間常數(shù)。在一個(gè)實(shí)施例中，通過(guò)將Rl和R2每個(gè)設(shè)定為約100 ΚΩ并且將電容器Cl和C2每個(gè)設(shè)定為約I. 5 pF，來(lái)將RC時(shí)間常數(shù)設(shè)定為約150 ns。在該布置中，RC觸發(fā)電路對(duì)具有小于100 ns的范圍內(nèi)的轉(zhuǎn)換速率的ESD應(yīng)力敏感。一旦堆疊的 MOS器件導(dǎo)通，則它們?cè)谟捎|發(fā)電路的RC時(shí)間常數(shù)限定的時(shí)間內(nèi)保持在低歐姆狀態(tài)中。在一些實(shí)施例中，這可以在持續(xù)約150 ns的人體模型(HBM) ESD脈沖持續(xù)時(shí)間的范圍內(nèi)。在替選實(shí)施例中，對(duì)于RC時(shí)間常數(shù)并且對(duì)于Rl、R2、Cl和C2的元件值，可以使用其他的范圍和值。在一個(gè)實(shí)施例中，晶體管Tl的寬度Wl和長(zhǎng)度Lgl被設(shè)定為與晶體管T2的寬度W2 和長(zhǎng)度Lg2相同。通過(guò)使器件Tl和T2的大小相同并且通過(guò)使Rl和Cl的RC時(shí)間常數(shù)與 R2和C2的時(shí)間常數(shù)相同，Tl和T2均在ESD事件期間保持導(dǎo)通達(dá)大約相同的時(shí)間。通過(guò)在相同的導(dǎo)通時(shí)間操作這兩個(gè)器件，可以使每個(gè)器件在其額定電壓范圍內(nèi)操作。在替選實(shí)施例中，可以使Tl和T2大小彼此不同以調(diào)整性能和/或使性能最優(yōu)化。此外，在替選實(shí)施例中，Rl和Cl以及R2和C2的時(shí)間常數(shù)可以關(guān)于彼此進(jìn)行調(diào)整或修改。在正常操作下，當(dāng)在供電處存在標(biāo)定DC電壓時(shí)，電容Cl經(jīng)歷在供電VDDP和中間節(jié)點(diǎn)102之間的電壓差。由于晶體管Tl和T2具有相似的柵極寬度長(zhǎng)度比，因此中間節(jié)點(diǎn) 102的電位約為VDDP/2。在該實(shí)施例中，晶體管Tl和T2以及電容器Cl可以由具有小于 VDDP的電壓規(guī)格的器件實(shí)現(xiàn)，因?yàn)椴粫?huì)看到跨越這些器件的滿(mǎn)供電電壓。如圖Ic中所示，通過(guò)使電容器C2成為兩個(gè)電容器C2a和C2b的串聯(lián)組合，還可以使用具有小于VDDP的電壓規(guī)格的器件來(lái)實(shí)現(xiàn)C2。在一個(gè)實(shí)施例中，使用1.8 V NMOS電容器來(lái)實(shí)現(xiàn)電容器Cl、C2a和C2b，其中Cl具有約I. 5 pF的標(biāo)定值并且C2a和C2b每個(gè)具有約3 pF的標(biāo)定值。在以供電VDDP處的標(biāo)定DC電壓進(jìn)行正常操作下，串聯(lián)電容器C2a和 C2b成為供電和地之間的電容性分壓器。在其中C2a和C2b是相同值的實(shí)施例中，節(jié)點(diǎn)106 處的電位約為VDDP/2。因此，可以使用具有約VDDP/2的電壓規(guī)格的器件來(lái)制成電容器C2a 和C2b。在一個(gè)實(shí)施例中，使用多晶硅電阻器來(lái)實(shí)現(xiàn)電阻器Rl和R2。在替選實(shí)施例中，對(duì)于電容器Cl、C2a和C2b以及電阻器Rl和R2，可以使用其他結(jié)構(gòu)和值。在一個(gè)實(shí)施例中，通過(guò)調(diào)整Tl和T2的柵極寬度/長(zhǎng)度比，可以調(diào)節(jié)中間節(jié)點(diǎn)102 處的電壓。在一種情況下，如果Wl/Lgl>W2/Lg2，則中間節(jié)點(diǎn)102處的偏置點(diǎn)可以被調(diào)節(jié)到較高電壓，而對(duì)于Wl/Lgl〈W2/Lg2，中間節(jié)點(diǎn)102處的電壓可以降低。圖2a圖示了示出當(dāng)電源VDDP從O V斜升到3. 3 V時(shí)的ESD電路130(圖Ic)的瞬變行為的波形圖。曲線(xiàn)210表示供電電壓VDDP，曲線(xiàn)212、214和216表示針對(duì)Wl/Lgl>W2/ Lg2的各種情況的中間節(jié)點(diǎn)102處的電壓，曲線(xiàn)218表示針對(duì)Wl/Lgl=W2/Lg2的中間節(jié)點(diǎn) 102處的電壓，并且曲線(xiàn)220表示中間節(jié)點(diǎn)104處的電壓。在一個(gè)實(shí)施例中，使比Wl/Lgl和 W2/Lg2最優(yōu)化，使得中間節(jié)點(diǎn)102采取VDDP/2的值。圖2b圖示了示出當(dāng)電源VDDP以高電壓脈動(dòng)時(shí)的ESD電路130 (圖Ic)的瞬變行為的仿真波形圖。曲線(xiàn)230表示供電電壓VDDP，曲線(xiàn)232表示中間節(jié)點(diǎn)102處的電壓，并且曲線(xiàn)234表示在供電節(jié)點(diǎn)VDDP和VSS之間流動(dòng)的電流?？梢钥吹?，在I ns之后，VDDP被箝位到4. 4 V，中間節(jié)點(diǎn)102采取I. 4 V的值，并且從VDDP穿過(guò)ESD器件流到VSS的電流約為980 mA。替選地，根據(jù)特定實(shí)施例及其具體實(shí)現(xiàn)方案，可以看到不同的性能。圖3a圖不了一部分實(shí)施例布局300,其中晶體管Tl和T2按聯(lián)合布局式樣進(jìn)行布局。在一個(gè)實(shí)施例中，晶體管Tl被分為T(mén)la和Tlb，并且晶體管T2被分為T(mén)2a和T2b。Tla 的源極Sla與T2a的漏極D2a共用，Tlb的源極Slb與T2b的漏極D2b共用，并且T2a的源極S2a與T2b的源極S2b共用。每個(gè)晶體管具有柵極區(qū)310和η型源極/漏極區(qū)308，所述 η型源極/漏極區(qū)308具有帶有接觸部306的硅化接觸區(qū)304。在一個(gè)實(shí)施例中，晶體管由可選的硅化P型材料312的P型保護(hù)環(huán)以及可選的η型保護(hù)環(huán)所圍繞，所述η型保護(hù)環(huán)具有由硅化η型區(qū)304接觸的η阱302。圖3a圖示了這些保護(hù)環(huán)的一部分，然而在一些實(shí)施例中，這些保護(hù)環(huán)可以圍繞晶體管Tla、Tib、T2a和T2b。在另外的實(shí)施例中，晶體管Tl和 T2可以被分解為多于兩個(gè)圖示元件。在一個(gè)實(shí)施例中，晶體管Tla和Tlb的漏極Dla和Dlb耦接到VDDP，晶體管T2a和 T2b的源極S2a和S2b耦接到VSS，p型保護(hù)環(huán)耦接到VSS，并且η型保護(hù)環(huán)耦接到VDDP。晶體管Tla、Tlb、T2a和T2b的柵極耦接到它們各自的電容器和電阻器。為圖示簡(jiǎn)單起見(jiàn)，在圖 3a中并未圖示這些上述連接，然而應(yīng)當(dāng)理解，可以使用本領(lǐng)域中已知的工藝和技術(shù)、使用例如金屬線(xiàn)和多晶硅線(xiàn)來(lái)制成這些連接。在一個(gè)實(shí)施例中，電容器340被實(shí)現(xiàn)為η阱電容器， 其具有柵極區(qū)310以及由安置在η阱302中的硅化η型區(qū)304接觸的η型底板。柵極區(qū)的電介質(zhì)用作電容器的電介質(zhì)。電阻器342被實(shí)現(xiàn)為多晶硅電阻器，其具有硅化的阻擋多晶硅區(qū)332和硅化的多晶硅接觸區(qū)330。根據(jù)設(shè)計(jì)值，調(diào)整電容器340和電阻器310的物理尺寸。為圖示簡(jiǎn)單起見(jiàn)，圖3a圖示了電容器的一個(gè)示例和電阻器的一個(gè)示例，然而應(yīng)當(dāng)理解， 電阻器和電容器的多個(gè)實(shí)例可以用于實(shí)現(xiàn)實(shí)施例ESD器件。此外，應(yīng)當(dāng)理解，盡管圖3a和 3b中圖示的實(shí)施例圖示了使用NMOS器件實(shí)現(xiàn)的ESD器件，但是也可以實(shí)現(xiàn)使用PMOS器件的其他實(shí)施例。圖3b圖示了與圖3a中所示的橫截面指示線(xiàn)350對(duì)應(yīng)的實(shí)施例ESD器件的橫截面 350。在一個(gè)實(shí)施例中，η型源極/漏極區(qū)由η型材料308制成并且被安置在P型襯底318 上的P阱316內(nèi)，并且η型保護(hù)環(huán)由η阱302實(shí)現(xiàn)。在一個(gè)實(shí)施例中，η型硅化區(qū)304被安置在接觸部306下面，使源極-漏極區(qū)的部分沒(méi)有硅化物，由此增加這些區(qū)的電阻。在一個(gè)實(shí)施例中，這些沒(méi)有硅化物的區(qū)由本領(lǐng)域中已知的硅化物阻擋技術(shù)實(shí)現(xiàn)。在替選實(shí)施例中， 源極/漏極區(qū)可以完全地或部分地硅化。在一個(gè)實(shí)施例中，硅化物阻擋源極/漏極區(qū)的較高電阻使得ESD器件較易于在ESD 事件期間通過(guò)寄生雙極型器件BI和Β2傳導(dǎo)。此外，由于因從ESD晶體管到接地P型保護(hù)環(huán)的距離引起的較高P阱和襯底電阻，ESD電流還由寄生雙極型器件Β3傳導(dǎo)，所述雙極型器件Β3具有耦接到晶體管Tla的漏極Dla的集電極以及耦接到晶體管T2a的源極S2a的發(fā)射極。圖3c圖示了圖3a的ESD器件布局的ESD電流路徑，示出了流過(guò)寄生雙極型器件 B3的電流IESD。在一個(gè)實(shí)施例中，如果堆疊的MOS器件Tl和T2被觸發(fā)并且在保護(hù)節(jié)點(diǎn) VDDP處的電壓繼續(xù)上升，則Tl和T2將變得飽和。對(duì)于充分高的電壓，寄生雙極型器件BI和B2變得激活并且到地的新的低歐姆路徑被創(chuàng)建。在甚至更高的電壓下，寄生雙極型器件 B3觸發(fā)，這打開(kāi)了到地的另一并聯(lián)低歐姆路徑。如果晶體管Tl、T2、BI、B2和B3創(chuàng)建的所有并聯(lián)電流路徑變得激活，則在一些實(shí)施例中器件達(dá)到最小電阻和最大電流能力。圖4a和4b圖示了實(shí)施例ESD器件布局，其中堆疊的MOS器件Tla、T2a、Tlb和T2b 不共用源極/漏極區(qū)。在圖4a中，每個(gè)MOS器件被布局為彼此鄰近，而在圖4a中，每個(gè)MOS 器件單元由P型保護(hù)環(huán)370分離。在一個(gè)實(shí)施例中，拆分MOS器件抑制了寄生雙極型器件 B3的效應(yīng)，使得保留寄生雙極型器件BI和B2。圖4b中所示的兩個(gè)器件單元之間的附加保護(hù)環(huán)部分的效應(yīng)進(jìn)一步抑制了寄生雙極型器件B3的效應(yīng)。圖4c圖示了圖4a和4b的實(shí)施例的ESD器件的示意圖，示出了流過(guò)寄生雙極型器件BI和B2的電流IESD。應(yīng)認(rèn)識(shí)到，盡管圖4a和4b圖示了兩個(gè)堆疊的器件單元，但是在替選實(shí)施例中可以實(shí)現(xiàn)不止兩個(gè)堆疊的單元。例如，在圖Id中示出了具有三個(gè)堆疊的器件的實(shí)施例。圖5a圖示了實(shí)施例ESD器件布局，其中晶體管Tla、T2a、Tlb和T2b被分離地布局而不共用源極和漏極擴(kuò)散。這里，晶體管Tla、T2a、Tlb和T2b分離的距離大于圖4a中圖示的器件。在一個(gè)實(shí)施例中，使各個(gè)器件進(jìn)一步分離抑制了寄生雙極型器件BI和B2的效應(yīng)，使得在ESD事件期間ESD電流主要由晶體管Tla、T2a、Tlb和T2b的MOS溝道傳導(dǎo)。在一個(gè)實(shí)施例中，晶體管Tla、T2a、Tlb和T2b的源極/漏極區(qū)被完全硅化，并且器件的源極/ 漏極接觸部和柵極之間的長(zhǎng)度被縮短以減小源極/漏極電阻。在該實(shí)施例中，將單個(gè)接觸部設(shè)置在晶體管Tla、T2a、Tlb和T2b的源極/漏極區(qū)中的選擇位置處以提供來(lái)自中間節(jié)點(diǎn) 102的Tl柵極的電壓偏置。圖5b圖示了實(shí)施例圖5a的ESD器件的示意圖，示出了流過(guò)晶體管Tl和T2的電流IESD。在其中抑制了寄生雙極型效應(yīng)的一些實(shí)施例中，使ESD器件的 MOS器件的大小較大以便傳導(dǎo)與其中未抑制寄生雙極型效應(yīng)的ESD器件等效的電流量。圖6a圖示了根據(jù)圖3a至3c的實(shí)施例的實(shí)施例器件的TLP表征。這里，利用具有 10 ns上升和下降沿的100 ns寬的脈沖對(duì)器件進(jìn)行脈動(dòng)。曲線(xiàn)402表示關(guān)于所施加的電壓穿過(guò)ESD器件的脈沖電流。隨著施加的輸入電壓增加高達(dá)約5. 4 V，大多數(shù)傳導(dǎo)在晶體管 Tl和T2的溝道中出現(xiàn)。隨著電壓增加超過(guò)5. 4 V，寄生晶體管B1、B2和B3開(kāi)始傳導(dǎo)，由此允許較高電流穿過(guò)ESD器件。曲線(xiàn)404表示關(guān)于所施加的TLP電流脈沖的DC漏電流?？梢钥吹?，對(duì)于該特定實(shí)施例，在3. 3 V處初始漏電小于10 nA。漏電保持穩(wěn)定直到脈沖電流超過(guò)I. 8 A。于是，達(dá)到最大電流能力并且器件最終因熱毀壞而失效，這變得可見(jiàn)為強(qiáng)烈且突然的漏電增加。在本發(fā)明的替選實(shí)施例中，不同的實(shí)施例可以具有不同的性能特性。圖6b圖不了根據(jù)圖3a至3c的實(shí)施例的ESD器件的DC表征。跡線(xiàn)406表不關(guān)于所施加的DC電壓的輸出電流。可以看到，當(dāng)晶體管Tl和T2開(kāi)始擊穿時(shí)，ESD器件在約8. 4 V的施加電壓處開(kāi)始傳導(dǎo)DC電流。由于電容器Cl、C2a和C2b的DC阻擋特性，晶體管Tl 和T2的柵極電壓未被拉高。因此，與脈沖電壓的情況相比，在該實(shí)施例中在ESD器件傳導(dǎo)電流之前可以跨越ESD器件施加較高的DC電壓。圖7圖示了保護(hù)I/O緩沖器508的實(shí)施例ESD箝位器的實(shí)現(xiàn)示例。實(shí)施例ESD箝位器502和504分別耦接在供電引腳VDDP和輸入引腳I/O之間以及輸入引腳I/O和供電引腳VSS之間。實(shí)施例ESD箝位器506耦接在供電引腳VDDP和供電引腳VSS之間。應(yīng)認(rèn)識(shí)到，圖7的實(shí)施例是實(shí)施例ESD箝位電路的一個(gè)實(shí)現(xiàn)示例的圖示。實(shí)施例ESD結(jié)構(gòu)可以用于保護(hù)使用許多不同結(jié)構(gòu)、架構(gòu)和配置的I/O、供電節(jié)點(diǎn)和片上電路。在替選實(shí)施例中，除了實(shí)施例ESD箝位器之外可以實(shí)現(xiàn)另外的ESD保護(hù)電路。實(shí)施例的優(yōu)點(diǎn)包括如下能力使用電壓額定值低于標(biāo)定操作電壓的低電壓器件。 關(guān)于觸發(fā)MOS器件的電容器，使用諸如NMOS電容器的低電壓器件是有利的，因?yàn)檫@些低電壓器件具有更薄的氧化物以及更高的每單位電容。在一些實(shí)施例中，可以使用擁有所保護(hù)節(jié)點(diǎn)電壓的二分之一的最大電壓的器件來(lái)實(shí)現(xiàn)堆疊的ESD。照此，需要更小的面積致力于該觸發(fā)電容器。在一些實(shí)施例中，NMOS電容器與等效的金屬電容器相比占據(jù)更少的金屬層, 由此允許布線(xiàn)(routing)時(shí)的更大自由度。一些實(shí)施例的另一優(yōu)點(diǎn)包括出自ESD結(jié)構(gòu)的簡(jiǎn)單拓?fù)涞牡陀|發(fā)電流。在一些實(shí)施例中，觸發(fā)電流是低的，原因在于ESD觸發(fā)電路的低電容。實(shí)施例的另一優(yōu)點(diǎn)包括低觸發(fā)電壓，其約為堆疊的MOS器件的閾值。另一優(yōu)點(diǎn)包括當(dāng)器件在正常操作下時(shí)低的振蕩風(fēng)險(xiǎn)，特別是在功率斜升期間。實(shí)施例ESD器件的另一優(yōu)點(diǎn)包括設(shè)計(jì)者針對(duì)充電器件模型(CDM)體制(regime)中的速度對(duì)MOS觸發(fā)電路進(jìn)行最優(yōu)化的能力。例如，實(shí)施例器件可以被最優(yōu)化為給定約100 Ps的上升時(shí)間時(shí)提供約10 A的ESD電流。一些實(shí)施例的另一優(yōu)點(diǎn)包括不使用附加工藝步驟和ESD注入來(lái)制造實(shí)施例ESD器件的能力。另一優(yōu)點(diǎn)包括使用來(lái)自相同工藝技術(shù)(即CMOS) 的器件來(lái)制造ESD器件的能力。另一優(yōu)點(diǎn)包括用于布線(xiàn)的布局靈活性。在一些實(shí)施例中， 不需要出于可靠性原因而使用輔助電壓。盡管已參照說(shuō)明性實(shí)施例描述了本發(fā)明，但是這一描述并非旨在被解釋為限制性意義。在參考該描述之后，說(shuō)明性實(shí)施例的各種修改和組合以及本發(fā)明的其他實(shí)施例對(duì)于本領(lǐng)域技術(shù)人員將是明顯的。因此所附權(quán)利要求旨在涵蓋任何這樣的修改或?qū)嵤├?br> 權(quán)利要求
1.一種在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間提供保護(hù)的靜電放電(ESD)電路，所述ESD電路包括第一 MOS器件，具有耦接到所述第一節(jié)點(diǎn)的第一源極/漏極以及耦接到中間節(jié)點(diǎn)的第二源極/漏極；第一電容器，耦接在所述第一 MOS器件的柵極和所述第一節(jié)點(diǎn)之間；第一電阻器，耦接在所述第一 MOS器件的柵極和所述中間節(jié)點(diǎn)之間；第二 MOS器件，具有耦接到所述中間節(jié)點(diǎn)的第一源極/漏極和耦合到所述第二節(jié)點(diǎn)的第二源極/漏極；第二電容器，耦接在所述第二 MOS器件的柵極和所述第一節(jié)點(diǎn)之間；以及第二電阻器，耦接在所述第二 MOS器件的柵極和所述第二節(jié)點(diǎn)之間。
2.根據(jù)權(quán)利要求I所述的ESD電路，其中所述第一電容器包括第一電容；以及所述第二電容器包括第二電容的兩個(gè)電容器的串聯(lián)組合。
3.根據(jù)權(quán)利要求I所述的ESD電路，其中所述第一電容器和所述第一電阻器的RC時(shí)間常數(shù)介于約10 ns和1000 ns之間。
4.根據(jù)權(quán)利要求I所述的ESD電路，其中所述第一MOS器件和所述第二 MOS器件包括低電壓NMOS器件。
5.根據(jù)權(quán)利要求I所述的ESD電路，其中所述第一MOS器件和所述第二 MOS器件包括分離地布局的器件，使得ESD電流主要流過(guò)所述第一 MOS器件的溝道和所述第二 MOS器件的溝道。
6.根據(jù)權(quán)利要求I所述的ESD電路，其中所述第一MOS器件的第二源極/漏極和所述第二 MOS器件的第一源極/漏極包括第一公共源極/漏極區(qū)并且形成第一堆疊的器件單元，使得ESD電流主要流過(guò)耦接在所述第一 MOS器件的第一和第二源極/漏極之間的第一寄生雙極型器件以及流過(guò)耦接在所述第二 MOS器件的第一源極/漏極區(qū)和所述第二 MOS器件的第二源極/漏極區(qū)之間的第二寄生雙極型器件。
7.根據(jù)權(quán)利要求6所述的ESD電路，進(jìn)一步包括第二堆疊的器件單元，被安置為與所述第一堆疊的器件單元相鄰，使得所述第一堆疊的器件單元的所述第二 MOS器件的第二源極/漏極和所述第二堆疊的器件單元的所述第二 MOS器件的第二源極/漏極形成第二公共源極/漏極區(qū)，使得ESD電流進(jìn)一步流過(guò)耦接在所述第一堆疊的器件單元和第二堆疊的器件單元的所述第一 MOS器件的第一源極/漏極區(qū)與所述第二公共源極/漏極區(qū)之間的第三寄生雙極型器件。
8.根據(jù)權(quán)利要求6所述的ESD電路，其中所述第一堆疊的器件單元的所述第一公共源極/漏極區(qū)的至少一部分不具有安置在其上的硅化物。
9.一種半導(dǎo)體電路,包括安置在第一半導(dǎo)體類(lèi)型的半導(dǎo)體本體內(nèi)的ESD器件區(qū)；第二半導(dǎo)體類(lèi)型的第一源極/漏極區(qū)，所述第二半導(dǎo)體類(lèi)型與所述第一半導(dǎo)體類(lèi)型相反；第一柵極區(qū)，被安置為與所述第一源極/漏極區(qū)相鄰；所述第二半導(dǎo)體類(lèi)型的第二源極/漏極區(qū)，被安置為與所述第一柵極區(qū)相鄰，所述第一源極/漏極區(qū)、第二源極/漏極區(qū)和第一柵極區(qū)形成與所述ESD器件區(qū)一起安置的第一 MOS器件；所述第二半導(dǎo)體類(lèi)型的第三源極/漏極區(qū)，耦接到所述第二源極/漏極區(qū)；第二柵極區(qū)，被安置為與所述第三源極/漏極區(qū)相鄰；所述第二半導(dǎo)體類(lèi)型的第四源極/漏極區(qū)，被安置為與所述第二柵極區(qū)相鄰，所述第三源極/漏極區(qū)、第四源極/漏極區(qū)和第二柵極區(qū)形成安置在所述ESD器件區(qū)內(nèi)的第二 MOS 器件；第一電容器，耦接在所述第一源極/漏極區(qū)和所述第一柵極區(qū)之間；第一電阻器，耦接在所述第一柵極區(qū)和所述第二源極/漏極區(qū)之間；第二電容器，耦接在所述第一源極/漏極區(qū)和所述第二柵極區(qū)之間；以及第二電阻器，耦接在所述第二柵極區(qū)和第四源極/漏極區(qū)之間。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體電路，其中第一、第二、第三和第四源極/漏極區(qū)覆蓋有硅化物。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體電路，其中第一、第二、第三和第四源極/漏極區(qū)每個(gè)均包括未覆蓋有硅化物的部分。
12.根據(jù)權(quán)利要求9所述的半導(dǎo)體電路，其中所述第一半導(dǎo)體類(lèi)型是P型；所述第二半導(dǎo)體類(lèi)型是η型；以及第一和第二 MOS器件包括NMOS器件。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體電路，其中第一和第二MOS器件包括低電壓NMOS器件。
14.根據(jù)權(quán)利要求9所述的半導(dǎo)體電路，其中所述第二源極/漏極區(qū)和所述第三源極/ 漏極區(qū)包括共用的源極/漏極區(qū)。
15.根據(jù)權(quán)利要求9所述的半導(dǎo)體電路，進(jìn)一步包括所述第二半導(dǎo)體類(lèi)型的第五源極/漏極區(qū)；第三柵極區(qū)，被安置為與所述第五源極/漏極區(qū)相鄰；所述第二半導(dǎo)體類(lèi)型的第六源極/漏極區(qū)，被安置為與所述第三柵極區(qū)相鄰，所述第五源極/漏極區(qū)、第六源極/漏極區(qū)和第三柵極區(qū)形成與所述ESD器件區(qū)一起安置的第三 MOS器件；第四柵極區(qū)，被安置為與所述第六源極/漏極區(qū)相鄰；所述第二半導(dǎo)體類(lèi)型的第七源極/漏極區(qū)，被安置為與所述第四柵極區(qū)相鄰，所述第六源極/漏極區(qū)、第七源極/漏極區(qū)和第四柵極區(qū)形成安置在所述ESD器件區(qū)內(nèi)的第四MOS 器件，其中所述第五源極/漏極區(qū)耦接到所述第一源極/漏極區(qū)；以及所述第七源極/漏極區(qū)和所述第四源極/漏極區(qū)形成共用的源極/漏極區(qū)。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體電路，其中第一源極/漏極區(qū)、第二源極/漏極區(qū)、 第三源極/漏極區(qū)、第四源極/漏極區(qū)、第五源極/漏極區(qū)、第六源極/漏極區(qū)和第七源極 /漏極區(qū)每個(gè)均包括未覆蓋有硅化物的部分。
17.根據(jù)權(quán)利要求15所述的半導(dǎo)體電路，進(jìn)一步包括圍繞所述ESD器件區(qū)的第一保護(hù)環(huán)，所述第一保護(hù)環(huán)包括所述第一半導(dǎo)體類(lèi)型的摻雜區(qū)。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體電路，進(jìn)一步包括圍繞所述第一保護(hù)環(huán)的第二保護(hù)環(huán)，所述第二保護(hù)環(huán)包括所述第二半導(dǎo)體類(lèi)型的摻雜區(qū)。
19.一種操作半導(dǎo)體電路的方法，所述方法包括在第一保護(hù)節(jié)點(diǎn)和第二保護(hù)節(jié)點(diǎn)之間提供保護(hù)器件，所述第一保護(hù)節(jié)點(diǎn)和第二保護(hù)節(jié)點(diǎn)耦接到半導(dǎo)體襯底中的電路，所述保護(hù)器件包括第一 MOS器件，具有耦接到所述第一保護(hù)節(jié)點(diǎn)的第一源極/漏極以及耦接到中間節(jié)點(diǎn)的第二源極/漏極；第一電容器，耦接在所述第一 MOS器件的柵極和所述第一保護(hù)節(jié)點(diǎn)之間；第一電阻器，耦接在所述第一 MOS器件的柵極和所述中間節(jié)點(diǎn)之間；第二 MOS器件，具有耦接到所述中間節(jié)點(diǎn)的第一源極/漏極和耦合到所述第二保護(hù)節(jié)點(diǎn)的第二源極/漏極；第二電容器，耦接在所述第二 MOS器件的柵極和所述第一保護(hù)節(jié)點(diǎn)之間；和第二電阻器，耦接在所述第二 MOS器件的柵極和所述第二保護(hù)節(jié)點(diǎn)之間；以及保護(hù)所述電路免受所述第一保護(hù)節(jié)點(diǎn)上的快速瞬變電壓，保護(hù)包括經(jīng)由所述第一電容器將所述快速瞬變電壓耦接到所述第一 MOS器件的柵極，經(jīng)由所述第二電容器將所述快速瞬變電壓耦接到所述第二 MOS器件的柵極，通過(guò)所述保護(hù)器件將電流從所述第一保護(hù)節(jié)點(diǎn)分流到所述第二保護(hù)節(jié)點(diǎn)。
20.根據(jù)權(quán)利要求19所述的方法，其中對(duì)電流進(jìn)行分流進(jìn)一步包括通過(guò)耦接在所述第一 MOS器件的第一源極/漏極和所述第一 MOS器件的第二源極/漏極之間的第一寄生雙極型器件并且通過(guò)耦接在所述第二 MOS器件的第一源極/漏極和所述第二 MOS器件的第二源極/漏極之間的第二寄生雙極型器件，對(duì)電流進(jìn)行分流。
21.根據(jù)權(quán)利要求20所述的方法，其中對(duì)電流進(jìn)行分流進(jìn)一步包括通過(guò)耦接在所述第一 MOS器件的第一源極/漏極和所述第二 MOS器件的第二源極/漏極之間的第三寄生雙極型器件，對(duì)電流進(jìn)行分流。
22.根據(jù)權(quán)利要求19所述的方法，進(jìn)一步包括提供自生成偏置源，所述自生成偏置源耦接到所述中間節(jié)點(diǎn)以將所述第一 MOS器件和所述第二 MOS器件偏置在最大額定電壓內(nèi)。
23.根據(jù)權(quán)利要求22所述的方法，進(jìn)一步包括跨越所述第一保護(hù)節(jié)點(diǎn)和第二保護(hù)節(jié)點(diǎn)施加第一正常操作電壓，其中所述第一正常操作電壓超過(guò)所述第一 MOS器件和所述第二 MOS器件的最大額定電壓；以及當(dāng)在所述第一保護(hù)節(jié)點(diǎn)和第二保護(hù)節(jié)點(diǎn)之間施加第一正常操作電壓時(shí)，使跨越所述第一 MOS器件和所述第二 MOS器件的電壓維持在最大額定電壓內(nèi)。
全文摘要
本發(fā)明涉及半導(dǎo)體ESD電路和方法。在一個(gè)實(shí)施例中，一種在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間提供保護(hù)的靜電放電(ESD)電路包括第一MOS器件，其具有耦接到第一節(jié)點(diǎn)的第一源極/漏極以及耦接到中間節(jié)點(diǎn)的第二源極/漏極。該ESD電路還包括第一電容器，耦接在第一MOS器件的柵極和第一節(jié)點(diǎn)之間；第一電阻器，耦接在第一MOS器件的柵極和中間節(jié)點(diǎn)之間；第二MOS器件，具有耦接到中間節(jié)點(diǎn)的第一源極/漏極和耦合到第二節(jié)點(diǎn)的第二源極/漏極；第二電容器，耦接在第二MOS器件的柵極和第一節(jié)點(diǎn)之間；以及第二電阻器，耦接在第二MOS器件的柵極和第二節(jié)點(diǎn)之間。
文檔編號(hào)H01L21/82GK102593122SQ20121000582
公開(kāi)日2012年7月18日 申請(qǐng)日期2012年1月10日 優(yōu)先權(quán)日2011年1月10日
發(fā)明者A.B.伊勒, C.C.魯斯, D.阿爾瓦雷斯, K.多曼斯基, W.佐爾德納 申請(qǐng)人:英飛凌科技股份有限公司