一種cdmos工藝以及制作方法
【專利摘要】本發(fā)明公開了一種CDMOS工藝以及制作方法，其主要內(nèi)容包括：將現(xiàn)有技術(shù)中CDMOS工藝中的耗盡型NMOS器件用PMOS器件代替，為了實現(xiàn)這種替代，在制作工藝上，增加了N型隔離阱，所述N型隔離阱處于P型隔離阱的空間內(nèi)，并將增加的PMOS器件處于N型隔離阱內(nèi)工作，由于PMOS器件是增強型器件，只有在PMOS器件柵極電壓值達到設(shè)定的開啟電壓值時才進行工作，否則PMOS器件不工作，與現(xiàn)有的耗盡型NMOS器件相比，可避免耗盡型NMOS器件在不工作的狀態(tài)下靜態(tài)漏電流偏大導(dǎo)致芯片待機功耗偏大的問題。
【專利說明】一種CDMOS工藝以及制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及一種CDMOS工藝以及制作方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的快速發(fā)展，現(xiàn)有的高壓B⑶工藝(即包含BIPOLAR器件、CMOS器件和DMOS器件)中，DMOS器件能承受的擊穿電壓為200疒700V左右，在制作時多采用LDMOS結(jié)構(gòu)。但是LDMOS結(jié)構(gòu)面積較大，導(dǎo)致通電后，電流密度較小，不適用于功率較大的應(yīng)用場
八
口 ο
[0003]此外，作為B⑶工藝的一種，高壓CDMOS工藝主要面向較高功率的應(yīng)用場合，其中，DMOS器件在制作時，采用VDMOS結(jié)構(gòu)，由于利用了 VDMOS結(jié)構(gòu)，使得CDMOS工藝平臺中的VDMOS能承受的電壓和電流增加，實現(xiàn)CDMOS應(yīng)用于高功率場合的需求。
[0004]如圖1所示，為傳統(tǒng)的CDMOS工藝平臺下的結(jié)構(gòu)圖，所述CDMOS工藝包括:N型襯底和N型外延、P型隔離阱、P隔離環(huán)、VDMOS體區(qū)、N型源漏及引線區(qū)、P型源漏及引線區(qū)、柵極氧化層、多晶硅柵極、場隔離氧化層、N型或P型場隔離、增強型NMOS管和耗盡型NMOS管。
[0005]傳統(tǒng)的CDMOS工藝平臺制作一般都采用N型濃摻襯底配N型外延層，除了 VDMOS器件放置在VDMOS體區(qū)外，其他所有器件全部做在P型隔離阱內(nèi)，這種單阱工藝的限制使得CDMOS工藝平臺中CMOS的電路部分只能采用N型MOS管，包括增強型NMOS管和耗盡型NMOS管。在傳統(tǒng)的CDMOS工藝平臺中，如果耗盡型NMOS管處于工作狀態(tài)時，在柵極無需加電壓；如果耗盡型NMOS管處于非工作狀態(tài)時，在柵極加負電壓；但是在加負電壓的情況下，耗盡型NMOS管雖然處于關(guān)斷狀態(tài)，但是靜態(tài)漏電仍然會偏大，這樣就造成了電力資源的浪費。
[0006]綜上所述，在現(xiàn)有技術(shù)中，采用CDMOS工藝制作的芯片存在耗盡型NMOS管導(dǎo)致的耗電量較大的問題。

【發(fā)明內(nèi)容】

[0007]本發(fā)明實施例提供了一種CDMOS工藝以及制作方法，用于解決在現(xiàn)有技術(shù)中，采用CDMOS工藝制作的芯片存在耗盡型NMOS管導(dǎo)致的耗電量較大的問題。
[0008]一種CDMOS工藝平臺，包括:N型襯底和N型外延、P型隔離阱、P隔離環(huán)、VDMOS體區(qū)、N型源漏及引線區(qū)、P型源漏及引線區(qū)、柵極氧化層、多晶硅柵極、場隔離氧化層、N型或P型場隔離和增強型NMOS管，所述CDMOS工藝還包括:N型隔離阱和PMOS器件，其中:
[0009]PMOS器件處于N型隔離阱中，所述N型隔離阱處于P型隔離阱內(nèi)。
[0010]一種CDMOS工藝的制作方法，所述方法包括:
[0011]在P型隔離阱區(qū)域內(nèi)光刻出N型隔離阱區(qū)域；
[0012]向所述N型隔離阱區(qū)域內(nèi)注入雜質(zhì)離子，并將生成的N型隔離阱與該P型隔離阱一起推進至設(shè)定的深度；[0013]對所述P型隔離阱和N型隔離阱做隔離氧化處理后，將增強型NMOS器件加入至P型隔離阱且該增強型NMOS器件不在所述N型隔離阱內(nèi)，以及將PMOS器件加入至該N型隔離阱內(nèi)。
[0014]本發(fā)明有益效果如下:
[0015]本發(fā)明實施例通過將現(xiàn)有技術(shù)中CDMOS工藝中的耗盡型NMOS器件用PMOS器件代替，為了實現(xiàn)這種替代，在制作工藝上，增加了 N型隔離阱，所述N型隔離阱處于P型隔離阱的空間內(nèi)，并將增加的PMOS器件處于N型隔離阱內(nèi)工作，由于PMOS器件是增強型器件，只有在PMOS器件柵極電壓值達到設(shè)定的開啟電壓值時才進行工作，否則PMOS器件不工作，與現(xiàn)有的耗盡型NMOS器件相比，可避免耗盡型NMOS器件在不工作的狀態(tài)下靜態(tài)漏電流偏大導(dǎo)致芯片待機功耗偏大的問題。
【專利附圖】

【附圖說明】
[0016]圖1為傳統(tǒng)的CDMOS工藝的結(jié)構(gòu)示意圖；
[0017]圖2為本發(fā)明實施例一的一種CDMOS工藝平臺的結(jié)構(gòu)示意圖；
[0018]圖3為本發(fā)明實施例二的一種CDMOS工藝的制作方法。
【具體實施方式】
[0019]為了實現(xiàn)本發(fā)明的目的，本發(fā)明實施例提供了 一種CDMOS工藝以及制作方法，通過將現(xiàn)有技術(shù)中CDMOS工藝中的耗盡型NMOS器件用PMOS器件代替，為了實現(xiàn)這種替代，在制作工藝上，增加了 N型隔離講，所述N型隔離阱處于P型隔離阱的空間內(nèi)，并將增加的PMOS器件處于N型隔離阱內(nèi)工作，由于PMOS器件是增強型器件，只有在PMOS器件柵極電壓值達到設(shè)定的開啟電壓值時才進行工作，否則PMOS器件不工作，與現(xiàn)有的耗盡型NMOS器件相比，可避免耗盡型NMOS器件在不工作的狀態(tài)下靜態(tài)漏電流偏大導(dǎo)致芯片待機功耗偏大的問題。。
[0020]下面結(jié)合說明書附圖對本發(fā)明各實施例進行詳細描述。
[0021]實施例一:
[0022]如圖2所示，為本發(fā)明實施例一的一種CDMOS工藝平臺的結(jié)構(gòu)示意圖。所述CDMOS工藝平臺包括:N型襯底和N型外延、P型隔離阱、P隔離環(huán)、VDMOS體區(qū)、N型源漏及引線區(qū)、P型源漏及引線區(qū)、柵極氧化層、多晶硅柵極、場隔離氧化層、N型或P型場隔離和增強型NMOS管，在此基礎(chǔ)上，還包括:N型隔離阱和PMOS器件，其中:
[0023]PMOS器件處于N型隔離阱中，所述N型隔離阱通過光刻方式處于P型隔離阱內(nèi)。
[0024]其中，所述N型隔離阱的深度值低于P型隔離阱的深度值，且所述N型隔離阱在P型隔離阱中的位置是懸空的。
[0025]也就是說，N型隔離阱處于P型隔離阱的內(nèi)部，所述N型隔離阱被P型隔離阱包圍。
[0026]具體地，N型隔離阱完全被P型隔離阱包住，并且N型隔離阱的深度值小于P型隔離阱的深度值，這主要是因為CDMOS工藝平臺在制作時采用VDMOS結(jié)構(gòu)，背面是CDMOS器件的漏極，需要承載高壓，因此，必須與低壓器件的隔離阱做到完全隔離。
[0027]通過本發(fā)明實施例一的方案，將現(xiàn)有技術(shù)中CDMOS工藝中的耗盡型NMOS器件用PMOS器件代替，為了實現(xiàn)這種替代，在制作工藝上，增加了 N型隔離阱，所述N型隔離阱處于P型隔離阱的空間內(nèi)，并將增加的PMOS器件處于N型隔離阱內(nèi)工作，由于PMOS器件是增強型器件，只有在PMOS器件柵極電壓值達到設(shè)定的開啟電壓值時才進行工作，否則PMOS器件不工作，與現(xiàn)有的耗盡型NMOS器件相比，可避免耗盡型NMOS器件在不工作的狀態(tài)下靜態(tài)漏電流偏大導(dǎo)致芯片待機功耗偏大的問題。
[0028]實施例二:
[0029]如圖3所示，為本發(fā)明實施例二的一種CDMOS工藝的制作方法的流程圖，所述方法包括:
[0030]步驟101:制作P型隔離阱。
[0031]具體地，首先，在N型襯底和N型外延的基礎(chǔ)上，對EPI晶圓進行激光打標(biāo)與清洗，生長墊氧；
[0032]其次，采用光刻的方式制作P型隔離阱。
[0033]步驟102:制作N型隔離阱。
[0034]具體地，在步驟102中，首先，在P型隔離阱區(qū)域內(nèi)光刻出N型隔離阱區(qū)域。
[0035]具體地，在已經(jīng)做好的P型隔離阱中光刻出一部分連續(xù)的區(qū)域，在該光刻出的區(qū)域內(nèi)添加N型隔離阱。
[0036]其次，向所述N型隔離阱區(qū)域內(nèi)注入雜質(zhì)離子，并將生成的N型隔離阱與該P型隔離阱一起推進至設(shè)定的深度。
[0037]具體地，高能注入機利用預(yù)設(shè)的注入能量，向光刻的N型隔離阱區(qū)域注入雜質(zhì)離子形成N型隔離阱。
[0038]所述預(yù)設(shè)的注入能量的范圍值在200kev?240kev。
[0039]較優(yōu)地，所述預(yù)設(shè)的注入能量的值為220kev。
[0040]其中，所述向N型隔離阱區(qū)域注入的雜質(zhì)離子的數(shù)量越多，所述PMOS器件的開啟電壓越高。
[0041 ] 較優(yōu)地，利用預(yù)設(shè)的推進溫度和時間，將該N型隔離阱與該P型隔離阱一起推進至設(shè)定的深度，在注入能量的控制下使得所述N型隔離阱的深度值低于P型隔離阱的深度值，且所述N型隔離阱在P型隔離阱中懸空。
[0042]其中，推進工藝可由高溫爐管完成。
[0043]需要說明的是，預(yù)設(shè)的推進的溫度和時間可以根據(jù)實際需要來確定，這里不做限定。
[0044]N型隔離阱是一個懸空隔離阱，即N型隔離阱在P型隔離阱內(nèi)部，N型隔離阱與P型隔離阱處于隔離狀態(tài)。由于N型隔離阱一般是接地電壓，而N型襯底作為VDMOS的漏極，工作時也需要是高壓，因此，N型隔離阱與N型的襯底處于隔離狀態(tài)。
[0045]步驟103:制作P型隔離環(huán)。
[0046]具體地，在步驟103中，采用光刻方式制作P型隔離環(huán)。
[0047]需要說明的是，步驟103可以在步驟102中注入N型隔離阱之后，推進N型隔離阱和P型隔離阱之前完成，不限于本發(fā)明實施例寫的順序。
[0048]步驟104:制作N型隔離場。
[0049]在步驟104中，在P型隔離阱和N型隔離阱完成后，也就是說，針對放置每個器件的隔離阱完成后，還需要對放置在隔離阱中的器件進行隔離操作，隔離操作包括場注入隔離操作及場氧隔離操作。
[0050]首先，進行場注入隔離操作，位置在進行場氧化隔離操作的下方；
[0051]其次，進行場氧化隔離，具體地，采用濕氧氧化生長一層氧化層。
[0052]步驟105:制作有源區(qū)。
[0053]在步驟105中，所述有源區(qū)是MOS管工作的區(qū)域，也就是電流流過的地方。
[0054]具體地，首先，進行生長墊氧，具體地，先在器件的有源區(qū)覆蓋一層SiN，即生長氮化硅，接著在暴露的隔離場區(qū)通過濕氧氧化生成一層氧化層；
[0055]其次，去除SiN層，生成有源區(qū)。
[0056]需要說明的是，非有源區(qū)就是場氧區(qū)，作用是隔離。
[0057]步驟106:制作P型場隔離。
[0058]在步驟106中，采用光刻技術(shù)制作P型場隔離。
[0059]需要說明的是，步驟105和步驟106的順序是可以調(diào)整的。
[0060]其中，如果先制作氧化處理，后做隔離注入的話，隔離注入的能量要很大，打穿隔離氧化層到下部預(yù)定區(qū)域。
[0061]步驟107:制作VDMOS體區(qū)。
[0062]在步驟107中，采用光刻的方式制作VDMOS體區(qū)，并將相應(yīng)的雜質(zhì)離子注入VDMOS體區(qū)。
[0063]步驟108:制作增強型NMOS管的閾值調(diào)節(jié)。
[0064]具體地，將增強型NMOS器件加入至P型隔離阱且該增強型NMOS器件不在所述N型隔離阱內(nèi)，并設(shè)置增強型NMOS器件的閾值電壓。
[0065]步驟109:制作多晶硅柵極。
[0066]在步驟109中，在干凈的硅表面生長質(zhì)量好的氧化層作為柵極氧化層，而在其上沉淀多晶硅，進而進行多晶硅柵極的光刻和刻蝕操作。
[0067]步驟110:采用光刻的方式定義N型隔離阱和P型隔離阱的源極和漏極區(qū)域，在確定的區(qū)域注入相應(yīng)的雜質(zhì)離子，輔以退火激活。
[0068]步驟111:隔離介質(zhì)淀積，挖接觸孔，淀積金屬導(dǎo)線，并制作鈍化層。
[0069]步驟112:進行背面硅片的減薄，濕蝕刻，蒸鍍金屬，完成CDMOS工藝的制作。
[0070]需要說明的是，制作CDMOS工藝的步驟不僅限于上述步驟。
[0071]顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1.一種CDMOS工藝平臺，包括:N型襯底和N型外延、P型隔離阱、P隔離環(huán)、VDMOS體區(qū)、N型源漏及引線區(qū)、P型源漏及引線區(qū)、柵極氧化層、多晶硅柵極、場隔離氧化層、N型或P型場隔離和增強型NMOS管，其特征在于，所述CDMOS工藝還包括:N型隔離阱和PMOS器件，其中: PMOS器件處于N型隔離阱中，所述N型隔離阱處于P型隔離阱內(nèi)。
2.如權(quán)利要求1所述的工藝平臺，其特征在于，所述N型隔離阱的深度值低于P型隔離阱的深度值，且所述N型隔離阱在P型隔離阱中的位置是懸空的。
3.—種CDMOS工藝的制作方法，其特征在于，所述方法包括: 在P型隔離阱區(qū)域內(nèi)光刻出N型隔離阱區(qū)域； 向所述N型隔離阱區(qū)域內(nèi)注入雜質(zhì)離子，并將生成的N型隔離阱與該P型隔離阱一起推進至設(shè)定的深度； 對所述P型隔離阱和N型隔離阱做隔離氧化處理后，將增強型NMOS器件加入至P型隔離阱且該增強型NMOS器件不在所述N型隔離阱內(nèi)，以及將PMOS器件加入至該N型隔離阱內(nèi)。
4.如權(quán)利要求3所述的方法，其特征在于，向所述N型隔離阱區(qū)域內(nèi)注入雜質(zhì)離子，具體包括: 利用預(yù)設(shè)的注入能量，向所述N型隔離阱區(qū)域內(nèi)注入雜質(zhì)離子。
5.如權(quán)利要求4所述的方法，其特征在于，所述預(yù)設(shè)的注入能量的范圍值在200kev^240kevo
6.如權(quán)利要求5所述的 方法，其特征在于，所述預(yù)設(shè)的注入能量的值為220kev。
7.如權(quán)利要求3所述的方法，其特征在于，所述向N型隔離阱區(qū)域注入的雜質(zhì)離子的數(shù)量越多，所述PMOS器件的開啟電壓越高。
8.如權(quán)利要求4所述的方法，其特征在于，將生成的N型隔離阱與該P型隔離阱一起推進至設(shè)定的深度，具體包括: 利用預(yù)設(shè)的推進溫度和時間，將該N型隔離阱與該P型隔離阱一起推進至設(shè)定的深度，在注入能量的控制下使得所述N型隔離阱的深度值低于P型隔離阱的深度值，且所述N型隔離阱在P型隔離阱中懸空。
【文檔編號】H01L29/06GK103594491SQ201210288958
【公開日】2014年2月19日 申請日期:2012年8月14日 優(yōu)先權(quán)日:2012年8月14日
【發(fā)明者】李天賀, 陳建國 申請人:北大方正集團有限公司, 深圳方正微電子有限公司