專利名稱：浮柵閃存器件及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件領(lǐng)域，具體來說，涉及非易失存儲器技術(shù)領(lǐng)域，更具體而言，涉及一種浮柵閃 存器件及其制備方法。
背景技術(shù)：
非易失性存儲器是在斷電情況下依然能夠保持所存儲的數(shù)據(jù)的存儲器，而快閃存儲器(簡稱閃存)因為有著和傳統(tǒng)CMOS工藝兼容性好，以及可以多次擦寫數(shù)據(jù)等優(yōu)點，一直是非易失存儲器市場的主流技術(shù)，被廣泛應(yīng)用于各種產(chǎn)品中。手機，筆記本電腦，數(shù)碼相機和固態(tài)硬盤等存儲及通訊設(shè)備中的存儲部件一般都是閃存。現(xiàn)在市場上應(yīng)用最廣的閃存是基于摻雜(如硼，磷)的多晶硅柵做浮置柵極與控制柵極的浮柵閃存，其結(jié)構(gòu)如圖I所示，襯底11上設(shè)置有源漏電極區(qū)12，在襯底11上形成有隧穿氧化層13，隧穿氧化層13上形成有浮柵14，浮柵14上形成有阻擋絕緣層15，阻擋絕緣層15上形成有控制柵16。當(dāng)閃存編程時，適當(dāng)?shù)碾妷杭釉谠绰╇姌O區(qū)12，控制柵16和襯底11上，電子將會由溝道(圖I中未標(biāo)明)及源漏電極區(qū)12穿過浮柵14下方的隧穿氧化層13進入并均勻分布于浮柵14之中。但是隨著閃存單元尺寸急劇的減小，浮柵閃存在等比例縮小的過程中遇到巨大的挑戰(zhàn)，其中重要的一點就是在浮柵14的厚度減薄之后，電子注入浮柵14后能量不能在浮柵14中完全耗散，而穿過浮柵14甚至阻擋絕緣層15，造成編程效率的下降，同時也降低了器件的可靠性。

發(fā)明內(nèi)容
本發(fā)明實施例提供了一種浮柵閃存器件及其制備方法，能夠改善閃存器件的編程效率，提高器件的可靠性。一方面，本發(fā)明實施例提供了一種浮柵閃存器件，包括襯底和在所述襯底上層疊設(shè)置的隧穿氧化層、浮柵、阻擋絕緣層、控制柵，所述襯底上設(shè)置有源漏電極區(qū)，所述隧穿氧化層位于所述襯底之上；所述浮柵位于所述隧穿氧化層之上；所述阻擋絕緣層位于所述浮柵之上；所述控制柵位于所述阻擋絕緣層之上，其中，所述浮柵內(nèi)設(shè)置有至少一層阻擋層。另一方面，本發(fā)明實施例還提供了一種浮柵閃存器件的制備方法，包括在襯底之上開出浮柵區(qū)域窗口 ；在所述浮柵區(qū)域窗口上方形成隧穿氧化層；在所述隧穿氧化層之上形成浮柵，其中，所述浮柵內(nèi)形成有至少一層阻擋層；在所述浮柵之上形成阻擋絕緣層；在所述阻擋絕緣層之上形成控制柵。與現(xiàn)有技術(shù)相比，本發(fā)明實施例所提供的浮柵閃存器件，通過在浮柵內(nèi)部形成阻擋層，在閃存編程時，可以對注入浮柵的電子形成阻擋，有效減少了由于浮柵減薄導(dǎo)致電子穿通整個浮柵的情況的發(fā)生，從而改善了閃存器件的編程效率，提高了閃存器件的存儲可靠性。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。通過附圖所示，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發(fā)明的主旨。圖I為現(xiàn)有技術(shù)浮柵閃存器件的結(jié)構(gòu)示意圖；圖2為本發(fā)明一個實施例的浮柵閃存器件結(jié)構(gòu)示意圖；圖3為本發(fā)明實施例一種浮柵閃存器件的制備方法流程圖；圖4為圖3所示實施例中在浮柵內(nèi)形成一層阻擋層的方法流程圖；圖5 14為圖3所示實施例中制備浮柵閃存器件的示意圖。
下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整的描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。其次，本發(fā)明結(jié)合示意圖進行詳細(xì)描述，在詳述本發(fā)明實施例時，為便于說明，表示裝置結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明保護的范圍。此外，在實際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。參見圖2，為本發(fā)明一個實施例的浮柵閃存器件結(jié)構(gòu)示意圖。該浮柵閃存器件可以包括襯底21和在襯底21上層疊設(shè)置的隧穿氧化層23、浮柵29、阻擋絕緣層27、控制柵28。其中，襯底21可以是多晶硅襯底也可以是其它半導(dǎo)體襯底，襯底21上設(shè)置有源漏電極區(qū)22，層疊設(shè)置的隧穿氧化層23、浮柵29、阻擋絕緣層27、控制柵28具體可以是隧穿氧化層23位于所述襯底21之上；浮柵29位于隧穿氧化層23之上；阻擋絕緣層27位于浮柵29之上；控制柵28位于阻擋絕緣層27之上。如圖2所示，本實施例中該浮柵29內(nèi)設(shè)置有一層阻擋層25。浮柵29包括第一浮柵24和第二浮柵26，阻擋層25位于第一浮柵24之上，第二浮柵26位于阻擋層25之上。阻擋層25在浮柵29中的位置可根據(jù)注入浮柵29的電子的數(shù)量和速度進行不同的設(shè)置，可以位于浮柵29中間位置(即第一浮柵24與第二浮柵26厚度相同)，或者阻擋層25位置偏上(即第一浮柵24比第二浮柵26厚度大)，或者阻擋層25位置偏下(即第一浮柵24比第二浮柵26厚度小)。阻擋層25的厚度可以根據(jù)形成阻擋層的材料和閃存器件的尺寸而定，例如，該阻擋層25的厚度范圍可以為Inm到5nm，在本發(fā)明的一個優(yōu)選實施例中，阻擋層25的厚度為4nm。此外，為了適用于小尺寸的存儲結(jié)構(gòu)，提高集成度，在任意實施例中，形成阻擋層的材料可以為任意已知的或者即將出現(xiàn)的介電常數(shù)較高且適合用作阻擋層的材料，例如SiO2、Al2O3或者TiN ;在本發(fā)明的一個優(yōu)選實施例中，阻擋層25的材料為SiO2。需要指出的是，在圖2所示的實施例中，浮柵29內(nèi)設(shè)置有一層阻擋層25，但此種情況僅為示例，浮柵內(nèi)部可根據(jù)實際情況的需要設(shè)置更多層阻擋層，例如兩層，則浮柵可以包括第一浮柵、第二浮柵、第三浮柵，以及第一阻擋層和第二阻擋層，第一阻擋層位于第一浮柵之上，第二浮柵位于第一阻擋層之上，第二阻擋層位于第二浮柵之上，第三浮柵位于第二阻擋層之上。形成阻擋層的材料可以與圖2所示實例中阻擋層的材料相同，例如Si02、Al2O3或者TiN材料，其中，第一阻擋層和第二阻擋層的材料可以相同也可以不同；兩層阻擋層的厚度之和可以為Inm到5nm，兩層阻擋層可根據(jù)所處的位置不同而設(shè)置不同的厚度。由以上所述技術(shù)方案可知，本發(fā)明實施例提供的浮柵閃存器件，通過在浮柵內(nèi)部設(shè)置阻擋層，對注入浮柵的電子起到阻擋作用，根據(jù)量子力學(xué)的原理，只有很少的隧穿電子可以穿過阻擋層而進入第二浮柵，而進入第二浮柵的電子能量減小，可能穿過阻擋絕緣層進入控制柵的電子數(shù)量更大大減小，因此，阻擋層可以大大減小可能從 第二浮柵中穿出的電子的數(shù)量，有效降低了電子穿通整個浮柵的情況的發(fā)生，從而改善了閃存器件的編程效率，提高了閃存器件的存儲可靠性。如圖3，為本發(fā)明實施例一種浮柵閃存器件的制備方法流程圖。該方法可以包括以下步驟步驟301，在襯底之上開出浮柵區(qū)域窗口。本步驟首先在襯底上形成源漏電極區(qū)，并開出浮柵區(qū)域窗口。具體的可以是，如圖5所示，在襯底31之上依次生長犧牲氧化硅層39和氮化硅層310，然后，如圖6所示，在生長有犧牲氧化硅層39和氮化硅層310的襯底上刻蝕(如使用光刻的方法)形成有源區(qū)；如圖7所示，在有源區(qū)進行摻雜，形成源漏電極32，如圖8所示，在去除犧牲氧化硅層39和氮化硅層310后即開出浮柵區(qū)域窗口。步驟302，在浮柵區(qū)域窗口上方形成隧穿氧化層33。如圖9所示，在浮柵區(qū)域窗口上方，通過生長或者淀積來形成隧穿氧化層33。該隧穿氧化層33可以是氧化硅、氧化鋁或者氧化鉿等金屬氧化物，其具體形成過程與現(xiàn)有技術(shù)類似，此處不再贅述。步驟303，在隧穿氧化層33之上形成浮柵，其中，浮柵內(nèi)形成有至少一層阻擋層。在本實施例中，若浮柵中形成的阻擋層只有一層，則如圖4所示，該形成過程可以包括如下步驟步驟401，在隧穿氧化層33上形成第一浮柵34。 在本發(fā)明實施例中，如圖10所示，在隧穿氧化層33之上通過化學(xué)氣相沉積法來形成第一浮柵34，形成第一浮柵34的材料為現(xiàn)有技術(shù)中常用的浮柵材料，如摻雜的多晶硅材料。步驟402，在第一浮柵34之上形成阻擋層35。如圖11所示，通過熱氧化或者化學(xué)氣相沉積法在第一浮柵34之上形成阻擋層35。其中，在任一實施例中，阻擋層35的厚度可以根據(jù)形成阻擋層的材料和閃存器件的尺寸而定，例如，該阻擋層35的厚度范圍可以為Inm到5nm，在本發(fā)明的一個優(yōu)選實施例中，阻擋層35的厚度為4nm。此外，為了適用于小尺寸的存儲結(jié)構(gòu)，提高集成度，在任意實施例中，形成所述阻擋層的材料可以為任意已知的或者即將出現(xiàn)的介電常數(shù)較高的，適合用作阻擋層的材料之一，例如Si02、Al203或者TiN材料；在本發(fā)明的一個優(yōu)選實施例中，形成所述阻擋層的材料為 Si02。
步驟403，在阻擋層35之上形成第二浮柵36。如圖12所示，通過化學(xué)氣相沉積法在阻擋層35之上形成第二浮柵36，形成第二浮柵36的材料為現(xiàn)有技術(shù)中常用的浮柵材料，如摻雜的多晶硅材料。在本發(fā)明實施例中，至此，包含一層阻擋層35的浮柵已形成，阻擋層35在浮柵中的位置可根據(jù)注入浮柵的電子的數(shù)量和速度進行不同的設(shè)置，可以位于浮柵中間位置(即第一浮柵34與第二浮柵36厚度相同)，或者阻擋層35位置偏上(即第一浮柵34比第二浮柵36厚度大)，或者阻擋層35位置偏下(即第一浮柵34比第二浮柵36厚度小)。此外，需要指出的是，本發(fā)明圖4實施例示出的方法流程圖所形成浮柵內(nèi)設(shè)置有一層阻擋層，但此種情況僅為示例，實際制備過程中，可根據(jù)實際情況的需要形成更多層阻擋層，其形成方法與上述形成方法類似，在已形成的第二浮柵之上繼續(xù)淀積或通過熱氧化形成阻擋層，重復(fù)上述步驟，此處不再贅述。
步驟304，在浮柵之上形成阻擋絕緣層37。如圖13實施例所示，在浮柵之上淀積形成阻擋絕緣層37。由于本實施例中，該浮柵包括第一浮柵34、阻擋層35及第二浮柵36，所以在浮柵之上淀積形成阻擋絕緣層37也即在該浮柵的第二浮柵36之上淀積形成阻擋絕緣層37。形成該阻擋絕緣層37的材料可以是SiO或者GeO。步驟305，在阻擋絕緣層37之上形成控制柵38。如圖14所示，在阻擋絕緣層37之上通過淀積等方式形成控制柵38。本發(fā)明實施例的方法通過在浮柵內(nèi)部形成阻擋層，對注入浮柵的電子起到阻擋作用，使得很少的隧穿電子可以穿過阻擋層而進入第二浮柵，而進入第二浮柵的電子能量減小，可能穿過阻擋絕緣層進入控制柵的電子數(shù)量更大大減小，因此，該方法制備的浮柵閃存器件有效降低了電子穿通整個浮柵的情況的發(fā)生，從而改善了閃存器件的編程效率，提高了閃存器件的存儲可靠性。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。雖然本發(fā)明已以較佳實施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
權(quán)利要求
1.一種浮柵閃存器件，其特征在于，包括襯底和在所述襯底上層疊設(shè)置的隧穿氧化層、浮柵、阻擋絕緣層、控制柵，所述襯底上設(shè)置有源漏電極區(qū)，所述隧穿氧化層位于所述襯底之上；所述浮柵位于所述隧穿氧化層之上；所述阻擋絕緣層位于所述浮柵之上；所述控制柵位于所述阻擋絕緣層之上，其中，所述浮柵內(nèi)設(shè)置有至少一層阻擋層。
2.如權(quán)利要求I所述的浮柵閃存器件，其特征在于，所述浮柵包括第一浮柵和第二浮柵，所述阻擋層位于所述第一浮柵之上，所述第二浮柵位于所述阻擋層之上。
3.如權(quán)利要求I所述的浮柵閃存器件，其特征在于，所述阻擋層的厚度范圍為Inm到5nm。
4.如權(quán)利要求I所述的浮柵閃存器件，其特征在于，形成所述阻擋層的材料為下列之 SiO2, A1203> TiN0
5.一種浮柵閃存器件的制備方法，其特征在于，包括 在襯底之上開出浮柵區(qū)域窗口； 在所述浮柵區(qū)域窗口上方形成隧穿氧化層； 在所述隧穿氧化層之上形成浮柵，其中，在所述浮柵內(nèi)形成有至少一層阻擋層； 在所述浮柵之上形成阻擋絕緣層； 在所述阻擋絕緣層之上形成控制柵。
6.如權(quán)利要求5所述的方法，其特征在于，所述在所述隧穿氧化層之上形成浮柵，包括 在所述隧穿氧化層上形成第一浮柵； 在所述第一浮柵之上形成阻擋層； 在所述阻擋層之上形成第二浮柵； 所述在所述浮柵之上形成阻擋絕緣層，包括 在所述第二浮柵之上形成所述阻擋絕緣層。
7.如權(quán)利要求5所述的方法，其特征在于，形成所述阻擋層的方法包括熱氧化或淀積的方法。
8.如權(quán)利要求5所述的方法，其特征在于，所述阻擋層的厚度范圍為Inm到5nm。
9.如權(quán)利要求5所述的方法，其特征在于，形成所述阻擋層的材料為下列之一Si02、Al203、TiN。
全文摘要
本發(fā)明實施例公開了一種浮柵閃存器件及其制備方法。該浮柵閃存器件包括襯底和在所述襯底上層疊設(shè)置的隧穿氧化層、浮柵、阻擋絕緣層、控制柵，所述襯底上設(shè)置有源漏電極區(qū)，所述隧穿氧化層位于所述襯底之上；所述浮柵位于所述隧穿氧化層之上；所述阻擋絕緣層位于所述浮柵之上；所述控制柵位于所述阻擋絕緣層之上，其中，所述浮柵內(nèi)設(shè)置有至少一層阻擋層。本發(fā)明實施例提供的浮柵閃存器件及其制備方法，通過在浮柵上設(shè)置阻擋層，對電子形成阻擋，減少了電子穿通浮柵的情況的發(fā)生，從而改善了閃存器件的編程效率，提高了閃存器件的存儲可靠性。
文檔編號H01L27/115GK102891149SQ20121036137
公開日2013年1月23日 申請日期2012年9月25日 優(yōu)先權(quán)日2012年9月25日
發(fā)明者蔡一茂, 武慧薇, 梅松, 黃如 申請人:北京大學(xué)