模塑料結構的制作方法
【專利摘要】本發明公開了一種器件，包括封裝部件，該封裝部件包括形成在封裝部件的第一側上的多個凸塊，安裝在封裝部件的第一側上的半導體管芯，形成在封裝部件的第一側上方的介電材料，其中封裝部件的頂面的四個角部都沒有介電材料，以及接合在封裝部件的第一側上的頂部封裝件，其中半導體管芯位于頂部封裝件和封裝部件之間。本發明還公開了模塑料結構。
【專利說明】模塑料結構【技術領域】
[0001]本發明涉及半導體【技術領域】，更具體地，涉及模塑料結構。
【背景技術】
[0002]由于各種電子元件(例如，晶體管、二極管、電阻器、電容器等)的集成密度的改進，半導體工業經歷了快速增長。在很大程度上，集成密度的改進來自半導體工藝節點的縮小(例如，使工藝節點朝亞20nm節點縮小)。隨著近來對微型化、更高速度和更大帶寬以及較低功率損耗和延遲的需求增長，日益需要用于半導體管芯的更小和更新的封裝技術。
[0003]隨著半導體技術的進一步改進，堆疊封裝半導體器件作為有效的替代應運而生以進一步縮小半導體器件的物理尺寸。在堆疊封裝半導體器件中，在不同的晶圓和封裝件上制造諸如邏輯電路、存儲電路、處理電路等有源電路。兩個或多個封裝件安裝在另一個封裝件上方，即堆疊，它們之間具有標準接口以路由信號。通過使用堆疊封裝半導體器件來實現更高的密度。而且，堆疊封裝半導體器件能夠實現較小的形狀因數、成本效益、增強的性能以及較低的功率損耗。

【發明內容】

[0004]為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種器件，包括: [0005]封裝部件，包括:多個凸塊，形成在所述封裝部件上；
[0006]半導體管芯，安裝在所述封裝部件上；
[0007]介電材料，形成在所述封裝部件上方，所述封裝部件的頂面的四個角部沒有所述介電材料；以及
[0008]頂部封裝件，接合在所述封裝部件上，所述半導體管芯位于所述頂部封裝件和所述封裝部件之間。
[0009]在可選實施例中，所述介電材料形成位于所述封裝部件上方的模塑料層，并且所述半導體管芯嵌入在所述模塑料層中。
[0010]在可選實施例中，所述模塑料層是梯形。
[0011 ] 在可選實施例中，所述梯形具有范圍在約50度至約80度之間的內角。
[0012]在可選實施例中，所述模塑料層的截面是剪切同一側角部的矩形，并且所述剪切同一側角部的矩形包括:矩形；以及，梯形，位于所述矩形上方，并且所述梯形具有范圍在約50度至約80度之間的內角。
[0013]在可選實施例中，所述封裝部件是封裝襯底。
[0014]在可選實施例中，所述封裝部件的頂面的四個邊緣區域沒有所述介電材料，每一個邊緣區域的寬度均約等于50um。
[0015]在可選實施例中，每個角部的形狀都是三角形。
[0016]在可選實施例中，所述三角形的第一邊的第一尺寸約大于或等于所述凸塊的節距的一半；以及，所述三角形的第二邊垂直于所述第一邊，所述第二邊的第二尺寸約大于或等于所述凸塊的節距的一半。
[0017]根據本發明的另一個方面，還提供了一種方法，包括:
[0018]在封裝襯底的頂面的子部中設置半導體管芯；
[0019]在所述子部的四個角部處設置偽塊狀件；
[0020]在所述封裝襯底的頂面上形成多個凸塊，以行和列的方式布置所述多個凸塊；
[0021]在所述封裝襯底的頂面上方沉積密封層，所述半導體管芯嵌入到所述密封層中；
[0022]從所述封裝襯底卸離所述偽塊狀件；
[0023]將所述封裝襯底切割成多個芯片封裝件；以及
[0024]將頂部封裝件連接至所述封裝襯底，其中:在所述封裝襯底和所述頂部封裝件之間設置所述半導體管芯；并且，所述頂部封裝件和所述封裝襯底通過所述凸塊連接在一起。
[0025]在可選實施例中，所述方法進一步包括:將釋放層附接在所述封裝襯底的每一個角部上方；將所述偽塊狀件通過所述釋放層附接至所述封裝襯底；以及，對所述封裝襯底實施釋放工藝以卸離所述偽塊狀件。
[0026]在可選實施例中，所述方法進一步包括:將釋放層附接在所述封裝襯底的頂面的邊緣區域上方；將所述邊緣區域的偽塊狀件通過所述釋放層附接至所述封裝襯底；以及，對所述封裝襯底實施釋放工藝以卸離所述邊緣區域的偽塊狀件。
[0027]在可選實施例中，所述方法進一步包括:將環形的偽塊狀件附接在所述封裝襯底的頂面上，其中所述環形的偽塊狀件覆蓋所述封裝襯底的子部中的四個角部和四個邊緣區域。
[0028]根據本發明的又一個方面，還提供了一種方法，包括:
[0029]在襯底的第一側上附接第一半導體管芯；
[0030]在所述襯底的所述第一側上附接第二半導體管芯；
[0031]在所述第一半導體管芯和所述第二半導體管芯之間附接偽塊狀件；
[0032]在所述襯底的第一側上方沉積模塑料層，其中所述第一半導體管芯、所述第二半導體管芯和所述偽塊狀件嵌入在所述模塑料層中；以及
[0033]從所述襯底卸離所述偽塊狀件。
[0034]在可選實施例中，所述方法進一步包括:切割所述襯底以形成包括所述第一半導體管芯的第一芯片封裝件；以及，在所述第一芯片封裝件上附接頂部封裝件，其中所述第一半導體管芯位于所述襯底和所述頂部封裝件之間。
[0035]在可選實施例中，所述方法進一步包括:將所述偽塊狀件附接至所述襯底，其中所述偽塊狀件是圍繞所述第一半導體管芯的環。
[0036]在可選實施例中，所述方法進一步包括:將所述偽塊狀件附接至所述襯底，其中所述偽塊狀件的形狀是矩形。
[0037]在可選實施例中，所述方法進一步包括:將所述偽塊狀件附接至所述襯底，其中所述偽塊狀件的形狀是倒梯形。
[0038]在可選實施例中，所述方法進一步包括:將所述偽塊狀件附接至所述襯底，其中所述偽塊狀件的形狀是多邊形。
[0039]在可選實施例中，所述方法進一步包括:通過多個第一微凸塊將所述第一半導體管芯附接在所述襯底上；以及，通過多個第二微凸塊將所述第二半導體管芯附接在所述襯底上。
【專利附圖】

【附圖說明】
[0040]為了更充分地理解本發明和優點，現將結合附圖所作的以下描述作為參考，其中:
[0041]圖1示出根據本發明各種實施例的半導體器件的俯視圖和兩個截面圖；
[0042]圖2示出根據本發明各種實施例的另一半導體器件的俯視圖；
[0043]圖3示出根據本發明各種實施例的接合在封裝部件頂部的多個半導體管芯；
[0044]圖4示出根據本發明各種實施例的在兩個相鄰的半導體管芯之間安裝多個偽塊狀件之后圖3示出的半導體器件的截面圖；
[0045]圖5示出根據本發明各種實施例的在封裝襯底上形成模塑料層之后圖4示出的半導體器件的截面圖；
[0046]圖6示出根據本發明各種實施例的從封裝襯底卸離偽塊狀件之后圖5示出的半導體器件的截面圖；
[0047]圖7示出根據本發明各種實施例的對圖6示出的半導體器件應用切割工藝之后單個的芯片封裝件；
[0048]圖8-12示出根據另一實施例的處于制造堆疊封裝半導體器件的中間階段的截面圖；以及
[0049]圖13示出根據本發明各種實施例的另一單個的芯片封裝件的截面圖。
[0050]除非另有指明，不同附圖中相應的編號和符號通常指的是相應的部分。繪制附圖是為了清晰地示出各個實施例的相關方面，并且附圖不必按比例繪制。
【具體實施方式】
[0051]以下詳細論述實施例的制造和使用。然而，應該理解，實施例提供了許多可以在各種具體環境中實現的可應用的發明構思。所論述的具體實施例僅僅是制造和使用實施例的示例性具體方式，而不用于限制實施例的范圍。
[0052]將就具體環境中的實施例來描述本發明，即用于堆疊封裝半導體器件的模塑料層結構。然而，本發明的實施例還可以應用到各種半導體器件。下文中，參考附圖將詳細說明各種實施例。
[0053]圖1示出根據本發明各種實施例的半導體器件的俯視圖和兩個截面圖。半導體器件10的俯視圖100示出堆疊在封裝襯底102上的半導體管芯104。在封裝襯底102的頂面上安裝多個凸塊108。此外，如圖1所示，以行和列的方式布置凸塊108。凸塊108的節距限定為P。在一些實施例中，P處于約350nm至約450nm的范圍。
[0054]半導體器件10進一步包括形成在封裝襯底102上方的模塑料層106。在封裝襯底102的頂面上除了其四個角部之外沉積模塑料層106。如圖1所示，封裝襯底102的暴露的角部是三角形。角部的第一邊可以是第一尺寸LI。角部的第二邊可以是第二尺寸L2。角部的尺寸(例如，LI和L2)可能受到下列限制。在一些實施例中，第一尺寸LI和第二尺寸L2大于或者等于節距P的一半。[0055]具有以上限制的一個有利特點是尺寸限制有助于降低半導體器件10的堆疊封裝結構上的應力。降低堆疊封裝結構上的應力有助于防止一些制造故障，諸如發生在后續的制造步驟和各種可靠性測試期間的翹曲和/或類似故障。
[0056]在一些實施例中，通過使用圖1所示的模塑料層106，堆疊封裝結構上的應力可以降低30%。因此，可以改善半導體器件10的可靠性。
[0057]為了更好地示出模塑料層106，分別沿線A-A’和B-B’獲得截面圖110和115。截面圖110示出堆疊封裝結構。通過多個凸塊108在封裝襯底102的頂部上堆疊頂部封裝件
112。半導體管芯104通過多個微凸塊連接至封裝襯底102的頂面。在封裝襯底102上方形成模塑料層106。在模塑料層106中嵌入半導體管芯104。
[0058]頂部封裝件112可以包括多個堆疊的管芯，其可以引線接合至頂部封裝件112的輸入端和輸出端。頂部封裝件112的堆疊管芯可以包括存儲管芯、邏輯管芯、處理管芯和/或類似物。應該注意，雖然圖1示出頂部封裝件112中的兩個堆疊管芯，但這僅是一個實例。同樣，引線接合法的使用僅是示例性的，用于電連接堆疊管芯的其他方法也包含在本發明的考慮范圍內。
[0059]除了模塑料層106不覆蓋封裝襯底102的頂面的角部之外，截面圖115示出的結構類似于截面圖110的結構。如圖1中的截面圖115所示，在封裝襯底102的頂面上除了其角部之外沉積模塑料層106。具體而言，鄰近封裝襯底102的第一邊緣的左邊部分122和鄰近封裝襯底102的第二邊緣的右邊部分124沒有模塑料。
[0060]通過合適的沉積技術在封裝襯底102上沉積模塑料層106。通過使用多個偽塊狀件(du_y block)，封裝襯底102的角部可以沒有模塑料。以下參考圖4和圖5描述詳細的制造工藝。
[0061]圖2示出根據本發明各種實施例的另一半導體器件的俯視圖。除了封裝襯底102的四個邊緣區域沒有模塑料之外，圖2示出的半導體器件20的結構類似于圖1示出的半導體器件10的結構。圖2的P、L1和L2類似于圖1的P、L1和L2。此外，邊緣區的寬度限定為R(如圖2所示)。根據一些實施例，R約等于50um。以下將參考圖5描述圖2示出的模塑料層106的詳細制造工藝。
[0062]圖3-7示出根據本發明各種實施例的制造圖1和圖2示出的半導體器件的中間步驟。
[0063]圖3示出根據本發明各種實施例的接合至封裝部件的頂部上的多個半導體管芯。封裝部件可以是硅晶圓。在一些實施例中，封裝部件可以是厚度大于IOOum的標準晶圓。在可選的實施例中，封裝部件可以是厚度為約770um的娃晶圓。
[0064]而且，封裝部件可以是封裝襯底。在整個說明書中，封裝部件可選地被稱為封裝襯底102。封裝襯底102可以由陶瓷材料、有機材料、它們的組合和/或類似物形成。
[0065]封裝襯底102可以包括多個集成電路(未示出)，每一個都可以包括諸如有源電路層、襯底層、層間介電層(ILD)和金屬間介電(IMD)層(未不出)的各種層。封裝襯底102可以進一步包括多個通孔(未示出)。在一些實施例中，通孔是襯底通孔(TSV)或者硅通孔(TSV) 0封裝襯底102的有源電路層可以通過由多個TSV和微凸塊312形成的導電溝道連接至接合在封裝襯底102上的半導體管芯104。
[0066]在封裝襯底102的微凸塊(例如微凸塊312) —側的上方形成介電層。下文中介電層可以可選地被稱為ILD層。在一些實施例中，ILD層由感光材料形成，諸如聚苯并惡唑(PBO)、聚酰亞胺、苯并環丁烯(BCB)、它們的任何組合和/或類似物，使用光刻掩模可以很容易地將其圖案化。在可選的實施例中，ILD層可以由諸如氮化硅的氮化物、諸如氧化硅的氧化物、磷硅酸鹽玻璃(PSG)、硼硅酸鹽玻璃(BSG)、硼摻雜的磷硅酸鹽玻璃(BPSG)、它們的任何組合和/或類似物形成。可以通過諸如旋涂、CVD和PECVD和/或類似工藝的合適的制造技術形成ILD層。
[0067]在封裝襯底102的頂面上方可以形成再分配層(未示出)。具體而言，可以在ILD層中/上形成再分配層。再分配層在封裝襯底102的TSV和微凸塊312之間提供導電路徑。再分配層可以由諸如鋁、鋁合金、銅、銅合金、它們的組合和/或其他等任何合適的金屬材料形成。
[0068]ILD層可以具有多個開口(未示出)，通過這些開口暴露再分配層的頂面。再分配層的暴露部分可以用作接合焊盤。半導體管芯104通過微凸塊312接合在接合焊盤上。
[0069]將半導體管芯104拾起并放置在封裝襯底102上方。在回流焊工藝之后，半導體管芯104通過微凸塊312接合在封裝襯底102的接合焊盤上。在一些實施例中，接合工藝可以是跡線上凸塊(BOT)工藝。在封裝襯底上接合半導體管芯的詳細工藝是本領域已知的，因而在此不再論述以避免重復。
[0070]應該注意，雖然圖3示出了接合在封裝襯底102上的三個半導體管芯104，但是封裝襯底102可以容納任意數目的半導體管芯。
[0071]為了對各個實施例的發明方面有基本的了解，如圖3所示，沒有詳細地繪制半導體管芯104。然而，應該注意，半導體管芯104可以包括基礎半導體層，諸如有源電路層、襯底層、ILD層、IMD層、介電層和再分配層(沒有分別示出)。
[0072]半導體管芯104可以包括襯底(未示出)。在一些實施例中，襯底可以是硅襯底。可選地，襯底可以是絕緣體上硅襯底。襯底可以進一步包括各種電路(未示出)。形成在襯底上的電路可以是適合于具體應用的任何類型的電路。
[0073]在一些實施例中，電路可以包括各種η型金屬氧化物半導體(NMOS)和/或ρ型金屬氧化物半導體(PMOS)器件，諸如晶體管、電容器、電阻器、二極管、光電二極管、熔絲等。可以互連電路以實現一個或多個功能。這些功能可以包括存儲結構、處理結構、傳感器、放大器、功率分配、輸入/輸出電路等。
[0074]本領域技術人員將認識到，提供以上實例僅用于說明的目的以進一步說明本發明的應用，而不打算以任何方式限制本發明。
[0075]在襯底上形成隔離層(未示出)。隔離層可以由例如低k介電材料形成，諸如氧化硅。可以通過本領域已知的任何合適的方法形成隔離層，諸如旋涂、化學汽相沉積(CVD)和等離子體增強化學汽相沉積(PECVD)。還應該注意，本領域技術人員應該認識到，隔離層可以進一步包括多個介電層。
[0076]可以在隔離層上形成再分配層(未示出)。可以通過再分配層橋接半導體管芯的有源電路層(未示出)從而使得半導體管芯104的有源電路層能夠連接至其輸入和輸出(I/o)端。
[0077]凸塊(微凸塊312)提供了將半導體管芯104與封裝襯底102連接的有效方法。凸塊是半導體管芯104的I/O端。在一些實施例中，凸塊(例如微凸塊312)可以是多個焊球。
[0078]在將半導體管芯(例如半導體管芯104)接合在封裝襯底102上之后，可以在封裝襯底102和安裝在封裝襯底102上方的多個半導體管芯(例如半導體管芯104)之間的間隙中形成底部填充材料層(未示出)。在一些實施例中，底部填充材料層可以是環氧樹脂，所述環氧樹脂被分散在封裝襯底102和半導體管芯104之間的間隙中。可以施加液態的環氧樹脂，并且可以在固化工藝之后硬化環氧樹脂。在可選的實施例中，底部填充層可以由可固化的材料形成，諸如基于聚合物的材料、基于樹脂的材料、聚酰亞胺、環氧樹脂和它們的任何組合。
[0079]可以通過旋涂工藝、干膜層壓工藝和/或類似物來形成底部填充層。具有底部填充材料層的一個有利特點是底部填充材料層有助于防止微凸塊312斷裂。此外，底部填充材料層有助于降低制造工藝期間半導體管芯104上的機械應力和熱應力。
[0080]圖4示出根據本發明各種實施例的在相鄰的半導體管芯之間安裝多個偽塊狀件之后圖3示出的半導體器件的截面圖。可以通過合適的接合技術將偽塊狀件402連接至封裝襯底102的頂面。偽塊狀件402可以由諸如玻璃、鋼鐵、硅和/或類似物的合適材料形成。
[0081]如圖4所示，偽塊狀件402與半導體管芯104齊平。參考圖1，封裝襯底102可以具有多個子部(subdivision)，每一個子部都容納有半導體管芯(例如半導體管芯104)。可以將偽塊狀件402設置在每一子部的四個角部上。因此，后續形成的模塑料層(圖5示出)不覆蓋每一子部的四個角部。
[0082]在可選的實施例中，偽塊狀件402可以是環形。返回參考圖2，在封裝襯底102的每一子部中，環形的偽塊狀件402可以覆蓋封裝襯底102的頂面的四個角部和四個邊緣區域，從而使得后續形成的模塑料層不覆蓋封裝襯底的頂面的四個角部和四個邊緣區域。
[0083]可以使用釋放層(release layer)(未示出)將偽塊狀件402暫時接合在封裝襯底102上。在一些實施例中，釋放層可以由基于環氧樹脂的熱釋材料形成。在可選的實施例中，釋放層可以由紫外(UV)膠形成，當其暴露于UV光時失去粘附特性。
[0084]可以通過任何合適的半導體制造技術在封裝襯底102上方形成釋放層。在一些實施例中，釋放層可以以液體分發隨后將其固化。在可選的實施例中，可以將釋放層層壓到封裝襯底102上。
[0085]圖4進一步示出形成在封裝襯底102的頂面上方的多個凸塊108。采用凸塊108將封裝襯底102與頂部封裝件連接(未示出但圖1中示出)。
[0086]圖5示出根據本發明各種實施例的在封裝襯底的頂部形成模塑料層之后圖4示出的半導體器件的截面圖。如圖5所示，半導體管芯104嵌入在模塑料層502中。模塑料層502可以由可固化的材料形成，諸如基于聚合物的材料、基于樹脂的材料、聚酰亞胺、環氧樹脂和它們的任何組合。應該注意，在整個說明書中，模塑料層可以可選地被稱為密封層。
[0087]可以通過旋涂工藝、注入模塑工藝和/或類似物形成模塑料層502。在封裝襯底102上具有模塑料層的一個有利特點是在半導體器件的工藝步驟(諸如背面研磨工藝)期間使用模塑料層502以防止封裝襯底102和位于封裝襯底102上方的半導體管芯104斷裂、彎曲、翹曲和/或類似故障等。
[0088]圖6示出根據本發明各種實施例的從封裝襯底卸離偽塊狀件之后圖5示出的半導體器件的截面圖。可以使用各種卸離工藝將偽塊狀件402從封裝襯底102分離。在一些實施例中，各種卸離工藝可以包括化學溶劑、UV曝光和/或類似工藝。
[0089]圖7示出根據本發明各種實施例的將切割工藝應用到圖6示出的半導體器件之后的單個芯片封裝件。切割工藝是本領域已知的，因此不再詳細論述。在單個的芯片封裝件的頂部接合頂部封裝件112以形成堆疊封裝件(如圖7所示)。以上參考圖1描述了堆疊封裝件的詳細結構，因此不再論述以避免重復。
[0090]圖8-12是根據另一實施例的處于制造堆疊封裝半導體器件的中間階段的截面圖。圖8示出的實施例的初始步驟與圖3示出的制造步驟相同，因此不再論述以避免重復。
[0091]除了圖9示出的偽塊狀件902是倒梯形而不是矩形之外，圖9-12類似于圖4_7。以上參考圖5-7描述了圖10示出的模塑料層沉積工藝、圖11示出的卸離工藝和圖12示出的切割工藝，因此不再論述以避免重復。
[0092]圖12示出根據本發明各種實施例的將切割工藝應用到圖11示出的半導體器件之后的單個芯片封裝件的截面圖。除了在模塑料層106的每一側有斜坡(例如，斜坡1102或斜坡1104)而不是臺階之外，半導體器件的結構類似于圖7示出的結構。換句話說，模塑料層106可以是梯形。斜坡(例如斜坡1102)和封裝襯底可以形成角。該角被稱為模塑料層106的側壁角。在一些實施例中，側壁角處于約50度至約80度的范圍。
[0093]圖13示出根據本發明各種實施例的另一單個芯片封裝件的截面圖。如圖13所示，單個芯片封裝件的截面圖類似于圖12示出的單個芯片封裝件的截面圖，除了模塑料層106是相同側的角部被剪切的矩形(如圖12所示)之外。換句話說，模塑料層106的截面圖由矩形部分和梯形部分的組合形成。
[0094]如圖13所示，在矩形部分上堆疊梯形部分。圖13的梯形部分類似于圖12示出的梯形的模塑料層。梯形部分具有角1302。在一些實施例中，角1302處于約50度至約80度的范圍。應該注意，圖7、圖12和圖13中的模塑料層的形狀僅僅是實例。其他形狀也包括在模塑料層106的各種實施例的范圍和精神內。
[0095]盡管已經詳細地描述了實施例及其優勢，但應該理解，可以在不背離所附權利要求限定的實施例的構思和范圍的情況下，進行各種改變、替換和更改。
[0096]而且，本申請的范圍并不僅限于本說明書中描述的工藝、機器、制造、材料組分、裝置、方法和步驟的特定實施例。作為本領域普通技術人員根據本發明應很容易理解，根據本發明可以利用現有的或今后開發的用于執行與本文所述相應實施例基本上相同的功能或者獲得基本上相同的結果的工藝、機器、制造、材料組分、裝置、方法或步驟。因此，所附權利要求預期在其范圍內包括這樣的工藝、機器、制造、材料組分、裝置、方法或步驟。
【權利要求】
1.一種器件，包括: 封裝部件，包括: 多個凸塊，形成在所述封裝部件上； 半導體管芯，安裝在所述封裝部件上； 介電材料，形成在所述封裝部件上方，所述封裝部件的頂面的四個角部沒有所述介電材料；以及 頂部封裝件，接合在所述封裝部件上，所述半導體管芯位于所述頂部封裝件和所述封裝部件之間。
2.根據權利要求1所述的器件，其中，所述介電材料形成位于所述封裝部件上方的模塑料層，并且所述半導體管芯嵌入在所述模塑料層中。
3.根據權利要求2所述的器件，其中，所述模塑料層是梯形。
4.根據權利要求3所述的器件，其中，所述梯形具有范圍在約50度至約80度之間的內角。
5.一種方法，包括: 在封裝襯底的頂面的子部中設置半導體管芯； 在所述子部的四個角部處設置偽塊狀件； 在所述封裝襯底的頂面上形成多個凸塊，以行和列的方式布置所述多個凸塊； 在所述封裝襯底的頂面上方沉積密封層，所述半導體管芯嵌入到所述密封層中； 從所述封裝襯底卸離所述偽塊狀件； 將所述封裝襯底切割成多個芯片封裝件；以及 將頂部封裝件連接至所述封裝襯底，其中: 在所述封裝襯底和所述頂部封裝件之間設置所述半導體管芯；并且 所述頂部封裝件和所述封裝襯底通過所述凸塊連接在一起。
6.根據權利要求5所述的方法，進一步包括: 將釋放層附接在所述封裝襯底的每一個角部上方； 將所述偽塊狀件通過所述釋放層附接至所述封裝襯底；以及 對所述封裝襯底實施釋放工藝以卸離所述偽塊狀件。
7.一種方法，包括: 在襯底的第一側上附接第一半導體管芯； 在所述襯底的所述第一側上附接第二半導體管芯； 在所述第一半導體管芯和所述第二半導體管芯之間附接偽塊狀件； 在所述襯底的第一側上方沉積模塑料層，其中所述第一半導體管芯、所述第二半導體管芯和所述偽塊狀件嵌入在所述模塑料層中；以及從所述襯底卸離所述偽塊狀件。
8.根據權利要求7所述的方法，進一步包括: 切割所述襯底以形成包括所述第一半導體管芯的第一芯片封裝件；以及在所述第一芯片封裝件上附接頂部封裝件，其中所述第一半導體管芯位于所述襯底和所述頂部封裝件之間。
9.根據權利要求7所述的方法，進一步包括:將所述偽塊狀件附接至所述襯底，其中所述偽塊狀件是圍繞所述第一半導體管芯的環。
10.根據權利要求7所述的方法，進一步包括:將所述偽塊狀件附接至所述襯底，其中所述偽塊狀件的形狀是矩形。
【文檔編號】H01L23/31GK104009007SQ201310190559
【公開日】2014年8月27日 申請日期:2013年5月21日 優先權日:2013年2月21日
【發明者】陳憲偉 申請人:臺灣積體電路制造股份有限公司