半導(dǎo)體器件、集成電路及其制造方法
【專利摘要】本發(fā)明涉及半導(dǎo)體器件、集成電路及其制造方法。半導(dǎo)體器件的一個(gè)實(shí)施例包括：具有第一側(cè)面和與第一側(cè)面相對(duì)的第二側(cè)面的半導(dǎo)體主體。半導(dǎo)體器件進(jìn)一步包括：第一接觸溝槽，其在第一側(cè)面處延伸到半導(dǎo)體主體中。第一接觸溝槽包括電耦合到與第一接觸溝槽鄰近的半導(dǎo)體主體的第一導(dǎo)電材料。半導(dǎo)體器件進(jìn)一步包括：第二接觸溝槽，其在第二側(cè)面處延伸到半導(dǎo)體主體中。第二接觸溝槽包括電耦合到與第二接觸溝槽鄰近的半導(dǎo)體主體的第二導(dǎo)電材料。
【專利說明】半導(dǎo)體器件、集成電路及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件、集成電路及其制造方法。
【背景技術(shù)】
[0002]半導(dǎo)體器件和集成電路形成在半導(dǎo)體主體(例如，包括其上的可選的(多個(gè))半導(dǎo)體層的半導(dǎo)體襯底)中。作為例子，諸如離子注入、層沉積和刻蝕之類的工藝允許將功能區(qū)(例如，η摻雜區(qū)和P摻雜區(qū)與電介質(zhì))引入半導(dǎo)體主體中。半導(dǎo)體器件和集成電路關(guān)于每個(gè)芯片面積的可靠性和功能性受到限制。因此，存在對(duì)改進(jìn)的解決方案的需要。

【發(fā)明內(nèi)容】

[0003]根據(jù)半導(dǎo)體器件的實(shí)施例，半導(dǎo)體器件包括:半導(dǎo)體主體，其包括第一側(cè)面和與第一側(cè)面相對(duì)的第二側(cè)面。半導(dǎo)體器件進(jìn)一步包括:第一接觸溝槽，其在第一側(cè)面處延伸到半導(dǎo)體主體中。第一接觸溝槽包括電耦合到與第一接觸溝槽鄰近的半導(dǎo)體主體的第一導(dǎo)電材料。半導(dǎo)體器件進(jìn)一步包括:第二接觸溝槽，其在第二側(cè)面處延伸到半導(dǎo)體主體中。第二接觸溝槽包括電耦合到與第二接觸溝槽鄰近的半導(dǎo)體主體的第二導(dǎo)電材料。
[0004]根據(jù)集成電路的實(shí)施例，集成電路包括:半導(dǎo)體主體，其包括第一側(cè)面和與第一側(cè)面相對(duì)的第二側(cè)面。半導(dǎo)體主體進(jìn)一步包括經(jīng)由深溝槽隔離來電絕緣的第一電路部分和第二電路部分。半導(dǎo)體主體經(jīng)由第二側(cè)面附接到載體。半導(dǎo)體主體進(jìn)一步包括沿著第二側(cè)面處的表面的臺(tái)階。
[0005]根據(jù)制造集成電路的方法的實(shí)施例，方法包括:在包括第一側(cè)面和與第一側(cè)面相對(duì)的第二側(cè)面的半導(dǎo)體主體中形成第一電路部分和第二電路部分。方法進(jìn)一步包括:在第一電路部分與第二電路部分之間的半導(dǎo)體主體中形成深溝槽隔離。方法進(jìn)一步包括:沿著第二側(cè)面處的表面在半導(dǎo)體主體中形成臺(tái)階。方法進(jìn)一步包括:經(jīng)由第二側(cè)面將半導(dǎo)體主體附接到載體。
[0006]根據(jù)制造半導(dǎo)體主體的方法，方法包括:在襯底的第一側(cè)面上形成圖案。方法進(jìn)一步包括:在襯底的第一側(cè)面上形成半導(dǎo)體層。方法進(jìn)一步包括:經(jīng)由半導(dǎo)體層的表面將襯底和半導(dǎo)體層附接到載體。方法進(jìn)一步包括:從與第一側(cè)面相對(duì)的第二側(cè)面去除襯底。
[0007]根據(jù)制造半導(dǎo)體器件的方法，方法包括:在半導(dǎo)體主體的第一側(cè)面處形成柵極電介質(zhì)和柵極電極。方法進(jìn)一步包括:在與第一側(cè)面相對(duì)的半導(dǎo)體主體的第二側(cè)面處形成至少一個(gè)第一導(dǎo)電層。方法進(jìn)一步包括:在該至少一個(gè)第一導(dǎo)電層上形成導(dǎo)電層圖案，其中，導(dǎo)電層圖案的厚度在0.5 μ m與50 μ m之間調(diào)整。
[0008]根據(jù)閱讀以下的詳細(xì)說明書并且根據(jù)觀察附圖，本領(lǐng)域的普通技術(shù)人員將認(rèn)識(shí)到附加的特征和優(yōu)點(diǎn)。
【專利附圖】

【附圖說明】
[0009]附圖被包括以提供對(duì)本發(fā)明的進(jìn)一步理解，并且被并入且構(gòu)成該說明書的一部分。圖圖示了本發(fā)明的實(shí)施例，并且與說明書一起用來解釋本發(fā)明的原理。將容易地領(lǐng)會(huì)本發(fā)明的其它實(shí)施例和意圖的優(yōu)點(diǎn)，這是因?yàn)橥ㄟ^參照以下的詳細(xì)說明書它們將變得更好理解。圖的元件不必相對(duì)于彼此成比例。同樣的參考數(shù)字標(biāo)示相應(yīng)的類似部分。
[0010]圖1是包括半導(dǎo)體主體的第一側(cè)面處的第一接觸溝槽以及半導(dǎo)體主體的第二側(cè)面處的第二接觸溝槽的半導(dǎo)體器件的一部分的示意與簡(jiǎn)化的橫截面視圖。
[0011]圖2A是根據(jù)一個(gè)實(shí)施例的包括電耦合到第二接觸溝槽的η摻雜區(qū)和P摻雜區(qū)的圖1中圖示的半導(dǎo)體主體的一部分的示意橫截面視圖。
[0012]圖2Β是根據(jù)另一個(gè)實(shí)施例的包括電耦合到第二接觸溝槽的η摻雜區(qū)和ρ摻雜區(qū)的圖1中圖示的半導(dǎo)體主體的一部分的示意橫截面視圖。
[0013]圖2C是根據(jù)一個(gè)實(shí)施例的包括電耦合到第二接觸溝槽的η+摻雜區(qū)的圖1中圖示的半導(dǎo)體主體的一部分的示意橫截面視圖。
[0014]圖2D是包括具有側(cè)壁角α的第二接觸溝槽的圖1中圖示的半導(dǎo)體主體的一部分的示意橫截面視圖。
[0015]圖3是包括半導(dǎo)體主體的第一側(cè)面處的第一接觸溝槽和半導(dǎo)體主體的第二側(cè)面處的第二接觸溝槽的垂直場(chǎng)效應(yīng)晶體管的一部分的示意橫截面視圖。
[0016]圖4是經(jīng)由半導(dǎo)體主體的第二側(cè)面來安裝到載體的圖3的垂直場(chǎng)效應(yīng)晶體管的一部分的示意橫截面視圖。
[0017]圖5是半導(dǎo)體主體的一部分的示意橫截面視圖，所述半導(dǎo)體主體在相對(duì)的第一側(cè)面512和第二側(cè)面517處包括數(shù)個(gè)半導(dǎo)體器件，并且在半導(dǎo)體主體的第一側(cè)面處包括第一接觸溝槽，并且在半導(dǎo)體主體的第二側(cè)面處包括第二接觸溝槽。
[0018]圖6是包括經(jīng)由深溝槽隔離電絕緣的電路區(qū)塊的集成電路的一部分的示意橫截面視圖。
[0019]圖7是根據(jù)實(shí)施例的制造集成電路的方法的簡(jiǎn)化流程圖。
[0020]圖8Α是于在第一電路部分與第二電路部分之間在第一側(cè)面處形成深溝槽隔離并且從與第一側(cè)面相對(duì)的第二側(cè)面去除半導(dǎo)體主體之后，半導(dǎo)體主體的示意橫截面視圖。
[0021]圖8Β是在從第二電路部分802中的第二側(cè)面817去除一部分半導(dǎo)體主體805之后的圖8Α的半導(dǎo)體主體的示意橫截面視圖。
[0022]圖8C是在形成與第一電路部分和第二電路部分中的第二側(cè)面處的半導(dǎo)體主體鄰近的電介質(zhì)層之后的圖8Β的半導(dǎo)體主體805的示意橫截面視圖。
[0023]圖8D是在去除第二側(cè)面處的第一電路部分中的電介質(zhì)層之后的圖8C的半導(dǎo)體主體的示意橫截面視圖。
[0024]圖9是根據(jù)實(shí)施例的制造半導(dǎo)體主體的方法的簡(jiǎn)化流程圖。
[0025]圖1OA是于在襯底的第一側(cè)面上形成層之后的襯底的示意橫截面視圖。
[0026]圖1OB是在導(dǎo)致圖案化的層的使層圖案化之后的圖1OA的襯底的示意橫截面視圖。
[0027]圖1OC是于在襯底的第一側(cè)面上形成半導(dǎo)體層之后的圖1OB的襯底的示意橫截面視圖。
[0028]圖1OD是在將襯底和半導(dǎo)體層附接到載體之后并且在移除襯底之后的圖1OC的半導(dǎo)體層的示意橫截面視圖。[0029]圖1OE是在去除圖案化的層之后的圖1OD的半導(dǎo)體層的示意橫截面視圖。
[0030]圖1lA至IlD和12A至12C圖示了制造在半導(dǎo)體主體的背側(cè)面包括導(dǎo)電層圖案的半導(dǎo)體器件的不同實(shí)施例的示意橫截面視圖。
【具體實(shí)施方式】
[0031]在以下的詳細(xì)說明書中，參照附圖，所述附圖形成詳細(xì)說明書一部分，并且在所述附圖中借助于圖示示出了具體實(shí)施例(在其中可以實(shí)踐本發(fā)明)。應(yīng)該理解的是，在不離開本發(fā)明范圍的情況下，可以利用其它實(shí)施例并且可以進(jìn)行結(jié)構(gòu)或邏輯改變。例如，可以結(jié)合或連同其它實(shí)施例來使用針對(duì)一個(gè)實(shí)施例圖示或描述的特征，以產(chǎn)生還有另外的實(shí)施例。意圖的是，本發(fā)明包括這種修改和變化。通過使用不應(yīng)理解為限制所附權(quán)利要求范圍的具體語言來描述例子。
[0032]圖不按比例且僅用于說明的目的。出于清楚，除非另外陳述，否則在不同的圖中已經(jīng)由相同的參考符號(hào)標(biāo)示相應(yīng)的元件。
[0033]諸如“第一”、“第二”等等之類的術(shù)語用來描述各種元件、區(qū)域、部分等，并且也不意圖是限制性的。遍及說明書，相同的術(shù)語指的是相同的元件。
[0034]術(shù)語“具有”、“包含”、“包括了”、“包括”等等都是開放性的，并且術(shù)語指示所陳述的結(jié)構(gòu)、元件或特征的存在，但不排除附加的元件或特征。
[0035]冠詞“一”、“一個(gè)”和“該”意圖包括復(fù)數(shù)以及單數(shù)，除非上下文清楚地另有指示。
[0036]通過指示靠近摻雜類型“η”或“ρ”的“ _ ”或“ + ”，圖圖示了相對(duì)的摻雜濃度。例如，“η_”意指低于“η”摻雜區(qū)摻雜濃度的摻雜濃度，而“η+”摻雜區(qū)具有比“η”摻雜區(qū)更高的摻雜濃度。相同的相對(duì)摻雜濃度的摻雜區(qū)不必具有相同的絕對(duì)摻雜濃度。例如，兩個(gè)不同的“η”摻雜區(qū)可以具有相同或不同的絕對(duì)摻雜濃度。
[0037]術(shù)語“電連接”描述了電連接元件之間的永久低歐姆連接，例如有關(guān)元件之間的直接接觸或經(jīng)由金屬和/或高摻雜半導(dǎo)體的低歐姆連接。術(shù)語“電耦合”包括適配于信號(hào)傳輸?shù)囊粋€(gè)或多個(gè)介入元件可以被提供在電耦合元件(例如可控制為在第一狀態(tài)下暫時(shí)提供低歐姆連接而在第二狀態(tài)下暫時(shí)提供高歐姆電去耦合的元件)之間。
[0038]圖1是根據(jù)實(shí)施例的半導(dǎo)體器件100的一部分的示意和簡(jiǎn)化橫截面視圖。半導(dǎo)體器件100包括半導(dǎo)體主體105。根據(jù)實(shí)施例，半導(dǎo)體主體105是單晶硅襯底。根據(jù)其它實(shí)施例，半導(dǎo)體襯底105包括其它半導(dǎo)體材料，例如SiC或GaN。半導(dǎo)體主體105可以進(jìn)一步不包括半導(dǎo)體層，或者進(jìn)一步包括一個(gè)或多個(gè)半導(dǎo)體層，例如半導(dǎo)體襯底上的外延半導(dǎo)體層。
[0039]半導(dǎo)體器件100進(jìn)一步包括第一側(cè)面112(例如，半導(dǎo)體主體105的正側(cè)面)處的第一接觸溝槽Iio和第二側(cè)面117 (例如，半導(dǎo)體主體105的背側(cè)面)處的第二接觸溝槽115。
[0040]第一接觸溝槽110包括第一導(dǎo)電材料114而第二接觸溝槽115包括第二導(dǎo)電材料119。第一導(dǎo)電材料114和第二導(dǎo)電材料119可以是相同的，從而允許使用相同的工藝設(shè)備用于形成這些材料。第一材料114和第二材料119還可以彼此不同或者部分不同，從而允許導(dǎo)電材料對(duì)于第一側(cè)面112和第二側(cè)面117處的要求的改進(jìn)調(diào)整。
[0041 ] 半導(dǎo)體器件100進(jìn)一步包括特定于半導(dǎo)體器件100的已知元件。在一個(gè)實(shí)施例中，半導(dǎo)體器件100是二極管，并且包括P摻雜陽(yáng)極和η摻雜陰極。在另一個(gè)實(shí)施例中，半導(dǎo)體器件100是場(chǎng)效應(yīng)晶體管(FET)，并且至少包括源極區(qū)、主體區(qū)、漏極區(qū)、柵極電介質(zhì)和柵極電極。根據(jù)實(shí)施例，半導(dǎo)體器件是包括第一器件端子(例如，第一側(cè)面112處的源極端子或陽(yáng)極端子)和第二器件端子(例如，第二側(cè)面117處的漏極端子或陰極端子)的垂直半導(dǎo)體器件。
[0042]第一側(cè)面112和第二側(cè)面117處(S卩，兩個(gè)側(cè)面112、117處)的接觸溝槽的形成允許改進(jìn)半導(dǎo)體器件(例如，諸如金屬氧化物FET (MOSFET)之類的功率半導(dǎo)體器件)的數(shù)個(gè)方面。作為例子，當(dāng)以適當(dāng)?shù)膶?dǎo)電材料(例如，Cu或W與Cu的組合，或W與Cu及(多個(gè))阻擋層的組合)至少部分填充溝槽時(shí)，壓縮應(yīng)變(compressive strain)可以在由娃制成或包括硅的半導(dǎo)體主體105中被誘導(dǎo)。在這種情況下，壓縮應(yīng)變可以不僅存在于垂直FET的溝道區(qū)中，而且還存在于以下的層，例如外延層和/或半導(dǎo)體襯底中。作為例子，壓縮應(yīng)變可以經(jīng)由接觸溝槽的相應(yīng)圖案來分布在芯片區(qū)域，例如在單元區(qū)域和/或邊緣區(qū)域中要求較高電荷載流子遷移率的(多個(gè))區(qū)域可以包括較高比例的接觸溝槽的區(qū)域。因此可以調(diào)整芯片區(qū)域之上的電流密度分布。作為例子，用比單元區(qū)域中更高的邊緣區(qū)域中的接觸溝槽的比例區(qū)域，可以實(shí)現(xiàn)增加晶體管器件的邊緣區(qū)域中的電流密度能力。從而，可以在邊緣區(qū)域中增加壓縮應(yīng)變以及因而增加硅中的電荷載流子遷移率。
[0043]在一個(gè)實(shí)施例中，第二接觸溝槽115的寬度W2范圍在0.1微米至10微米之間。同樣地,第一接觸溝槽Iio的寬度W1范圍可以在0.1微米至2微米之間。
[0044]在一個(gè)實(shí)施例中，第二接觸溝槽115的深度d2范圍在0.1微米至50微米之間。同樣地，第一接觸溝槽110的深度Cl1范圍在0.1微米至5微米之間。
[0045]在第一側(cè)面112上，可以布置第一接觸溝槽的圖案。第一接觸溝槽或至少一些第一接觸溝槽可以關(guān)于寬度、深度、錐度(taper)和接觸溝槽幾何形狀中的一項(xiàng)或多項(xiàng)而不同。例如，接觸溝槽幾何形狀包括條紋、閉合環(huán)路和多邊形。第一接觸溝槽或至少一些第一接觸溝槽也可以關(guān)于第一導(dǎo)電材料而不同。作為例子，第一接觸材料包括T1、TiN、W、Tiff,Ta、Cu、Al、AlSiCu、AlCu、除了半導(dǎo)體主體105的材料之外的摻雜半導(dǎo)體材料和碳納米管中的一種或其組合。此外，第一接觸溝槽可以附加地包括(多個(gè))擴(kuò)散阻擋層和電介質(zhì)，例如氧化鋁(例如，Al2O3)和/或氮化鋁(例如，AlN)。
[0046]在第二側(cè)面117處，可以布置第二接觸溝槽的圖案。第二接觸溝槽或至少一些第二接觸溝槽可以關(guān)于寬度、深度、錐度和接觸溝槽幾何形狀中的一項(xiàng)或多項(xiàng)而不同。例如，接觸溝槽幾何形狀包括條紋、閉合環(huán)路和多邊形。第二接觸溝槽或至少一些第二接觸溝槽也可以關(guān)于第一導(dǎo)電材料而不同。作為例子，第二接觸材料包括T1、TiN、W、TiW、Ta、Cu、Al、AlSiCu, AlCu、除了半導(dǎo)體主體105的材料之外的摻雜半導(dǎo)體材料和碳納米管中的一種或其組合。此外，第二接觸溝槽可以附加地包括(多個(gè))擴(kuò)散阻擋層和電介質(zhì)，例如氧化鋁(例如，Al2O3)和/或氮化鋁(例如，AlN)。
[0047]除了由通過第一側(cè)面112處的第一接觸溝槽110和第二側(cè)面117處的第二接觸溝槽115誘導(dǎo)的壓縮應(yīng)變導(dǎo)致的改進(jìn)的整體電荷載流子遷移率的有益效果之外，第一接觸溝槽110和第二接觸溝槽115還允許半導(dǎo)體主體105內(nèi)的改進(jìn)的熱導(dǎo)率。作為例子，在半導(dǎo)體器件100的工作期間的半導(dǎo)體主體105中生成的熱量可以經(jīng)由第一接觸溝槽110和第二接觸溝槽115以及第一側(cè)面112和第二側(cè)面117來更高效地耗散。在改進(jìn)半導(dǎo)體主體105內(nèi)的熱耗散的情況下，可以適當(dāng)?shù)?即關(guān)于導(dǎo)電材料的導(dǎo)熱能力)選擇第一導(dǎo)電材料114和第二導(dǎo)電材料119。[0048]圖2A是根據(jù)一個(gè)實(shí)施例的在圖1中圖示的半導(dǎo)體主體105的一部分120b的示意橫截面視圖，其包括電耦合到第二接觸溝槽115的導(dǎo)電材料119的n+摻雜區(qū)1250和p+摻雜區(qū)1260。在圖2A中示出的實(shí)施例中，n+摻雜區(qū)與比第二溝槽115的第二部分更接近第二側(cè)面117的第二接觸溝槽115的第一部分鄰接，該第二溝槽115的第二部分與P+摻雜區(qū)1260鄰接。換句話說，當(dāng)將第二溝槽115的頂側(cè)面限定為比第二接觸溝槽115的底側(cè)面更接近第二側(cè)面117時(shí)，P+摻雜區(qū)1260與第二接觸溝槽115的底側(cè)面鄰接。n+摻雜區(qū)1250和P+摻雜區(qū)1260嵌入由半導(dǎo)體主體105的η摻雜部分圍繞的ρ型井127中。作為例子，ρ型井127可以是形成在第二側(cè)面117處的η溝道FET的主體區(qū)，P+摻雜區(qū)1260可以是主體接觸區(qū)，而η+摻雜區(qū)1250可以是源極區(qū)。
[0049]圖2Β是根據(jù)另一個(gè)實(shí)施例的在圖1中圖示的半導(dǎo)體主體105的一部分120b的示意橫截面視圖，其包括電耦合到第二接觸溝槽115的導(dǎo)電材料119的n+摻雜區(qū)1251和p+摻雜區(qū)1261。在圖2B中圖示的實(shí)施例中，P+摻雜區(qū)1261與比第二接觸溝槽115的第二部分更接近第二側(cè)面117的第二接觸溝槽115的第一部分鄰接，該第二接觸溝槽115的第二部分與n+摻雜區(qū)1251鄰接。換句話說，當(dāng)將第二接觸溝槽115的頂側(cè)面限定為比第二接觸溝槽115的底側(cè)面更接近第二側(cè)面117時(shí)，n+摻雜區(qū)1251與第二接觸溝槽115的底側(cè)面鄰接。n+摻雜區(qū)1251和ρ+摻雜區(qū)1261由半導(dǎo)體主體105的η摻雜部分圍繞。作為例子，η摻雜區(qū)1251可以是ρ溝道FET的主體接觸區(qū)，而ρ摻雜區(qū)1261可以是ρ溝道FET的源極區(qū)。
[0050]圖2C是根據(jù)一個(gè)實(shí)施例的在圖1中圖示的半導(dǎo)體主體105的一部分120b的示意橫截面視圖，其包括電耦合到第二接觸溝槽115的導(dǎo)電材料119的n+摻雜區(qū)128。n+摻雜區(qū)128可以是高η摻雜半導(dǎo)體襯底(例如，高η摻雜硅襯底)的一部分。作為例子，第二接觸溝槽115中的導(dǎo)電材料119可以與半導(dǎo)體芯片背側(cè)面處的垂直FET的漏極電耦合。
[0051]圖2D是在圖1中圖示的半導(dǎo)體主體105的一部分120b的示意橫截面視圖，其包括具有相對(duì)于垂直于第二側(cè)面117的方向的側(cè)壁角α的第二接觸溝槽115。根據(jù)實(shí)施例，側(cè)壁角α范圍在0°至44°之間。作為半導(dǎo)體主體105的一部分的η+摻雜區(qū)128電耦合到第二接觸溝槽115中的導(dǎo)電材料119。與圖2C中圖示的實(shí)施例類似，η+摻雜區(qū)域128可以是高η摻雜半導(dǎo)體襯底(例如，高η摻雜硅襯底)的一部分。作為例子，第二接觸溝槽115中的導(dǎo)電材料119可以與半導(dǎo)體芯片的背側(cè)面處的垂直FET的漏極電耦合。
[0052]圖3是根據(jù)實(shí)施例的垂直功率FET 300的一部分的示意橫截面視圖。垂直功率FET 300包括半導(dǎo)體主體305，例如單晶硅半導(dǎo)體主體。半導(dǎo)體主體305包括η+摻雜半導(dǎo)體襯底306 (例如，η+摻雜硅襯底)和η摻雜半導(dǎo)體層307 (例如，η+摻雜半導(dǎo)體襯底306上的η摻雜外延硅層)。作為例子，η摻雜的濃度和半導(dǎo)體層307的厚度可以被選擇，以滿足例如阻塞電壓(blocking voltage)能力和導(dǎo)通狀態(tài)電阻的要求。
[0053]垂直功率FET 300進(jìn)一步包括第一側(cè)面312 (例如，半導(dǎo)體主體305的正側(cè)面)處的第一接觸溝槽310和第二側(cè)面317 (例如，半導(dǎo)體主體305的背側(cè)面)處的第二接觸溝槽315。
[0054]第一接觸溝槽310包括第一導(dǎo)電材料314，而第二接觸溝槽315包括第二導(dǎo)電材料319。參照?qǐng)D1描述的關(guān)于接觸溝槽的形狀和材料以及填料的細(xì)節(jié)適用于第一接觸溝槽310和第二接觸溝槽315以及第一導(dǎo)電材料314和第二導(dǎo)電材料319。[0055]垂直功率FET 300進(jìn)一步包括從第一側(cè)面312延伸到η摻雜半導(dǎo)體層307中的柵極溝槽330。在每個(gè)柵極溝槽330中，電介質(zhì)結(jié)構(gòu)331使柵極電極332與可選的場(chǎng)電極333電絕緣。柵極電極332和場(chǎng)電極可以由導(dǎo)電材料(例如，諸如摻雜多晶硅之類的摻雜半導(dǎo)體材料和/或金屬)組成或包括導(dǎo)電材料(例如，諸如摻雜多晶硅之類的摻雜半導(dǎo)體材料和/或金屬)。垂直功率FET 300可以不包括任何可選的場(chǎng)電極，也可以包括一個(gè)、兩個(gè)、三個(gè)或者甚至更多的可選的場(chǎng)電極。若干可選的場(chǎng)電極可以取決于垂直功率FET 300的電壓阻塞要求?？蛇x的場(chǎng)電極可以沿著垂直于第一側(cè)面312的垂直方向交替地布置。作為例子，場(chǎng)電極可以電耦合到垂直功率FET 300的源極電勢(shì)。電介質(zhì)結(jié)構(gòu)331可以包括若干電介質(zhì)材料或電介質(zhì)部分，例如諸如柵極氧化物之類柵極電介質(zhì)、諸如場(chǎng)氧化物之類的場(chǎng)電介質(zhì)和諸如頂氧化物之類的頂電介質(zhì)。電介質(zhì)結(jié)構(gòu)331的柵極電介質(zhì)部分位于柵極電極332與ρ摻雜主體區(qū)335之間。ρ摻雜主體區(qū)335經(jīng)由ρ+摻雜主體接觸區(qū)336電耦合到第一側(cè)面312處的第一接觸溝槽310的第一導(dǎo)電材料314。同樣地，η+摻雜源極區(qū)337電耦合到第一側(cè)面312處的第一接觸溝槽310的第一導(dǎo)電材料314。在垂直功率FET 300中，可以經(jīng)由施加到柵極電極332的電壓來控制與源極區(qū)337和η摻雜半導(dǎo)體層307之間的柵極電介質(zhì)鄰接的溝道區(qū)的導(dǎo)電性。
[0056]第一導(dǎo)電材料314電連接到與垂直功率FET 300的不同晶體管單元的源極區(qū)337和主體區(qū)335互連的第一導(dǎo)電層340。第一導(dǎo)電材料314和第一導(dǎo)電層340的材料可以是相同的，或包括共同的構(gòu)成部分，例如(多個(gè))金屬、(多個(gè))金屬合金、(多個(gè))金屬娃化物、(多個(gè))摻雜半導(dǎo)體材料或其組合。換句話說，第一導(dǎo)電材料314和第一導(dǎo)電層340的材料一起形成連續(xù)的導(dǎo)電材料。作為例子，第一導(dǎo)電材料314和第一導(dǎo)電層340可以通過相同的制造工藝(例如，化學(xué)氣相沉積(CVD )、物理氣相沉積(P VD )、原子層沉積(A LD )、濺射工藝、電鍍或其組合)來形成。
[0057]在垂直功率FET 300中，電流在第一側(cè)面312處的第一接觸溝槽310與第二側(cè)面317處的第二接觸溝槽315之間流動(dòng)。第二側(cè)面317處的第二接觸溝槽315和第二導(dǎo)電材料319構(gòu)成漏極接觸。主體區(qū)335與第二側(cè)面317之間的η.摻雜半導(dǎo)體襯底306和η摻雜半導(dǎo)體層307形成垂直功率FET 300的漂移區(qū)。與第一側(cè)面312處的第一導(dǎo)電材料314和導(dǎo)電層340類似，第二導(dǎo)電材料319電連接到第二導(dǎo)電層341。第二導(dǎo)電材料319和第二導(dǎo)電層341的材料可以是相同的，或可以包括共同的構(gòu)成部分，例如(多個(gè))金屬、(多個(gè))金屬合金、(多個(gè))金屬硅化物、(多個(gè))摻雜半導(dǎo)體材料或其組合。換句話說，第二導(dǎo)電材料319和第二導(dǎo)電層341的材料一起形成連續(xù)的導(dǎo)電材料。作為例子，第二導(dǎo)電材料319和第二導(dǎo)電層341可以用相同的制造工藝(例如，化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、濺射工藝、電鍍或其組合)來形成。
[0058]在圖3中圖示的實(shí)施例中，包括第二導(dǎo)電材料319和第二導(dǎo)電層341材料的連續(xù)導(dǎo)電材料覆蓋第二側(cè)面317處的半導(dǎo)體主體305的表面。第二側(cè)面317處的連續(xù)導(dǎo)電材料的外表面345主要是平坦的，并且包括與第二接觸溝槽315 —致的凹槽346。凹槽346提供了如將參照?qǐng)D4所描述的那樣的第二接觸溝槽315的另一益處。
[0059]圖4是經(jīng)由半導(dǎo)體主體305的第二側(cè)面317來安裝到載體352 (例如，引線框)的圖3的垂直場(chǎng)效應(yīng)晶體管300的一部分350的示意橫截面視圖。當(dāng)例如通過擴(kuò)散焊接工藝，在垂直場(chǎng)效應(yīng)晶體管300的第二側(cè)面317處的連續(xù)接觸材料與載體352之間形成焊料354時(shí)，凹槽344在連續(xù)接觸材料與載體352之間保留為空隙355。由于空隙355與第二接觸溝槽315是一致的,所以空隙355的布置(例如，空隙355之間的距離和空隙355的橫向尺寸)可以通過第二接觸溝槽319的形成來調(diào)整。這允許了關(guān)于已知工藝(在第二側(cè)面317處缺乏空隙的預(yù)定義圖案)的益處。在已知工藝中，具有數(shù)個(gè)10 μ m或者甚至大于50 μ m的橫向尺寸的空隙在半導(dǎo)體主體與載體之間源于焊接工藝(例如擴(kuò)散焊接)。具有該大小的橫向尺寸的空隙對(duì)器件的半導(dǎo)體主體中已經(jīng)生成的熱量的耗散有負(fù)面影響。作為例子，隨著增加的空隙的橫向尺寸，有害或者甚至破壞性的電流絲(current filament)的風(fēng)險(xiǎn)增加。第二側(cè)面317處的第二接觸溝槽315和源于其的空隙355允許改進(jìn)器件的半導(dǎo)體主體中生成的熱量的耗散，并且允許抵消有害或者甚至破壞性的電流絲的出現(xiàn)。垂直場(chǎng)效應(yīng)晶體管300的第一側(cè)面312和/或第二側(cè)面317的接觸溝槽由于優(yōu)良的散熱能力(與圍繞的半導(dǎo)體主體相比)改進(jìn)了散熱。接觸溝槽的圖案可以適配于例如通過使接觸溝槽集中在接合線附近來實(shí)現(xiàn)半導(dǎo)體主體內(nèi)的均勻熱量分布?？梢酝ㄟ^調(diào)整半導(dǎo)體主體中接觸溝槽的分布、密度、寬度和深度來進(jìn)一步影響半導(dǎo)體主體內(nèi)的熱分布。作為例子，接觸溝槽可以從背側(cè)面深度延伸到半導(dǎo)體主體中，并且接近正側(cè)面處或正側(cè)面附近的pn結(jié)。pn結(jié)處生成的熱量從而可以經(jīng)由接觸溝槽耗散到背側(cè)面。
[0060]圖5是η摻雜半導(dǎo)體主體505的一部分的示意橫截面視圖，該η摻雜半導(dǎo)體主體505在相對(duì)的第一側(cè)面512和第二側(cè)面517處包括半導(dǎo)體器件，并且在半導(dǎo)體主體505的第一側(cè)面512處包括第一接觸溝槽510，并且在半導(dǎo)體主體505的第二側(cè)面517處包括第二接觸溝槽 515a、515b。
[0061]在圖5中圖示半導(dǎo)體器件和半導(dǎo)體區(qū)作為例子。這些例子包括垂直溝槽FET 560、平面柵極FET 561、第二側(cè)面517處的FET的主體結(jié)構(gòu)562、第二側(cè)面517處的n+摻雜半導(dǎo)體區(qū)564的第一接觸563、第二側(cè)面517處的p+摻雜半導(dǎo)體區(qū)566的第二接觸565和包括第二導(dǎo)電材料519b的第二接觸溝槽515b，該第二導(dǎo)電材料519b電耦合到與第二接觸溝槽515b鄰近的n+摻雜區(qū)564b和p+摻雜區(qū)566b。
[0062]垂直溝槽FET 560進(jìn)一步包括柵極溝槽530。每個(gè)柵極溝槽530都包括電介質(zhì)結(jié)構(gòu)531。電介質(zhì)結(jié)構(gòu)531使柵極電極532和場(chǎng)電極533與圍繞的η摻雜半導(dǎo)體主體505電絕緣。P摻雜主體區(qū)535和η.摻雜源極區(qū)537位于柵極溝槽530之間并且與柵極溝槽530鄰接。P摻雜主體區(qū)經(jīng)由P+摻雜主體接觸區(qū)536電耦合到第一接觸溝槽510中的第一導(dǎo)電材料514。
[0063]平面柵極FET 561包括經(jīng)由柵極電介質(zhì)571與ρ摻雜主體區(qū)575電絕緣的平面柵極電極572，例如多晶硅柵極電極。平面柵極FET 561進(jìn)一步包括ρ摻雜主體區(qū)575、η+摻雜源極區(qū)577和η.摻雜漏極區(qū)578。在ρ摻雜主體區(qū)575中，形成ρ+摻雜主體接觸區(qū)576。
[0064]主體結(jié)構(gòu)562包括用第二導(dǎo)電材料519a填充的第二接觸溝槽515a。第二導(dǎo)電材料519a電耦合到ρ摻雜主體區(qū)585和n+摻雜源極/漏極區(qū)587。
[0065]在第一側(cè)面512，由第一電介質(zhì)591a圍繞的第一接觸圖案590a、由第二電介質(zhì)591b圍繞的第一布線圖案592a、由第三電介質(zhì)591c圍繞的第二接觸圖案590b和第二布線圖案592b構(gòu)成或形成配置為與形成于第一側(cè)面512的半導(dǎo)體主體505中的元件連接和互連的第一側(cè)面512處的布線區(qū)域的一部分。布線區(qū)域中的一些元件可以一起形成，即由連續(xù)且相同的材料形成。作為例子，可以一起處理第二布線圖案592b和第二接觸圖案590b。[0066]與第一側(cè)面512處的布線區(qū)域類似，包括第一接觸563和第二接觸565的第三接觸圖案590c、圍繞第三接觸圖案590c的第四電介質(zhì)591d和第三布線圖案592c構(gòu)成或形成第二側(cè)面517處的布線區(qū)域的一部分。
[0067]圖6是包括經(jīng)由深溝槽隔離603電絕緣的第一電路區(qū)塊601和第二電路區(qū)塊602的集成電路600的一部分的示意橫截面視圖。深溝槽隔離603可以包括經(jīng)由諸如氧化物(例如SiO2)之類的電介質(zhì)603b與圍繞的半導(dǎo)體主體605電絕緣的多晶硅603a。根據(jù)另一個(gè)實(shí)施例，深溝槽隔離603缺乏導(dǎo)電材料。第一電路區(qū)塊601和第二電路區(qū)塊602中的每個(gè)都包括功能元件，例如形成在半導(dǎo)體主體605中或上的電極、η摻雜和/或ρ摻雜半導(dǎo)體區(qū)、或電介質(zhì)。第一電路區(qū)塊是功率器件，例如可以是單溝道型或多溝道型(例如雙溝道型)的功率FET或功率雙擴(kuò)散金屬氧化物半導(dǎo)體FET(DMOSFET)。在多溝道型FET的情況下，公共漏極可以在第二側(cè)面617 (例如，背側(cè)面)處，而分離源極可以在第一側(cè)面612 (例如，正側(cè)面)處。第二電路區(qū)塊602包括模擬和/或數(shù)字電路，例如柵極驅(qū)動(dòng)器。
[0068]半導(dǎo)體主體605包括沿著第二側(cè)面617處的表面的臺(tái)階606。第二電路區(qū)塊602的厚度d2(l小于第一電路區(qū)塊601的厚度d1(l。臺(tái)階606的高度h范圍可以在0.2 μ m至10 μ m之間。第二側(cè)面617處的電介質(zhì)608進(jìn)一步電隔離第二電路區(qū)塊602。
[0069]包括例如Ti和TiWCu或其組合的可選的種子層621和包括例如Cu、Sn、Ag或其組合的背側(cè)面金屬656電連接到第一電路區(qū)塊601的半導(dǎo)體主體605。
[0070]半導(dǎo)體主體605經(jīng)由半導(dǎo)體主體605的第二側(cè)面617安裝到載體652 (例如，引線框)。當(dāng)例如通過擴(kuò)散焊接工藝，在第二側(cè)面617的背側(cè)面金屬656與載體652之間形成焊料654時(shí)，凹槽空隙655保留在背側(cè)面金屬656與第二電路區(qū)塊602中的載體652之間，所述第二電路區(qū)塊602不同于電活性與熱活性的第一電路區(qū)塊601，是熱非活性的。因而，空隙655固定到熱非活性的第二電路區(qū)塊602的區(qū)域，從而抵消熱活性與電活性的第一電路區(qū)塊601中的空隙形成。這允許改進(jìn)第一電路區(qū)塊601與載體652之間的電耦合及熱耦
八
口 ο
[0071]圖7是根據(jù)實(shí)施例的制造集成電路的方法的簡(jiǎn)化流程圖。
[0072]工藝特征S700包括在包括第一側(cè)面和與第一側(cè)面相對(duì)的第二側(cè)面的半導(dǎo)體主體中形成第一電路部分和第二電路部分。
[0073]工藝特征S710包括在第一電路部分與第二電路部分之間的半導(dǎo)體主體中形成深溝槽隔離。
[0074]工藝特征S720包括沿著第二側(cè)面處的表面在半導(dǎo)體主體中形成臺(tái)階。
[0075]工藝特征S730包括經(jīng)由第二側(cè)面將半導(dǎo)體主體連接到載體。
[0076]在一個(gè)實(shí)施例中，沿著第二側(cè)面處的表面形成臺(tái)階包括在第二側(cè)面處的第一電路部分中的至少一部分半導(dǎo)體主體之上形成掩膜，并且從第二側(cè)面去除第二電路部分中的至少一部分半導(dǎo)體主體。
[0077]在另一個(gè)實(shí)施例中，在第一電路部分與第二電路部分之間的半導(dǎo)體主體中形成深溝槽隔離包括:a)將深溝槽從第一側(cè)面刻蝕到半導(dǎo)體主體中，b)給深溝槽襯以絕緣層，c)用導(dǎo)電材料填充溝槽并，以及d)從第二側(cè)面去除半導(dǎo)體主體直到深溝槽的底側(cè)面。
[0078]圖8A是于在第一電路部分801與第二電路部分802之間在第一側(cè)面812處形成深溝槽隔離803之后，半導(dǎo)體主體805 (例如，包括其上的可選的(多個(gè))半導(dǎo)體層的半導(dǎo)體襯底)的示意橫截面視圖。處理半導(dǎo)體主體805直到如圖8A中圖示的那樣的狀態(tài)可以進(jìn)一步包括以下工藝。
[0079]可以通過在第一側(cè)面812上形成硬掩膜圖案來形成深溝槽隔離803。然后，深溝槽可以例如通過諸如等離子刻蝕之類的干法刻蝕工藝來刻蝕到半導(dǎo)體主體805中。此后，例如通過使用諸如低壓化學(xué)氣相沉積(LPCVD )之類的適當(dāng)?shù)姆椒ǖ谋Ｐ纬练e(conformald印osition)，在溝槽中可以形成電介質(zhì)(例如，場(chǎng)氧化層)。溝槽然后可以用(多種)導(dǎo)電材料(例如，摻雜多晶硅和/或金屬)來填充起來。公知的工藝緊隨其后，以形成第一電路區(qū)塊和第二電路區(qū)塊以及另外的可選的電路區(qū)塊的電路元件。這些公知的工藝包括諸如離子注入、刻蝕和層沉積之類的工藝。包括布線圖案(例如，導(dǎo)電圖案)和層間電介質(zhì)的布線區(qū)域的形成緊隨其后。在經(jīng)由第一側(cè)面812將半導(dǎo)體主體805附接到載體之后，然后從與第一側(cè)面812相對(duì)的第二側(cè)面817去除半導(dǎo)體主體直到溝槽底側(cè)面。作為例子，電介質(zhì)803b可以觸發(fā)刻蝕停止信號(hào)。
[0080]圖8B是在從第二電路部分802中的第二側(cè)面817去除一部分半導(dǎo)體主體805之后的圖8A的半導(dǎo)體主體的示意橫截面視圖。通過刻蝕掩膜842 (例如，樹脂掩膜)的形成和諸如物理等離子刻蝕之類的刻蝕工藝,可以實(shí)行一部分半導(dǎo)體主體805的去除。
[0081]圖SC是在去除刻蝕掩膜842并且形成與第二側(cè)面817處的半導(dǎo)體主體805鄰近的電介質(zhì)808之后的圖8B的半導(dǎo)體主體805的示意橫截面視圖。作為例子，電介質(zhì)808可以是氧化物(例如，SiO2)或氮化物(例如，Si3N4)或其組合。
[0082]圖8D是在去除一部分電介質(zhì)808之后的圖8C的半導(dǎo)體主體805的示意橫截面視圖。電介質(zhì)808保留在第二側(cè)面處的第二電路部分802中，并且從第二側(cè)面817處的第一電路部分801的主要區(qū)域(即，大于75%或大于90%)去除。作為例子，電介質(zhì)808可以通過刻蝕工藝和/或通過化學(xué)機(jī)械拋光(CMP)來從第二側(cè)面817去除。
[0083]另外的工藝緊隨其后，并且導(dǎo)致如在圖6中所圖示的那樣的集成電路，例如形成第二側(cè)面817處的可選的種子層、形成背側(cè)面金屬并且將半導(dǎo)體主體安裝到諸如引線框之類的載體。
[0084]圖9是根據(jù)實(shí)施例的制造半導(dǎo)體主體的方法的簡(jiǎn)化流程圖。
[0085]工藝特征S900包括在襯底的第一側(cè)面處形成圖案。
[0086]工藝特征S910包括在襯底的第一側(cè)面上形成半導(dǎo)體層。
[0087]工藝特征S920包括經(jīng)由半導(dǎo)體層的表面來將襯底和半導(dǎo)體層附接到載體。
[0088]工藝特征S930包括從與第一側(cè)面相對(duì)的第二側(cè)面去除襯底。
[0089]以上方法允許半導(dǎo)體器件和集成電路(包括具有圖案化的背側(cè)面的半導(dǎo)體主體)的簡(jiǎn)單的制造。以上實(shí)施例中描述的半導(dǎo)體器件和集成電路可以包括以上工藝特征。作為例子，可以避免正側(cè)面處理和晶圓減薄之后的高溫度預(yù)算(budget)以及從正側(cè)面到背側(cè)面的復(fù)雜圖案化/調(diào)整。
[0090]圖1OA是于在第一側(cè)面1012上形成層1001之后的襯底1005 (例如，半導(dǎo)體襯底)的示意橫截面視圖。層1001可以通過沉積技術(shù)(例如，化學(xué)氣相沉積(CVD))來形成。層1001可以是與襯底1005的材料相同的材料，或可以是不同于襯底1005的材料的材料。作為例子，層1001可以是電介質(zhì)層。作為另外的例子，層1001可以包括諸如氧化物(例如SiO2)和氮化物(例如，Si3N4)之類的材料的一層或?qū)佣询B。作為另外的例子，在硅半導(dǎo)體襯底1005的情況下，層1001可以通過導(dǎo)致熱生長(zhǎng)氧化物(例如，SiO2)的襯底1005表面的熱氧化來形成。
[0091]圖1OB是在導(dǎo)致圖案化的層IOOla的使層1001圖案化之后的圖1OA的襯底1005的示意橫截面視圖。層1001的圖案化可以通過光刻工藝來實(shí)行，例如用光刻圖案化的掩膜(例如，抗蝕劑或硬掩膜)來覆蓋層1001，以及經(jīng)由圖案化的掩膜的開口選擇性去除層部分。圖1OB中圖示的圖案化的層IOOla可以對(duì)應(yīng)于要由另外的工藝來形成的接觸溝槽和/或空隙的圖案。這些接觸溝槽和空隙允許如以上實(shí)施例中描述的那樣的各種技術(shù)益處。
[0092]圖1OC是于在襯底1005的第一側(cè)面1012上形成半導(dǎo)體層1008之后的圖1OB的襯底1005的示意橫截面視圖。在半導(dǎo)體襯底和電介質(zhì)圖案化的層的情況下，半導(dǎo)體層1008可以通過化學(xué)氣相沉積(CVD)(例如，通過選擇性外延生長(zhǎng))來形成。半導(dǎo)體層的摻雜濃度和厚度可以針對(duì)要在半導(dǎo)體層1008中制造的半導(dǎo)體器件的電壓阻塞要求和/或?qū)顟B(tài)電阻要求來調(diào)整。
[0093]圖1OD是在經(jīng)由半導(dǎo)體層1008的表面將襯底1005和半導(dǎo)體層1008附接到載體(例如，玻璃載體或陶瓷載體)之后的圖1OC的半導(dǎo)體層1008的示意橫截面視圖。從與第一側(cè)面1012相對(duì)的第二側(cè)面1017 (參見圖10C)去除襯底1005。作為例子，襯底1005可以通過刻蝕工藝、通過研磨或通過其組合來被減薄。作為例子，當(dāng)?shù)竭_(dá)圖案化的層IOOla時(shí)，可以終止刻蝕襯底1005。圖案化的層IOOla可以觸發(fā)刻蝕停止信號(hào)，所述刻蝕停止信號(hào)是在刻蝕或研磨期間監(jiān)測(cè)到的特征變化。
[0094]圖1OE是在去除圖案化的層IOOla之后的圖1OD的半導(dǎo)體層1008的示意橫截面視圖。作為例子，可以通過刻蝕工藝(例如，當(dāng)去除SiO2時(shí)，通過氫氟酸(HF))來去除圖案化的層1001a。在去除圖案化的層IOOla之后，與圖案化的層IOOla —致的凹槽圖案1015保留?？梢赃M(jìn)一步處理凹槽圖案1015，以實(shí)現(xiàn)半導(dǎo)體主體的任何期望的背側(cè)面圖案。圖案和最終得到的技術(shù)益處的例子在以上實(shí)施例中描述，并且包括接觸溝槽圖案和空隙圖案或其任何組合。
[0095]在將半導(dǎo)體層1008附接到載體1010之前，公知的工藝流程(例如，離子注入、光亥|J、刻蝕和層沉積)可以被實(shí)行，以在半導(dǎo)體層1008中形成半導(dǎo)體器件和電路元件，例如FET、絕緣柵雙極型晶體管(IGBT )、二極管、雙極型晶體管、電阻和電容。
[0096]在一個(gè)實(shí)施例(未示出)中，可以通過使第一側(cè)面處的襯底圖案化(例如，通過在第一側(cè)面處的襯底表面中形成凹槽)來形成圖案化的層?？梢酝ㄟ^掩膜刻蝕襯底的第一側(cè)面或通過用激光束處理襯底的第一側(cè)面來形成凹槽。
[0097]圖1lA是包括在其上的一個(gè)或數(shù)個(gè)半導(dǎo)體層的半導(dǎo)體主體1105 (例如，半導(dǎo)體襯底)的示意橫截面視圖。半導(dǎo)體主體包括半導(dǎo)體主體1105的第一側(cè)面1112 (例如，正側(cè)面)處的平面柵極結(jié)構(gòu)1170 (包括平面柵極電介質(zhì)1171和平面柵極電極1172)和溝槽柵極結(jié)構(gòu)1175 (包括溝槽柵極電介質(zhì)1176和溝槽柵極電極1177)中的至少一個(gè)。
[0098]至少一個(gè)導(dǎo)電層1179形成在第二側(cè)面1117 (例如，半導(dǎo)體主體1105的背側(cè)面)處。至少一個(gè)導(dǎo)電層1179可以包括Ag、T1、W、TiN、Cu、Al、Sn、Ag中的一種或任何組合。根據(jù)一個(gè)實(shí)施例，該至少一個(gè)導(dǎo)電層1179的最外層是貴金屬。該至少一個(gè)導(dǎo)電層1179的形成可以包括任何合適的工藝(包括物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)和電化學(xué)沉積(ECD))。[0099]第二導(dǎo)電層1180形成在該至少一個(gè)第一導(dǎo)電層1179上。根據(jù)一個(gè)實(shí)施例，第二導(dǎo)電層1180例如通過ECO形成為銅層。第二導(dǎo)電層1180的厚度調(diào)整在0.5 μ m至50 μ m之間。根據(jù)實(shí)施例，與導(dǎo)電層圖案鄰近的該至少一個(gè)導(dǎo)電層的材料關(guān)于第一導(dǎo)電層的材料是選擇性可刻蝕的。例如，與導(dǎo)電層圖案鄰近的該至少一個(gè)導(dǎo)電層的材料是貴金屬，而第二導(dǎo)電層的材料是Cu。
[0100]參照?qǐng)D1lB中圖示的半導(dǎo)體主體1105的示意橫截面視圖，刻蝕掩膜圖案1181形成在第二導(dǎo)電層1180上，例如，光刻圖案化的抗蝕劑層或光刻圖案化的硬掩膜。
[0101]參照?qǐng)D1lC中圖示的半導(dǎo)體主體1105的示意橫截面視圖，例如通過諸如濕法刻蝕之類各向同性刻蝕或通過各向異性刻蝕，第二導(dǎo)電層1180關(guān)于該至少一個(gè)第一導(dǎo)電材料1179的最外層材料選擇性刻蝕。第二導(dǎo)電層1180的保留部分構(gòu)成導(dǎo)電層圖案1180’。
[0102]參照?qǐng)D1lD中圖示的半導(dǎo)體主體1105的示意橫截面視圖，例如通過刻蝕、抗蝕劑剝離(resist stripping)、化學(xué)機(jī)械拋光(CMP)或其組合來去除刻蝕掩膜圖案1181。與參照?qǐng)D6和圖8A至8D描述的實(shí)施例類似，半導(dǎo)體主體1105可以經(jīng)由半導(dǎo)體主體1105的第二側(cè)面1117安裝到載體(例如，引線框)?？障侗话ㄔ谳d體與該至少一個(gè)第一導(dǎo)電層1179之間的導(dǎo)電層圖案1180’中。導(dǎo)電層圖案1180’可以適當(dāng)?shù)卦O(shè)計(jì)為使空隙位于半導(dǎo)體主體1105的熱非活性的區(qū)域(即，除了其中導(dǎo)電層圖案1180’的材料存在的半導(dǎo)體主體1105的電活性和熱活性部分之外的區(qū)域)中。因而，空隙可以固定到熱非活性電路區(qū)塊(例如，除了功率器件之外的電路區(qū)塊)的區(qū)域，從而抵消了熱活性和電活性的其它電路區(qū)塊中的空隙的形成。
[0103]可以通過圖12A和12B中圖示的工藝來實(shí)現(xiàn)類似的益處。由于圖12A和12B中圖示的工藝具有與圖1lA至IlD中圖示的工藝類似的若干工藝要素，所以以下的描述將提及這些工藝中的差異，并且至于類似性，參照與圖1lA至IlD相關(guān)的描述。
[0104]參照?qǐng)D12A中圖示的半導(dǎo)體主體1105的示意橫截面視圖，掩膜圖案1190形成在至少一個(gè)導(dǎo)電層1179上。根據(jù)實(shí)施例，掩膜圖案1190包括可以關(guān)于形成在掩膜圖案1190的開口(參見，圖12B)中的導(dǎo)電層圖案1180’的材料而選擇性去除的材料。
[0105]參照?qǐng)D12C中圖示的半導(dǎo)體主體1105的示意橫截面視圖，掩膜圖案1190例如通過刻蝕、抗蝕劑剝離或其組合來關(guān)于導(dǎo)電層圖案1180’選擇性地去除。
[0106]可以以任何方式組合上述實(shí)施例的特征，除非它們不互斥。用來描述上述實(shí)施例的具體導(dǎo)電類型是例子，并且同樣地適用于互補(bǔ)導(dǎo)電類型。
[0107]雖然在這里已經(jīng)圖示并且描述了具體實(shí)施例，但是在不離開本發(fā)明范圍的情況下，本領(lǐng)域的普通技術(shù)人員將領(lǐng)會(huì)的是，各種替換的和/或等同的實(shí)現(xiàn)方式可以替代示出且描述的具體實(shí)施例。本申請(qǐng)意圖覆蓋在這里所討論的具體實(shí)施例的任何適配或變化。因此，意圖的是，本發(fā)明僅由權(quán)利要求及其等同物限制。
【權(quán)利要求】
1.一種半導(dǎo)體器件,其包括: 半導(dǎo)體主體，其包括第一側(cè)面和與第一側(cè)面相對(duì)的第二側(cè)面； 第一接觸溝槽，其在第一側(cè)面處延伸到半導(dǎo)體主體中，其中，第一接觸溝槽包括電耦合到與第一接觸溝槽鄰近的半導(dǎo)體主體的第一導(dǎo)電材料；以及 第二接觸溝槽，其在第二側(cè)面處延伸到半導(dǎo)體主體中，其中，第二接觸溝槽包括電耦合到與第二接觸溝槽鄰近的半導(dǎo)體主體的第二導(dǎo)電材料。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中， 第一導(dǎo)電材料經(jīng)由第一接觸溝槽的側(cè)壁電耦合到第一導(dǎo)電類型的第一半導(dǎo)體區(qū)；并且第一導(dǎo)電材料經(jīng)由第一接觸溝槽的底側(cè)面電耦合到第二導(dǎo)電類型的第二半導(dǎo)體區(qū)，第二導(dǎo)電類型與第一導(dǎo)電類型互補(bǔ)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中， 第二導(dǎo)電材料經(jīng)由第二接觸溝槽的側(cè)壁電耦合到第一導(dǎo)電類型的第三半導(dǎo)體區(qū)；并且第二導(dǎo)電材料經(jīng)由第二接觸溝槽的底側(cè)面電耦合到第二導(dǎo)電類型的第四半導(dǎo)體區(qū)，第二導(dǎo)電類型與第一導(dǎo)電類型互補(bǔ)。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中， 半導(dǎo)體器件是垂直半導(dǎo)體器件 ，所述垂直半導(dǎo)體器件包括第一側(cè)面處的第一器件端子和第二側(cè)面處的第二器件端子。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中， 第二接觸溝槽的寬度范圍在0.Ιμ--至10 μ m之間。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中， 第二接觸溝槽的深度范圍在0.14 111至5(^111之間。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中， 第一導(dǎo)電材料和第二導(dǎo)電材料包括T1、TiN, W、Tiff, Ta、Cu、Al、AlSiCu和AlCu中的一種或組合。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中， 第一接觸溝槽和第二接觸溝槽中的至少一個(gè)至少部分地用金屬或金屬合金填充，所述金屬或金屬合金被配置為在圍繞第二接觸溝槽的半導(dǎo)體主體中誘導(dǎo)壓縮應(yīng)變。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中， 半導(dǎo)體主體是硅半導(dǎo)體主體，并且第一導(dǎo)電材料和第二導(dǎo)電材料中的至少一個(gè)包括Cu、W與Cu的組合以及擴(kuò)散阻擋層、W與Cu的組合中的一個(gè)。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中， 第二接觸溝槽的側(cè)壁與垂直于第二側(cè)面的方向之間的角度范圍在0°至44°之間。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括多個(gè)第二接觸溝槽，其中，多個(gè)第二接觸溝槽以形狀、布局和深度中的至少一個(gè)而不同。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中， 多個(gè)第二接觸溝槽包括單元陣列中的第一數(shù)目的第二接觸溝槽和圍繞單元陣列的邊緣區(qū)域中的第二數(shù)目的第二溝槽；并且其中，邊緣區(qū)域中的第二數(shù)目的第二接觸溝槽的面積百分比高于邊緣區(qū)域中的第二數(shù)目的第二接觸溝槽的面積百分比。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，第一側(cè)面與第二側(cè)面之間的半導(dǎo)體主體的厚度范圍在5 μ m與50 μ m之間。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中， 導(dǎo)電材料覆蓋第二側(cè)面處的半導(dǎo)體主體的表面，并且至少部分地填充第二溝槽；并且其中，第二側(cè)面處的導(dǎo)電材料的外表面是主要地平坦的，并且包括與第二接觸溝槽一致的凹槽。
15.一種集成電路，其包括: 半導(dǎo)體主體，其包括第一側(cè)面和與第一側(cè)面相對(duì)的第二側(cè)面，其中，半導(dǎo)體主體包括經(jīng)由深溝槽隔離來電絕緣的第一電路部分和第二電路部分；并且其中半導(dǎo)體主體經(jīng)由第二側(cè)面附接到載體；并且半導(dǎo)體主體包括沿著第二側(cè)面處的表面的臺(tái)階。
16.根據(jù)權(quán)利要求15所述的集成電路，其中， 第一電路部分的至少70%的面積中的半導(dǎo)體主體的厚度大于第二電路部分的至少70%的面積中的半導(dǎo)體主體的厚度。
17.根據(jù)權(quán)利要求15所述的集成電路，其中 第一電路部分是功率場(chǎng)效應(yīng)晶體管，而第二電路部分包括模擬電路元件和數(shù)字電路元件中的至少一個(gè)。
18.根據(jù)權(quán)利要求17所述的集成電路，其中， 功率場(chǎng)效應(yīng)晶體管包括η溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
19.根據(jù)權(quán)利要求15所述的集成電路，進(jìn)一步包括電耦合到第一電路部分中的半導(dǎo)體主體的第二側(cè)面處的接觸層，并且進(jìn)一步包括接觸層與第二電路部分中的半導(dǎo)體主體之間的絕緣層。
20.根據(jù)權(quán)利要求15所述的集成電路，其中， 深溝槽隔離包括多晶硅和多晶硅與半導(dǎo)體主體之間的氧化硅。
21.—種制造集成電路的方法，其包括: 在包括第一側(cè)面和與第一側(cè)面相對(duì)的第二側(cè)面的半導(dǎo)體主體中形成第一電路部分和第二電路部分； 在第一電路部分與第二電路部分之間的半導(dǎo)體主體中形成深溝槽隔離； 沿著第二側(cè)面處的表面在半導(dǎo)體主體中形成臺(tái)階；以及 經(jīng)由第二側(cè)面將半導(dǎo)體主體附接到載體。
22.根據(jù)權(quán)利要求21所述的方法，其中， 沿著第二側(cè)面處的表面形成臺(tái)階包括: 在第二側(cè)面處的第一電路部分中的至少一部分半導(dǎo)體主體之上形成掩膜；并且 從第二側(cè)面去除第二電路部分中的至少一部分半導(dǎo)體主體。
23.根據(jù)權(quán)利要求21所述的方法，其中， 在第一電路部分與第二電路部分之間的半導(dǎo)體主體中形成深溝槽隔離包括: 從第一側(cè)面將深溝槽刻蝕到半導(dǎo)體主體中； 給深溝槽襯以絕緣層； 用導(dǎo)電材料填充溝槽；以及 從第二側(cè)面去除半導(dǎo)體主體直到深溝槽的底側(cè)面。
24.一種制造半導(dǎo)體主體的方法，其包括: 在襯底的第一側(cè)面處形成圖案； 在襯底的第一側(cè)面上形成半導(dǎo)體層； 經(jīng)由半導(dǎo)體層的表面將襯底和半導(dǎo)體層附接到載體；并且 從與第一側(cè)面相對(duì)的第二側(cè)面去除襯底。
25.根據(jù)權(quán)利要求24所述的方法，其中， 去除襯底包括從第二側(cè)面減薄襯底到圖案的水平。
26.根據(jù)權(quán)利要求24所述的方法，進(jìn)一步包括: 去除圖案，從而導(dǎo)致半導(dǎo)體層中的凹槽。
27.根據(jù)權(quán)利要求26所述的方法，進(jìn)一步包括: 在凹槽中形成導(dǎo)電材料。
28.根據(jù)權(quán)利要求26所述的方法，進(jìn)一步包括: 經(jīng)由凹槽的表面將η型摻雜劑和P型摻雜劑中的至少一個(gè)注入到半導(dǎo)體層中。
29.根據(jù)權(quán)利要求24所述的方法，其中， 形成圖案包括: 通過氧化物層的光刻圖案化，來在`晶體硅半導(dǎo)體襯底的第一側(cè)面上形成氧化物圖案。
30.根據(jù)權(quán)利要求24所述的方法，其中， 形成半導(dǎo)體層包括: 通過選擇性外延生長(zhǎng)來形成半導(dǎo)體層。
31.根據(jù)權(quán)利要求24所述的方法，其中， 電介質(zhì)圖案包括平行條紋、閉合環(huán)路和電介質(zhì)島的迭代圖案中的至少一個(gè)。
32.根據(jù)權(quán)利要求24所述的方法，其中， 形成圖案包括在第一側(cè)面處的襯底的表面中形成凹槽。
33.根據(jù)權(quán)利要求24所述的方法，其中， 形成半導(dǎo)體層包括通過化學(xué)氣相沉積來形成半導(dǎo)體層。
34.根據(jù)權(quán)利要求24所述的方法，其中， 形成圖案包括第一側(cè)面處的襯底的光刻圖案化。
35.一種制造半導(dǎo)體器件的方法，其包括: 在半導(dǎo)體主體的第一側(cè)面處形成柵極電介質(zhì)和柵極電極； 在與第一側(cè)面相對(duì)的半導(dǎo)體主體的第二側(cè)面處形成至少一個(gè)第一導(dǎo)電層；以及在該至少一個(gè)第一導(dǎo)電層上形成導(dǎo)電層圖案，其中，導(dǎo)電層圖案的厚度在0.5μπι與50 μ m之間調(diào)整。
36.根據(jù)權(quán)利要求35所述的方法，其中， 與導(dǎo)電層圖案鄰近的該至少一個(gè)導(dǎo)電層的材料關(guān)于導(dǎo)電層圖案的材料是選擇性可刻蝕的。
37.根據(jù)權(quán)利要求35所述的方法，進(jìn)一步包括: 經(jīng)由導(dǎo)電層圖案來將半導(dǎo)體主體連接到載體，其中，空隙被包括在載體與該至少一個(gè)第一導(dǎo)電層之間的導(dǎo)電層圖案中。
【文檔編號(hào)】H01L21/768GK103633063SQ201310363695
【公開日】2014年3月12日 申請(qǐng)日期:2013年8月20日 優(yōu)先權(quán)日:2012年8月20日
【發(fā)明者】P.伊爾西格勒, H-P.朗, A.邁澤爾, T.邁耶, M.聰?shù)聽? 申請(qǐng)人:英飛凌科技股份有限公司