Pmos晶體管的形成方法及cmos晶體管的形成方法
【專利摘要】一種PMOS晶體管的形成方法及CMOS晶體管的形成方法，其中PMOS晶體管的形成方法，包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成凹槽；在所述凹槽內(nèi)填充滿應(yīng)力層；對所述應(yīng)力層進行碳摻雜；對所述半導(dǎo)體襯底進行退火處理。本發(fā)明提高應(yīng)力層的致密度及穩(wěn)定性，降低應(yīng)力層受到晶體管形成工藝中濕化學(xué)物質(zhì)侵蝕的速率，提高應(yīng)力層的質(zhì)量，從而提高晶體管的載流子遷移率，提高晶體管的驅(qū)動性能。
【專利說明】 PMOS晶體管的形成方法及CMOS晶體管的形成方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制作領(lǐng)域，特別涉及PMOS晶體管的形成方法及CMOS晶體管的形成方法。

【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的不斷發(fā)展，載流子遷移率增強技術(shù)獲得了廣泛的研究和應(yīng)用，提高溝道區(qū)的載流子遷移率能夠增大MOS器件的驅(qū)動電流，提高器件的性能。
[0003]現(xiàn)有半導(dǎo)體器件制作工藝中，由于應(yīng)力可以改變硅材料的能隙和載流子遷移率，因此通過應(yīng)力來提高MOS晶體管的性能成為越來越常用的手段。具體地，通過適當控制應(yīng)力，可以提聞載流子(NM0S晶體管中的電子，PMOS晶體管中的空穴)遷移率，進而提聞驅(qū)動電流，以此極大地提高MOS晶體管的性能。
[0004]目前，采用嵌入式鍺硅(Embedded SiGe)技術(shù)，即在需要形成源區(qū)和漏區(qū)的區(qū)域先形成鍺硅材料，然后再進行摻雜形成PMOS晶體管的源區(qū)和漏區(qū)；形成所述鍺硅材料是為了引入娃和錯娃(SiGe)之間晶格失配形成的壓應(yīng)力，以提聞PMOS晶體管的性能。
[0005]嵌入式鍺硅技術(shù)的引用在一定程度上可以提高晶體管的載流子遷移率，但是在實際應(yīng)用中發(fā)現(xiàn)，在形成晶體管工藝中，晶體管中的嵌入式鍺硅質(zhì)量有待提高。


【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是提供一種優(yōu)化的PMOS晶體管的形成方法及CMOS晶體管的形成方法，提聞錯娃應(yīng)力層的致密度及穩(wěn)定性，減少工藝對錯娃應(yīng)力層的損傷，提聞晶體管中鍺硅應(yīng)力層的質(zhì)量，從而提高晶體管的驅(qū)動能力，優(yōu)化晶體管的電學(xué)性能。
[0007]為解決上述問題，本發(fā)明提供一種PMOS晶體管的形成方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成凹槽；在所述凹槽內(nèi)填充滿應(yīng)力層；對所述應(yīng)力層進行碳摻雜；對所述半導(dǎo)體襯底進行退火處理。
[0008]可選的，所述碳摻雜采用的工藝為離子注入或等離子體摻雜。
[0009]可選的，所述離子注入工藝具體參數(shù)為:注入能量為10ev至5kev，注入碳離子劑量為 5E13atom/cm2 至 lE15atom/cm2。
[0010]可選的，所述退火處理的工藝為浸入式退火、尖峰退火或毫秒退火。
[0011 ] 可選的，所述退火處理的具體工藝參數(shù)為:退火溫度為900度至1300度，退火處理時間為200微秒至10秒。
[0012]可選的，所述應(yīng)力層的材料為SiGe或原位摻雜B的SiGe。
[0013]可選的，所述應(yīng)力層的材料中Ge的原子百分比為O至55%。
[0014]可選的，在所述應(yīng)力層形成之后碳摻雜之前，還包括步驟:在所述應(yīng)力層表面外延形成蓋層，在對應(yīng)力層進行碳摻雜時，同時對蓋層進行碳摻雜。
[0015]可選的，所述蓋層的材料為S1、SiGe或摻B的Si。
[0016]本發(fā)明還提供一種CMOS晶體管的形成方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括PMOS區(qū)域和NMOS區(qū)域，所述PMOS區(qū)域半導(dǎo)體襯底表面形成有第一柵極結(jié)構(gòu)，所述NMOS區(qū)域半導(dǎo)體襯底表面形成有第二柵極結(jié)構(gòu)；在所述第一柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成第一凹槽；在所述第一凹槽內(nèi)填充滿第一應(yīng)力層；對所述第一應(yīng)力層進行碳摻雜；對所述半導(dǎo)體襯底進行退火處理。
[0017]可選的，所述碳摻雜的工藝為離子注入工藝或等離子體摻雜工藝。
[0018]可選的，所述離子注入工藝的具體工藝參數(shù)為:注入能量為10ev至5kev，注入碳離子劑量為 5E13atom/cm2 至 lE15atom/cm2。
[0019]可選的，所述退火處理采用的工藝為浸入式退火、尖峰退火或毫秒退火。
[0020]可選的，所述退火處理的具體工藝參數(shù)為:退火溫度為900度至1300度，退火時間為200微秒至10秒。
[0021]可選的，所述第一應(yīng)力層的材料為SiGe或原位摻雜B的SiGe0
[0022]可選的，所述第一應(yīng)力層的材料中Ge的原子百分比為O至55%。
[0023]可選的，在所述第一應(yīng)力層形成之后碳摻雜之前，還包括步驟:在所述第一應(yīng)力層表面外延形成第一蓋層，在對第一應(yīng)力層進行碳摻雜時，同時對第一蓋層進行碳摻雜。
[0024]可選的，所述第一蓋層的材料為S1、SiGe或摻B的Si。
[0025]可選的，在所述第二柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成有第二應(yīng)力層。
[0026]可選的，所述第二應(yīng)力層的材料為SiC。
[0027]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0028]本發(fā)明提供的PMOS晶體管的形成方法，在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成應(yīng)力層后，對所述應(yīng)力層進行碳摻雜，能夠減少應(yīng)力層中的位錯缺陷，提高應(yīng)力層的致密度；且碳原子本身具有較強的穩(wěn)定性，在應(yīng)力層中摻雜進行碳摻雜后，能夠提高應(yīng)力層的穩(wěn)定性。應(yīng)力層的致密度以及穩(wěn)定性得到提高，降低后續(xù)工藝中濕化學(xué)物質(zhì)對應(yīng)力層的刻蝕速率，提高PMOS晶體管的應(yīng)力層質(zhì)量，從而提高了 PMOS晶體管的載流子遷移率，優(yōu)化了 PMOS晶體管的電學(xué)性能。
[0029]進一步，在所述應(yīng)力層形成之后碳摻雜之前，還包括步驟:在所述應(yīng)力層表面外延形成蓋層，因此，對所述蓋層也進行了碳摻雜工藝。所述蓋層用于后續(xù)形成金屬硅化物，金屬硅化物中的金屬離子易擴散至PMOS晶體管溝道區(qū)；而蓋層中存在碳原子，則后續(xù)形成的金屬硅化物中也存在碳原子，所述碳原子具有阻擋金屬離子擴散的作用，從而提高PMOS晶體管的可靠性，優(yōu)化其電學(xué)性能。
[0030]本發(fā)明提供的CMOS晶體管的形成方法，在PMOS區(qū)域柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成第一應(yīng)力層后，對所述第一應(yīng)力層進行碳摻雜，能夠減少第一應(yīng)力層中的位錯缺陷，提高第一應(yīng)力層的致密度；且由于碳原子本身具有較強的穩(wěn)定性，在第一應(yīng)力層中進行碳摻雜后，第一應(yīng)力層的穩(wěn)定性得到提高，后續(xù)工藝中濕化學(xué)物質(zhì)對第一應(yīng)力層的刻蝕速率降低，提高了 CMOS晶體管的應(yīng)力層質(zhì)量，進而提高CMOS晶體管的電學(xué)性能。
[0031]進一步，本發(fā)明實施例中，第一應(yīng)力層形成之后碳摻雜之前，還包括步驟:在所述第一應(yīng)力層表面外延形成第一蓋層。對第一應(yīng)力層進行碳摻雜的同時也對第一蓋層實施了碳摻雜，所述第一蓋層用于后續(xù)形成金屬硅化物，以降低CMOS晶體管的接觸電阻；本發(fā)明實施例中，后續(xù)形成的金屬硅化物晶格中存在碳原子；所述碳原子起到阻擋金屬硅化物中易擴散金屬離子擴散的作用，因此形成的CMOS晶體管的可靠性高。

【專利附圖】

【附圖說明】
[0032]圖1為本發(fā)明一實施例形成的CMOS晶體管的剖面結(jié)構(gòu)示意圖；
[0033]圖2為本發(fā)明一實施例SiGe被侵蝕的厚度占SiGe應(yīng)力層厚度的百分比值與不同工藝的對應(yīng)關(guān)系；
[0034]圖3至圖8為本發(fā)明第一實施例PMOS晶體管形成過程的剖面結(jié)構(gòu)示意圖；
[0035]圖9至圖15為本發(fā)明第二實施例CMOS晶體管形成過程的剖面結(jié)構(gòu)示意圖。

【具體實施方式】
[0036]由【背景技術(shù)】可知，現(xiàn)有技術(shù)形成的晶體管中存在鍺硅應(yīng)力層的質(zhì)量有待提高。
[0037]為此，針對晶體管的形成工藝進行研究，以CMOS晶體管的形成工藝作示范性說明，CMOS晶體管的形成工藝包括如下步驟，請參考圖1:
[0038]提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100內(nèi)形成有隔離結(jié)構(gòu)101，所述半導(dǎo)體襯底100包括PMOS區(qū)域和NMOS區(qū)域，所述PMOS區(qū)域的半導(dǎo)體襯底100表面形成有第一柵極結(jié)構(gòu)110，所述NMOS區(qū)域的半導(dǎo)體襯底100表面形成有第二柵極結(jié)構(gòu)120，所述第一柵極結(jié)構(gòu)110包括位于半導(dǎo)體襯底100表面的第一柵氧化層111、位于第一柵氧化層111表面的第一柵電極層112、以及位于第一柵電極層112表面的第一柵掩蔽層113，所述第二柵極結(jié)構(gòu)120包括位于半導(dǎo)體襯底100表面的第二柵氧化層121、位于第二柵氧化層121表面的第二柵電極層122、以及位于第二柵電極層122表面的第二柵掩蔽層123 ；
[0039]在所述第一柵極結(jié)構(gòu)110兩側(cè)的半導(dǎo)體襯底100內(nèi)形成第一凹槽，在所述第一凹槽內(nèi)形成第一應(yīng)力層106 ；
[0040]在第一柵極結(jié)構(gòu)110、第二柵極結(jié)構(gòu)120、第一應(yīng)力層106和半導(dǎo)體襯底100表面形成第一光刻膠層，所述第一光刻膠層具有與第一應(yīng)力層106位置相對應(yīng)的第一開口 ；
[0041]以所述第一光刻膠層為掩膜，對第一柵極結(jié)構(gòu)110兩側(cè)的半導(dǎo)體襯底100進行源漏區(qū)離子注入，去除所述第一光刻膠層；
[0042]在第一柵極結(jié)構(gòu)110、第二柵極結(jié)構(gòu)120、第一應(yīng)力層106和半導(dǎo)體襯底100表面形成第二光刻膠層，所述第二光刻膠層具有對應(yīng)后續(xù)形成第二柵極結(jié)構(gòu)兩側(cè)源漏區(qū)的第二開口 ；
[0043]以所述第二光刻膠層為掩膜，對第二柵極結(jié)構(gòu)120兩側(cè)的半導(dǎo)體襯底100進行源漏區(qū)離子注入，去除所述第二光刻膠層。
[0044]為了提聞作用于晶體管溝道區(qū)的應(yīng)力，提聞載流子的遷移率，進而提聞CMOS晶體管的驅(qū)動電流，以及極大的提高CMOS晶體管的電學(xué)性能，采用SiGe作為第一應(yīng)力層106的材料，利用SiGe的晶格常數(shù)與半導(dǎo)體襯底中的Si的晶格常數(shù)不同，以增強作用于溝道區(qū)的應(yīng)力，從而提高CMOS晶體管的驅(qū)動電流；從另一方面來講，和Si材料相比，Ge材料本身具有更高的載流子遷移率。因此，第一應(yīng)力層106中Ge的原子百分比越高，第一應(yīng)力層106中產(chǎn)生的晶格失配越大，作用于溝道區(qū)的應(yīng)力越大，載流子遷移率提高的越大，對器件的性能提聞越有利。
[0045]針對CMOS晶體管的形成工藝進行進一步研究發(fā)現(xiàn)，后續(xù)第一光刻膠層或第二光刻膠層去除工藝完成后，所述第一應(yīng)力層106的形貌發(fā)生了改變，第一應(yīng)力層106在與半導(dǎo)體襯底100表面交界處的區(qū)域出現(xiàn)了損傷108，所述區(qū)域中第一應(yīng)力層106部分被侵蝕。進一步研究發(fā)現(xiàn)，所述第一應(yīng)力層106受到損傷主要是由以下原因造成的:
[0046]去除第一光刻膠層或第二光刻膠層的工藝為濕法清洗或灰化工藝。
[0047]采用濕法清洗工藝去除光刻膠時，通過將表面具有光刻膠的半導(dǎo)體襯底置于具有濕化學(xué)物質(zhì)的容器中，通過向光刻膠表面噴灑濕化學(xué)物質(zhì)的方法去除光刻膠。
[0048]采用灰化工藝去除光刻膠時，灰化工藝為等離子體刻蝕工藝，在微波或射頻等激勵源的作用下，將氧氣、氫氣或含氟的氣體形成等離子體，并將光刻膠曝露在等離子體氣氛中，例如氧氣等離子體中，通過等離子體氣氛中的活性離子與光刻膠的材料發(fā)生反應(yīng)、等離子體的轟擊而將光刻膠去除。
[0049]漏源區(qū)離子注入中注入的離子殘留在光刻膠層表面形成硬膜層，灰化工藝較易去除光刻膠層表面的硬膜層；然而，灰化工藝無法將光刻膠層去除干凈，且灰化工藝完成后，在半導(dǎo)體襯底表面存在灰化工藝的副產(chǎn)物，如S1-Cl2-O或S1-Br2-O,因此，完成灰化工藝后，需要對半導(dǎo)體襯底表面進行濕法清洗，以去除殘余的光刻膠層和灰化副產(chǎn)物。
[0050]可見，去除光刻膠層的工藝中均包括濕法清洗工藝。
[0051]第一應(yīng)力層106的材料SiGe中的Si與Ge的晶格常數(shù)不同，即第一應(yīng)力層106中出現(xiàn)了晶格失配，所述晶格失配在提供應(yīng)力的同時，也會產(chǎn)生不良影響。
[0052]由于晶格失配造成第一應(yīng)力層106中產(chǎn)生位錯缺陷，第一應(yīng)力層106中Ge的原子百分比越高，產(chǎn)生的位錯缺陷越多。在CMOS晶體管形成工藝中，為了提高第一應(yīng)力層106作用于溝道區(qū)的應(yīng)力大小，第一應(yīng)力層106中Ge的原子百分比通常比較大，例如，第一應(yīng)力層106中Ge的原子百分比高達20%至50%，因此第一應(yīng)力層106中由于Ge的原子百分比高而出現(xiàn)過多的位錯缺陷，導(dǎo)致第一應(yīng)力層106的致密度降低，易受到濕化學(xué)物質(zhì)的破壞；并且由于Ge原子本身的穩(wěn)定性低，Ge易被濕化學(xué)物質(zhì)侵蝕,第一應(yīng)力層106中的Ge原子百分比越高，第一應(yīng)力層106的穩(wěn)定性越低，第一應(yīng)力層106越易被濕化學(xué)物質(zhì)侵蝕。
[0053]而在CMOS晶體管的形成工藝中，去除第一光刻膠層和去除第二光刻膠層中均包括濕法清洗工藝，濕法清洗工藝中存在NH4OH和H2O2等濕化學(xué)物質(zhì)，所述濕化學(xué)物質(zhì)與第一應(yīng)力層106中的SiGe接觸后，濕化學(xué)物質(zhì)會滲進致密度低且穩(wěn)定性差的第一應(yīng)力層106中，導(dǎo)致第一應(yīng)力層106中的部分SiGe被濕化學(xué)物質(zhì)侵蝕，形成如圖1所述的損傷108。
[0054]圖2為本發(fā)明一實施例SiGe被侵蝕的厚度占SiGe應(yīng)力層厚度的百分比值與不同工藝的對應(yīng)關(guān)系。
[0055]對第一應(yīng)力層106中SiGe損傷進行進一步研究，發(fā)現(xiàn)第一應(yīng)力層106中SiGe被侵蝕的厚度占SiGe應(yīng)力層厚度的百分比值與不同工藝間的對應(yīng)關(guān)系如圖2所示，其中:
[0056]工藝I 為 NVDH10ARCA (Dilute HF+SC1 (NH40H+H202+H20) +SC2 (HC1+H202+H20)):侵蝕SiGe的厚度百分比為12%至13% ；
[0057]工藝2為SPM (H2S04+H202):侵蝕SiGe的厚度百分比為1%至2% ；
[0058]工藝3為SC2 (HC1+H202+H20):一般是用來清洗金屬離子雜質(zhì)，不作為去除光刻膠的濕化學(xué)物質(zhì)；
[0059]工藝4 為 NPRRMSC1 (SPM(H2S04+H202) +SCl (ΝΗ40Η+Η202+Η20)):侵蝕 SiGe 的厚度百分比為6%至7%;
[0060]工藝5 為 Ash+NPRRMSCl:(灰化 +SPM(H2S04+H202) +SC1(NH40H+H202+H20)):侵蝕 SiGe的厚度百分比為6%至7%。
[0061]采用NVDH10ARCA、SPM、NPRRMSC1 或 Ash+NPRRMSCl 工藝中的任一種工藝，都會對第一應(yīng)力層106中SiGe造成不同程度的損傷，影響第一應(yīng)力層106作用于溝道區(qū)的應(yīng)力大小，降低晶體管的電學(xué)性能。
[0062]為此，本發(fā)明提供一種優(yōu)化的PMOS晶體管的形成方法，對應(yīng)力層實施碳摻雜以及退火工藝處理，從而提高PMOS晶體管應(yīng)力層的致密度以及穩(wěn)定性，避免應(yīng)力層受到后續(xù)工藝的影響，提高PMOS晶體管的電學(xué)性能。
[0063]本發(fā)明還提供一種優(yōu)化的CMOS晶體管的形成方法，對PMOS區(qū)域半導(dǎo)體襯底內(nèi)第一應(yīng)力層實施碳摻雜及退火工藝處理，從而提高CMOS晶體管中第一應(yīng)力層的致密度及穩(wěn)定性，減小第一應(yīng)力層中的位錯缺陷，進而避免第一應(yīng)力層中SiGe受到后續(xù)工藝中濕化學(xué)物質(zhì)的破壞，提高第一應(yīng)力層的質(zhì)量，提高CMOS晶體管的驅(qū)動電流，優(yōu)化CMOS晶體管的電學(xué)性能。
[0064]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。
[0065]第一實施例
[0066]圖3至圖8為本發(fā)明第一實施例PMOS晶體管形成過程的剖面示意圖。
[0067]請參考圖3，提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底表面形成有柵極結(jié)構(gòu)210。
[0068]所述半導(dǎo)體襯底200為單晶硅、多晶硅、非晶硅或絕緣體上的硅中的一種；所述半導(dǎo)體襯底200也可以為硅襯底、鍺襯底、砷化鎵襯底或鍺化硅襯底；所述半導(dǎo)體襯底200表面還可以形成若干外延界面層或應(yīng)變層以提高PMOS晶體管的電學(xué)性能。
[0069]所述半導(dǎo)體襯底200內(nèi)還可以形成隔離結(jié)構(gòu)，現(xiàn)有的隔離結(jié)構(gòu)通常采用淺溝槽隔離。所述隔離結(jié)構(gòu)的填充材料可以為氧化硅、氮化硅、氮氧化硅中的一種或幾種。
[0070]需要說明的是，隔離結(jié)構(gòu)201的形成是可選而非必需的，其主要用于防止不同晶體管之間電學(xué)連接。
[0071]在本發(fā)明實施例中，所述半導(dǎo)體襯底200為單晶硅材料構(gòu)成的硅襯底。半導(dǎo)體襯底200內(nèi)形成淺溝槽隔離結(jié)構(gòu)201，所述淺溝槽隔離結(jié)構(gòu)201內(nèi)填充氧化硅。
[0072]除本實施例提供的半導(dǎo)體襯底200外，在本發(fā)明其他實施例中，所述半導(dǎo)體襯底200內(nèi)可以形成η阱，且對η阱進行一次小劑量P型離子注入，注入B、Ga或In等p型離子的任意一種或幾種。小劑量離子注入主要用于改善PMOS晶體管的閾值電壓，優(yōu)化器件電學(xué)性能。
[0073]所述柵極結(jié)構(gòu)210可以為替代柵極結(jié)構(gòu)、金屬柵極結(jié)構(gòu)或多晶硅柵極結(jié)構(gòu)。
[0074]在本實施例中，所述柵極結(jié)構(gòu)210包括:位于半導(dǎo)體襯底200表面的柵介質(zhì)層211,位于柵介質(zhì)層211表面的柵電極層212,以及位于柵電極層212表面的柵掩膜層213。
[0075]所述柵介質(zhì)層211的材料為S12或高k介質(zhì)材料,所述高k介質(zhì)材料為Η--2、HfS1, HfS1N, HfTaO, HfT1, HfZrO, Zr02、A1203、HfO2-Al2O3 中的一種或幾種。
[0076]所述柵電極層212可以為單層結(jié)構(gòu)或多層結(jié)構(gòu)，所述柵電極層212的材料為TiN、TaN> WAl、W、Al或Cu中的一種或幾種。
[0077]所述柵掩膜層213的材料為氮化硅，所述柵掩膜層213起到保護柵電極層212的作用。這是由于，氮化硅不與氫氟酸之外的無機酸反應(yīng)，抗腐蝕能力強，且氮化硅不被鋁、銅或鎳等很多熔融金屬或合金所浸潤或腐蝕。
[0078]需要說明的是，所述柵掩膜層213的形成是可選的而非必需的。
[0079]請繼續(xù)參考圖3，在所述柵極結(jié)構(gòu)210兩側(cè)形成側(cè)墻202，側(cè)墻202位于半導(dǎo)體襯底200表面且緊挨柵極結(jié)構(gòu)210。
[0080]所述側(cè)墻202的材料為氧化硅、碳化硅、氮化硅或者氮氧化硅。在另一實例中，所述側(cè)墻202為氧化硅-氮化硅的堆疊結(jié)構(gòu)，或者為氧化硅-氮化硅-氧化硅的堆疊結(jié)構(gòu)。
[0081]所述側(cè)墻202的主要作用為保護柵極結(jié)構(gòu)210的側(cè)壁，使其在后續(xù)進行蝕刻或離子注入時不受損傷。
[0082]需要說明的是，側(cè)墻202的形成是可選的而非必需的，所述側(cè)墻202也可以為偽側(cè)墻，在后續(xù)蓋層形成后去除所述側(cè)墻202。
[0083]本實施例中，以所述側(cè)墻202為偽側(cè)墻作示范性說明。
[0084]在形成側(cè)墻202前，在柵極結(jié)構(gòu)210兩側(cè)的半導(dǎo)體襯底200內(nèi)還可以形成低摻雜漏極(LDD)，防止熱電子退化效應(yīng)。
[0085]請參考圖4，在所述半導(dǎo)體襯底200表面形成覆蓋柵極結(jié)構(gòu)210和側(cè)墻202的掩膜層 203。
[0086]所述掩膜層203的材料為氧化硅、氮化硅或氮氧化硅中的一種或幾種。
[0087]所述掩膜層203的形成工藝為化學(xué)氣相淀積或原子層沉積。
[0088]作為一個實施例，所述掩膜層203的形成工藝為低壓原子層沉積法。
[0089]所述掩膜層203可以為多層掩膜層的疊加結(jié)構(gòu)，多層結(jié)構(gòu)可提高掩膜層的刻蝕選擇比。
[0090]若掩膜層203厚度過小，在后續(xù)刻蝕工藝過程中，容易造成對半導(dǎo)體襯底200的過刻蝕，掩膜層203厚度過大，刻蝕掩膜層203需要的時間過長，不利于晶體管的形成效率。
[0091]在本實施例中，所述掩膜層203的材料為氮化硅，掩膜層203的厚度為50埃至800埃。
[0092]請參考圖5，在所述柵極結(jié)構(gòu)210兩側(cè)的半導(dǎo)體襯底200內(nèi)形成凹槽204。
[0093]所述凹槽204的形成步驟為:圖形化掩膜層203，在柵極結(jié)構(gòu)210兩側(cè)的掩膜層203中形成開口，沿所述開口刻蝕半導(dǎo)體襯底200，形成所述凹槽204。
[0094]所述開口的形成工藝為干法刻蝕或濕法刻蝕。
[0095]所述凹槽204的形狀為:方形、U形或sigma ( Σ )形。
[0096]作為一個實施例，所述凹槽204的形狀為Σ形。
[0097]Σ形的凹槽側(cè)壁向器件溝道方向內(nèi)凹，這種形狀可以有效縮短器件溝道長度，滿足器件尺寸小型化的要求；且Σ形的凹槽具有在柵極間隙體下方較大下切的特點，這種形狀凹槽內(nèi)形成應(yīng)力材料可以對器件溝道區(qū)產(chǎn)生更大的應(yīng)力。
[0098]所述凹槽204的形成工藝可以為干法刻蝕、濕法刻蝕或干法刻蝕和濕法刻蝕相結(jié)合的刻蝕工藝。
[0099]作為一個實施例，以Σ形凹槽204的形成工藝做示范性說明:首先以所述掩膜層203為掩膜，采用RIE (反應(yīng)離子刻蝕)干法刻蝕工藝，沿開口刻蝕所述半導(dǎo)體襯底200，形成倒梯形的預(yù)凹槽，然后采用TMAH (四甲基胺)或NH4OH (氨水)來進行濕法刻蝕工藝，繼續(xù)刻蝕所述預(yù)凹槽，形成Σ形的凹槽204。
[0100]請參考圖6，在所述凹槽204 (請參考圖5)內(nèi)填充滿應(yīng)力層205。
[0101]所述應(yīng)力層205可以提高作用于PMOS晶體管溝道區(qū)的應(yīng)力，從而提高PMOS晶體管的載流子遷移率，優(yōu)化PMOS晶體管的性能。
[0102]所述應(yīng)力層205的材料為SiGe或原位摻B的SiGe，所述應(yīng)力層205的材料中Ge的原子百分比為O至55%
[0103]所述應(yīng)力層205采用選擇性外延工藝形成。
[0104]所述應(yīng)力層205為單層結(jié)構(gòu)或多層結(jié)構(gòu)。所述應(yīng)力層205為單層結(jié)構(gòu)時，所述應(yīng)力層205包括填充滿凹槽204的鍺硅體層；所述應(yīng)力層205為多層結(jié)構(gòu)時，所述應(yīng)力層205包括:位于凹槽204底部和側(cè)壁的鍺硅阻擋層、位于鍺硅阻擋層表面的鍺硅漸變層和位于鍺硅漸變層表面且填充滿凹槽204的鍺硅體層。
[0105]本實施例中，以所述應(yīng)力層205為多層結(jié)構(gòu)作示范性說明。
[0106]所述鍺硅阻擋層的形成有如下好處:
[0107]首先，凹槽204形成工藝會對凹槽204表面造成損傷，不光滑的表面會影響應(yīng)力層205對溝道區(qū)的應(yīng)力作用，因此，在凹槽204內(nèi)形成鍺硅阻擋層，使凹槽204表面光滑，有利于后續(xù)過程中形成高質(zhì)量的鍺硅漸變層和鍺硅體層。
[0108]其次，所述鍺硅阻擋層為后續(xù)離子注入形成源極區(qū)和/或漏極區(qū)提供緩沖，避免離子注入的高能量離子進入至半導(dǎo)體襯底200內(nèi)或溝道區(qū)域內(nèi)，離子進入至半導(dǎo)體襯底200內(nèi)會造成源極區(qū)和/或漏極區(qū)電阻率發(fā)生偏移，導(dǎo)致晶體管可靠性降低。后續(xù)形成的鍺硅體層的材料為SiGeB時，鍺硅阻擋層可以阻擋鍺硅體層中的B橫向擴散進入半導(dǎo)體襯底200的溝道區(qū)內(nèi)，進而提高PMOS晶體管的可靠性。
[0109]再次，所述鍺硅阻擋層可以避免因后續(xù)形成的鍺硅漸變層與半導(dǎo)體襯底200之間Ge含量相差過大，避免因晶格不匹配引起界面處出現(xiàn)嚴重錯位。
[0110]作為一個實施例，鍺硅阻擋層的形成材料為SiGe，采用外延工藝形成，外延工藝參數(shù)為:反應(yīng)腔室內(nèi)外延溫度450度至700度，反應(yīng)腔室壓強I托至500托，反應(yīng)氣體包括硅源氣體和鍺源氣體，硅源氣體為SiH4或SiH2Cl2，碳源氣體為GeH4，反應(yīng)氣體還包括HCl、CH4、CH3C1、CH2Cl2或H2的一種或幾種。
[0111]隨著鍺硅阻擋層厚度的增加，作用于晶體管溝道區(qū)的載流子遷移率會相應(yīng)增加，但是當鍺硅阻擋層厚度增加到某一定程度后，相應(yīng)的載流子遷移率增加不明顯，且鍺硅阻擋層厚度過大會導(dǎo)致后續(xù)鍺硅體層體積減小，鍺硅體層提供給溝道區(qū)應(yīng)力的相應(yīng)變小。
[0112]本實施例中，鍺硅阻擋層的厚度為5埃至300埃，鍺的原子百分比為O至20%。
[0113]在所述鍺硅阻擋層表面形成鍺硅漸變層。
[0114]所述鍺硅漸變層的作用在于:如果后續(xù)鍺硅體層直接形成于鍺硅阻擋層表面，鍺硅體層中鍺含量與鍺硅阻擋層中鍺含量相差較大，鍺含量的突然增大會引起鍺硅體層出現(xiàn)嚴重晶格缺陷，鍺硅體層產(chǎn)生錯位，對晶體管電學(xué)性能有不良影響；而鍺硅漸變層中鍺含量從O逐漸增加到鍺硅體層中的鍺含量，漸變式的增大取代突變式的增大，從而避免了鍺硅體層錯位的出現(xiàn)。
[0115]所述鍺硅漸變層的厚度過小，可能會因為鍺含量的增加速度過快，致使鍺硅阻擋層和鍺硅漸變層的晶格失配，鍺硅漸變層出現(xiàn)錯位；所述鍺硅漸變層厚度過大，可能會造成源極區(qū)和/或漏極區(qū)的體積過小，影響晶體管的電學(xué)性能。
[0116]本實施例中，所述鍺硅漸變層厚度為5埃至300埃，所述鍺硅漸變層中碳的原子百分比從O逐漸增加到體層中鍺的原子百分比值。
[0117]在所述鍺硅漸變層表面形成鍺硅體層。所述鍺硅體層為形成PMOS晶體管的源極區(qū)和漏極區(qū)提供平臺，且向溝道區(qū)提供應(yīng)力。
[0118]所述鍺硅體層的材料為SiGe或SiGeB。
[0119]本實施例中，所述鍺硅體層的上表面與半導(dǎo)體襯底200表面平齊。在本發(fā)明其他實施例中，為了向溝道區(qū)施加適當?shù)膽?yīng)力，所述鍺硅體層的上表面可以高于半導(dǎo)體襯底200表面，述鍺硅體層的上表面可以低于半導(dǎo)體襯底200表面。
[0120]采用選擇性外延工藝形成所述鍺硅體層，外延工藝參數(shù)為:反應(yīng)腔室外延溫度為450度至700度，反應(yīng)腔室壓強為I托至500托，向反應(yīng)腔室內(nèi)通入反應(yīng)氣體，所述反應(yīng)氣體包括硅源氣體和鍺源氣體，硅源氣體為SiH4或SiH2Cl2,鍺源氣體為GeH4,反應(yīng)氣體還包括HC1、CH4、CH3C1、CH2C12*H2中的一種或幾種，硅源氣體流量為Isccm至lOOOsccm，鍺源氣體流量為Isccm至lOOOsccm, HCl的氣體流量為Isccm至lOOOsccm, H2的氣體流量為20sccm至40sccm,形成的鍺娃體層中Ge的原子百分比為20%至55%。
[0121]如果所述鍺硅體層的材料為原位摻雜B的SiGe，則在選擇性外延形成鍺硅體層工藝過程中進行原位B摻雜，向反應(yīng)腔室內(nèi)通入流量為Isccm至lOOOsccm的硼源氣體，所述硼源氣體為B2H6' B4H10或B5H9。
[0122]應(yīng)力層205中Ge的原子百分比越高，應(yīng)力層205中的位錯缺陷越多^Ge原子穩(wěn)定性差，具有易受濕化學(xué)物質(zhì)侵蝕的性質(zhì)。因此，應(yīng)力層205中Ge的原子百分比越高，應(yīng)力層205抗?jié)窕瘜W(xué)物質(zhì)侵蝕的能力越弱。
[0123]具有高Ge含量(Ge的原子百分比為20%至55%)的應(yīng)力層205致密度低且穩(wěn)定性差，易被后續(xù)形成工藝的濕化學(xué)物質(zhì)侵蝕。
[0124]請參考圖7，在所述應(yīng)力層205表面外延形成蓋層206。
[0125]所述蓋層206的作用是為后續(xù)在源極和漏極區(qū)域上方生長金屬硅化物提供高質(zhì)量的硅晶格結(jié)構(gòu)，所述金屬硅化物可以降低PMOS晶體管的接觸電阻。
[0126]所述蓋層206的材料為S1、摻B的Si或SiGe。所述蓋層206的材料為SiGe時，蓋層206中Ge的原子百分比低于20%。
[0127]所述蓋層206采用選擇性外延工藝形成，與應(yīng)力層205在同一個反應(yīng)腔室內(nèi)進行選擇性外延工藝。
[0128]作為一個實施例，所述蓋層206的材料為Si，反應(yīng)腔室內(nèi)通入的氣體包括SiH4或S^Cl2，通入的氣體還包括HCl、H2、CH4, CH3CUCH2Cl2中的一種或幾種。
[0129]作為另一實施例，所述蓋層106的材料為摻B的Si，反應(yīng)腔室內(nèi)通入的氣體包括硅源氣體和硼源氣體，所述硅源氣體為SiH4或SiH2Cl2，所述硼源氣體為B2H6、B4H10或B5H9，通入的氣體還包括HCl、H2、CH4, CH3Cl、CH2Cl2中的一種或幾種。
[0130]作為其他實施例，所述蓋層206的材料為SiGe,反應(yīng)腔室內(nèi)通入的氣體包括硅源氣體和鍺源氣體，所述硅源氣體為SiH4或SiH2Cl2，所述鍺源氣體為GH4，通入的氣體還包括HCl、H2、CH4、CH3Cl、CH2Cl2 中的一種或幾種。
[0131]在本實施例中，所述蓋層206的材料為Si，所述蓋層206的厚度為50埃至300埃。
[0132]請參考圖8，去除掩膜層203，對所述應(yīng)力層205進行碳摻雜220。
[0133]本實施例中，在所述應(yīng)力層205形成之后碳摻雜220之前，還包括步驟:在所述應(yīng)力層205表面外延形成蓋層206，在對應(yīng)力層205進行碳摻雜220時，同時對蓋層206進行碳摻雜220。
[0134]所述碳摻雜220的作用為:首先，碳摻雜220可以減少應(yīng)力層205中的位錯缺陷，從而提高應(yīng)力層205的致密度，降低后續(xù)工藝中的濕化學(xué)物質(zhì)侵蝕應(yīng)力層205的能力；其次，碳原子具有相對較強的穩(wěn)定性，在應(yīng)力層205中摻雜碳后，應(yīng)力層205的穩(wěn)定性也得到提高，進一步降低濕化學(xué)物質(zhì)侵蝕應(yīng)力層205的速率，提高應(yīng)力層205抗?jié)窕瘜W(xué)物質(zhì)侵蝕的能力。
[0135]在進行碳摻雜220工藝時，若掩膜層203仍然存在，則應(yīng)力層205與半導(dǎo)體襯底200表面交界處因為掩膜層203的阻擋，無法對所述交界處應(yīng)力層205中的SiGe進行充分的碳摻雜，而濕法清洗中的濕化學(xué)物質(zhì)對應(yīng)力層205的侵蝕作用主要發(fā)生于應(yīng)力層205與半導(dǎo)體襯底200交界處。
[0136]因此，碳摻雜220發(fā)生在去除掩膜層203之后，所述碳摻雜220可以對應(yīng)力層205與半導(dǎo)體襯底200表面交界處的SiGe進行充分的碳摻雜，以提高應(yīng)力層205與半導(dǎo)體襯底200表面交界處的SiGe的致密度以及穩(wěn)定性，降低濕化學(xué)物質(zhì)對應(yīng)力層205的侵蝕速率。由于應(yīng)力層205表面形成有蓋層206，則對應(yīng)力層205碳摻雜220的同時也對蓋層206實施了碳摻雜220，后續(xù)形成金屬硅化物時，金屬硅化物晶格中存在碳原子，且由于碳原子半徑比硅原子半徑小的多，碳原子位于金屬硅化物晶格間隙中，提高了金屬硅化物的熱穩(wěn)定性，且碳原子阻擋了金屬硅化物中金屬離子擴散至不期望區(qū)域，進而提高PMOS晶體管的可靠性。
[0137]本實施例中，進行碳摻雜220之前,還包括步驟:去除側(cè)墻202 (請參考圖7)。去除側(cè)墻202，可以避免因側(cè)墻202的阻擋，應(yīng)力層205的部分區(qū)域碳摻雜不充分。
[0138]所述碳摻雜220采用的工藝為離子注入或等離子體摻雜。
[0139]所述碳摻雜220采用離子注入工藝時，所述注入能量過小，碳離子均被注入到蓋層206中，沒有被注入到應(yīng)力層205中，或是被注入到應(yīng)力層205中的深度不夠深；所述注入能量過大，碳離子注入深度可能過深，脫離應(yīng)力層205。所述注入劑量過小，可能因為碳離子的量過小而不足以降低在后續(xù)工藝中的濕化學(xué)物質(zhì)對應(yīng)力層205的侵蝕速率；所注入的劑量過大，會增加工藝成本，并且會降低工藝效率。
[0140]本發(fā)明實施例中，采用離子注入工藝進行碳摻雜220，所述離子注入的具體工藝參數(shù)為:注入的離子為碳離子，注入的碳離子能量為10ev至5kev，注入的碳離子劑量為5E13至lE15atom/cm2,較佳的,注入的碳離子能量為2kev,注入的碳離子劑量為2E14atom/cm2。
[0141]碳摻雜220的工藝完成后，對所述半導(dǎo)體襯底200進行退火處理。
[0142]所述退火處理的作用為:一是消除碳摻雜220工藝對PMOS晶體管造成的晶格損傷，二是激活碳摻雜220向應(yīng)力層205摻雜的碳，使得碳在應(yīng)力層205中均勻分布，進一步提高應(yīng)力層205致密度及穩(wěn)定性。
[0143]所述退火處理的工藝為浸入式退火、尖峰退火或毫秒退火。
[0144]本發(fā)明的一實施例中，所述退火處理采用尖峰退火工藝，退火溫度為900度至1300度,退火氣體為氮氣或者氮氣和氦氣的混合氣體。
[0145]本發(fā)明的另外一實施例中，所述退火處理采用浸入式退火，退火溫度為900度至1300度，退火時長為200微秒至10秒。
[0146]碳摻雜220完成后，對所述柵極結(jié)構(gòu)210兩側(cè)的半導(dǎo)體襯底200進行摻雜，形成PMOS晶體管的漏極和源極。
[0147]所述摻雜的工藝可以為離子注入。
[0148]具體的，在半導(dǎo)體襯底200表面形成覆蓋柵極結(jié)構(gòu)210的光刻膠層，以所述光刻膠為掩膜，對柵極結(jié)構(gòu)210兩側(cè)的半導(dǎo)體襯底200內(nèi)進行P型離子注入，所述P型離子可以為B離子、Ga離子或In離子。
[0149]本實施例中，以所述離子注入為B離子注入作示范性說明，具體來說，注入離子為B+或BF2+,注入的B離子濃度為1E14至5E15atom/cm2,離子束能量為IkeV至8keV。
[0150]去除光刻膠層的工藝為濕法清洗或灰化工藝。
[0151]采用灰化工藝去除光刻膠層，灰化工藝完成后，半導(dǎo)體襯底200表面存在殘留的光刻膠以及灰化工藝的副產(chǎn)物，還需要對半導(dǎo)體襯底200表面進行濕法清洗。
[0152]本實施例中，以采用濕法清洗去除光刻膠層作示范性說明。
[0153]所述濕法清洗采用的濕化學(xué)物質(zhì)為氨水及雙氧水的水溶液。將表面具有光刻膠層的半導(dǎo)體襯底200置于反應(yīng)腔室內(nèi)，通過向光刻膠層表面噴灑氨水及雙氧水的水溶液的方法去除光刻月父。
[0154]由于碳摻雜220后，應(yīng)力層205中的位錯缺陷少，致密度高，且碳原子提高了應(yīng)力層205的穩(wěn)定性，因此濕化學(xué)物質(zhì)難以滲進應(yīng)力層205中，濕化學(xué)物質(zhì)侵蝕應(yīng)力層205中的SiGe的能力減弱，去除光刻膠的工藝中的濕化學(xué)物質(zhì)對應(yīng)力層205的損傷很小。
[0155]本發(fā)明提供的技術(shù)方案具有以下優(yōu)點:
[0156]本實施例提供的PMOS晶體管的形成方法，在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成應(yīng)力層后，還包括步驟:對所述應(yīng)力層進行碳摻雜，對所述半導(dǎo)體襯底進行退火處理。所述碳摻雜以及退火處理能夠減少應(yīng)力層中的位錯缺陷，提高應(yīng)力層的致密度，提高應(yīng)力層的穩(wěn)定性，從而避免后續(xù)形成工藝中的濕化學(xué)物質(zhì)對應(yīng)力層的侵蝕，提高應(yīng)力層的質(zhì)量，進而提高應(yīng)力層作用于PMOS晶體管的溝道區(qū)的應(yīng)力作用，提高PMOS晶體管的載流子遷移率。
[0157]且在對所述應(yīng)力層進行碳摻雜之前，還包括步驟:在所述應(yīng)力層表面形成有蓋層，在對應(yīng)力層進行碳摻雜的同時，對所述蓋層也進行了碳摻雜。所述蓋層用于后續(xù)形成金屬硅化物，后續(xù)形成的金屬硅化物中存在碳原子，所述碳原子能夠阻擋金屬硅化物中易擴散的金屬離子擴散至不期望區(qū)域，如擴散至溝道區(qū)內(nèi)，從而提高PMOS晶體管的可靠性。
[0158]第二實施例
[0159]圖9至圖15為本發(fā)明第二實施例CMOS晶體管形成過程的剖面示意圖。
[0160]請參考圖9，提供半導(dǎo)體襯底300，所述半導(dǎo)體襯底包括PMOS區(qū)域I和NMOS區(qū)域II，在所述PMOS區(qū)域I的半導(dǎo)體襯底300表面形成第一柵極結(jié)構(gòu)310，在所述匪OS區(qū)域II的半導(dǎo)體襯底300表面形成第二柵極結(jié)構(gòu)320。
[0161]所述PMOS區(qū)域I和所述NMOS區(qū)域II的位置可以互換。
[0162]在本實施例中，所述半導(dǎo)體襯底300為單晶硅材料構(gòu)成的硅襯底。半導(dǎo)體襯底300內(nèi)形成淺溝槽隔離結(jié)構(gòu)301，所述淺溝槽隔離結(jié)構(gòu)301內(nèi)填充氧化硅。
[0163]除本實施例提供的半導(dǎo)體襯底300外，在本發(fā)明其他實施例中，所述PMOS區(qū)域I內(nèi)可以形成η阱，且對η阱進行一次小劑量P型離子注入，注入B、Ga或In等p型離子的任意一種或幾種；所述NMOS區(qū)域II內(nèi)可以形成P講，且對P阱進行一次小劑量η型離子注入，注入As、P或Sb等η型離子的任意一種或幾種。小劑量離子注入主要用于改善PMOS區(qū)域I或NMOS區(qū)域II的閾值電壓，優(yōu)化器件電學(xué)性能。
[0164]作為一個實施例，所述第一柵極結(jié)構(gòu)310包括:位于半導(dǎo)體襯底300表面的第一柵介質(zhì)層311,位于第一柵介質(zhì)層311表面的第一柵電極層312,以及位于第一柵電極層312表面的第一柵掩蔽層313 ;所述第二柵極結(jié)構(gòu)320包括:位于半導(dǎo)體襯底300表面的第二柵介質(zhì)層321，位于第二柵介質(zhì)層321表面的第二柵電極層322，以及位于第二柵電極層322表面的第二柵掩蔽層323。
[0165]需要說明的是，所述第一柵掩蔽層313和所述第二柵掩蔽層323的形成是可選的而非必需的。
[0166]本實施中，在第一柵極結(jié)構(gòu)310或第二柵極結(jié)構(gòu)320兩側(cè)形成側(cè)墻302，側(cè)墻302位于半導(dǎo)體襯底300表面且緊挨第一柵極結(jié)構(gòu)310或第二柵極結(jié)構(gòu)320。
[0167]所述側(cè)墻302的材料為氧化硅、碳化硅、氮化硅或者氮氧化硅中的一種或幾種。
[0168]所述側(cè)墻302的主要作用為:保護第一柵極結(jié)構(gòu)310和第二柵極結(jié)構(gòu)320的側(cè)壁，使其在后續(xù)進行蝕刻或離子注入時不受損傷。
[0169]需要說明的是，所述側(cè)墻302的形成是可選的而非必需的。所述側(cè)墻302也可以為偽側(cè)墻，在后續(xù)第一蓋層形成之后，去除側(cè)墻302。
[0170]在形成側(cè)墻302之前，在第一柵極結(jié)構(gòu)310或第二柵極結(jié)構(gòu)320兩側(cè)的半導(dǎo)體襯底300內(nèi)還會形成低摻雜漏極(LDD)，防止熱電子退化效應(yīng)。
[0171]請參考圖10，在所述半導(dǎo)體300表面形成覆蓋所述第一柵極結(jié)構(gòu)310和第二柵極結(jié)構(gòu)320的第一掩膜層303，所述第一掩膜層303具有第一開口 304。
[0172]所述第一開口 304位于第一柵極結(jié)構(gòu)310兩側(cè)，用于后續(xù)形成第一凹槽。
[0173]在本實施例中，采用干法刻蝕工藝，以圖形化光刻膠為掩膜板，刻蝕第一掩膜層303形成第一開口 304。所述第一開口 304的高度與第一掩膜層303的厚度相同。
[0174]所述第一掩膜層303的材料為氧化娃、氮化娃或氮氧化娃。所述第一掩膜層303的形成工藝為化學(xué)氣相淀積或原子層沉積。作為一個實施例，所述第一掩膜層303的形成工藝為低壓原子層沉積法。
[0175]所述第一掩膜層303可以為多層掩膜層的疊加結(jié)構(gòu)，多層結(jié)構(gòu)可提高掩膜層的刻蝕選擇比。
[0176]在本實施例中，第一掩膜層303的材料為氮化硅，第一掩膜層303的厚度為50埃至800埃。
[0177]請參考圖11，沿所述第一開口 304 (請參考圖10)刻蝕，在所述第一柵極結(jié)構(gòu)310兩側(cè)的半導(dǎo)體襯底300內(nèi)形成第一凹槽305。
[0178]所述第一凹槽305的形狀為方形、U形或sigma ( Σ )形。
[0179]本實施例中，所述第一凹槽305的形狀為Σ形。
[0180]請參考圖12，在所述第一凹槽305 (參考圖11)內(nèi)填充滿第一應(yīng)力層306。
[0181]所述第一應(yīng)力層306的上表面可以與半導(dǎo)體襯底300的表面平齊，所述第一應(yīng)力層306的上表面也可以低于或高于半導(dǎo)體襯底300的表面。
[0182]本實施例中，以所述第一應(yīng)力層306的上表面高于半導(dǎo)體襯底300的表面做不范性說明。
[0183]所述第一應(yīng)力層306的材料為SiGe或原位摻雜B的SiGe，所述第一應(yīng)力層306的材料中Ge的原子百分比為O至55%。
[0184]所述第一應(yīng)力層306的結(jié)構(gòu)及形成工藝請參考PMOS晶體管應(yīng)力層的結(jié)構(gòu)及形成工藝，在此不再贅述。
[0185]本實施例中，所述第一應(yīng)力層306為多層結(jié)構(gòu)，包括位于第一凹槽305底部和側(cè)壁的鍺硅阻擋層，位于鍺硅阻擋層表面的鍺硅漸變層，位于鍺硅漸變層表面的鍺硅體層。
[0186]鍺硅阻擋層的厚度為5埃至300埃，鍺硅阻擋層中Ge的原子百分比為O至20%。鍺硅漸變層的厚度為5埃至300埃，所述鍺硅漸變層中Ge的原子百分比從O逐漸增加到鍺硅體層中Ge的原子百分比值。鍺硅體層中Ge的原子百分比為20%至55%，鍺硅體層中B的濃度為 O 至 2E15atom/cm3。
[0187]需要說明的是，鍺硅阻擋層和鍺硅漸變層的形成是可選的而非必需的。
[0188]請參考圖13,在所述第一應(yīng)力層306表面外延形成第一蓋層307。
[0189]第一蓋層307用于為后續(xù)在CMOS晶體管源漏區(qū)形成金屬硅化物提供硅原子。
[0190]所述第一蓋層307的形成方法參見PMOS晶體管中蓋層形成方法，在此不再贅述。
[0191]本實施例中，所述第一蓋層307的材料為Si，所述第一蓋層307的厚度為50埃至300 埃。
[0192]請參考圖14，去除第一掩膜層303 (請參考圖13)，對第一應(yīng)力層306進行碳摻雜330。
[0193]本實施例中，在所述第一應(yīng)力層306形成之后碳摻雜330之前，還包括步驟:在所述第一應(yīng)力層306表面外延形成第一蓋層307,在對第一應(yīng)力層306進行碳摻雜330時，同時對第一蓋層307進行碳摻雜330。
[0194]所述碳摻雜330的作用為:減少第一應(yīng)力層306中的位錯缺陷，從而提高第一應(yīng)力層306的致密度，且由于碳原子具有較強的穩(wěn)定性，因此進行碳摻雜330后，第一應(yīng)力層306的穩(wěn)定性得到提高，抑制后續(xù)工藝中的濕化學(xué)物質(zhì)侵蝕第一應(yīng)力層306的能力。
[0195]所述碳摻雜330是在去除第一掩膜層303之后進行的，這是因為，在進行碳摻雜330工藝時，若第一掩膜層303仍然存在，則第一應(yīng)力層306與半導(dǎo)體襯底300表面交界處因第一掩膜層303的阻擋，無法對所述交界處第一應(yīng)力層306中的SiGe進行碳摻雜，而濕法清洗中的濕化學(xué)物質(zhì)對第一應(yīng)力層306的侵蝕作用主要發(fā)生于第一應(yīng)力層306與半導(dǎo)體襯底300交界處。因此，碳摻雜330發(fā)生在去除第一掩膜層303之后，所述碳摻雜330可以對第一應(yīng)力層306與半導(dǎo)體襯底300表面交界處的SiGe進行充分的碳摻雜，以抑制濕化學(xué)物質(zhì)對第一應(yīng)力層306與半導(dǎo)體襯底300交界處SiGe的侵蝕能力。
[0196]由于第一應(yīng)力層306表面形成有第一蓋層307,則對第一應(yīng)力層306碳摻雜330的同時也對第一蓋層307實施了碳摻雜330,后續(xù)形成金屬娃化物時,金屬娃化物晶格中存在碳原子，且由于碳原子半徑比硅原子半徑小的多，碳原子位于金屬硅化物晶格間隙中，提高了金屬硅化物的熱穩(wěn)定性，且碳原子阻擋了金屬硅化物中金屬離子擴散至不期望區(qū)域，進而提聞CMOS晶體管的可罪性。
[0197]需要說明的是，若NMOS區(qū)域II半導(dǎo)體襯底300內(nèi)形成有半導(dǎo)體結(jié)構(gòu)，且碳摻雜330工藝會對所述半導(dǎo)體結(jié)構(gòu)造成不良影響，則在碳摻雜330工藝之前，需要在NMOS區(qū)域II半導(dǎo)體襯底300表面形成覆蓋第二柵極結(jié)構(gòu)320的保護層，所述保護層用于阻擋碳摻雜330工藝對NMOS區(qū)域II造成不良影響。
[0198]本實施例中，在碳摻雜330前，在NMOS區(qū)域II半導(dǎo)體襯底300表面形成覆蓋第二柵極結(jié)構(gòu)320的保護層308。
[0199]本實施例中，進行碳摻雜330之前，還包括步驟:去除第一柵極結(jié)構(gòu)310兩側(cè)的側(cè)墻302(請參考圖13)。去除側(cè)墻302，可以避免因側(cè)墻302的阻擋，第一應(yīng)力層306的部分區(qū)域碳摻雜不充分。
[0200]所述碳摻雜330采用的工藝為離子注入或等離子體摻雜。
[0201]所述碳摻雜330采用離子注入工藝時，所述注入能量過小，碳離子均被注入到第一蓋層307中，沒有被注入到第一應(yīng)力層306中，或是被注入到第一應(yīng)力層306中的深度可能不夠深；所述注入能量過大，碳離子注入深度可能過深，脫離第一應(yīng)力層306。所述注入劑量過小，可能因為碳離子的量過小而不足以降低在后續(xù)工藝中的濕化學(xué)物質(zhì)對第一應(yīng)力層306的侵蝕速率；所注入的劑量過大，會增加工藝成本，并且會降低工藝效率。
[0202]本實施例中，所述碳摻雜330采用離子注入工藝，離子注入的具體工藝參數(shù)為:注入的離子為碳離子，注入的碳離子能量為10ev至5kev，注入的碳離子濃度為5E13至lE15atom/cm2,較佳的,注入的碳離子能量為2kev,注入的碳離子濃度為2E14atom/cm2。
[0203]碳摻雜330工藝完成后，去除保護層308。
[0204]所述退火處理的工藝為浸入式退火、尖峰退火或毫秒退火。
[0205]本發(fā)明的一實施例中，所述退火處理采用尖峰退火工藝，退火溫度為900度至1300度,退火氣體為氮氣或者氮氣和氦氣的混合氣體。
[0206]本發(fā)明的另外一實施例中，所述退火處理采用浸入式退火或毫秒退火工藝，退火溫度為900度至1300度，退火時長為200微秒至10秒。
[0207]所述退火處理的作用為:一是消除碳摻雜330工藝對CMOS晶體管造成的晶格損傷，二是激活碳摻雜330向第一應(yīng)力層306摻雜的碳離子，使得碳在第一應(yīng)力層306中均勻分布，進一步提高第一應(yīng)力層306致密度及穩(wěn)定性。
[0208]請參考圖15，在第二柵極結(jié)構(gòu)320兩側(cè)半導(dǎo)體襯底300內(nèi)形成第二應(yīng)力層309。
[0209]所述第二應(yīng)力層309可以為NMOS區(qū)域II的溝道區(qū)提供拉伸應(yīng)力，使得NMOS區(qū)域溝道區(qū)的載流子遷移率增大，從而提高CMOS晶體管的驅(qū)動性能。
[0210]所述第二應(yīng)力層309的材料為SiC，SiC中C的原子百分比為0%至10%。
[0211]采用選擇性外延工藝形成所述第二應(yīng)力層309。
[0212]需要說明的是，第二應(yīng)力層309的形成順序也可以為:在形成第一應(yīng)力層306之前，在第二柵極結(jié)構(gòu)320兩側(cè)的半導(dǎo)體襯底300內(nèi)形成第二應(yīng)力層309。所述第二應(yīng)力層309的形成是可選的而非必需的。
[0213]后續(xù)工藝包括:在半導(dǎo)體襯底300表面形成第一光刻膠層，對PMOS區(qū)域I進行摻雜，形成PMOS的源極和漏極，去除第一光刻膠層；在半導(dǎo)體襯底300表面形成第二光刻膠層，對NMOS區(qū)域II進行摻雜，形成NMOS的源極和漏極，去除第二光刻膠層。
[0214]作為一個實施例，去除第一光刻膠層或第二光刻膠層的工藝為濕法清洗。所述濕法清洗采用的濕化學(xué)物質(zhì)為氨水和雙氧水的混合物。
[0215]濕法清洗完成后，第一應(yīng)力層306受到的損傷小，第一應(yīng)力層306的形貌未發(fā)生改變。這是由于，對第一應(yīng)力層306進行了碳摻雜330以及退火處理，減少了第一應(yīng)力層306中的位錯缺陷，提高了第一應(yīng)力層306的致密度，且碳原子提高了第一應(yīng)力層306的穩(wěn)定性，避免濕化學(xué)物質(zhì)滲入進第一應(yīng)力層306中，降低了濕化學(xué)物質(zhì)對第一應(yīng)力層306的侵蝕速率。
[0216]本發(fā)明提供的技術(shù)方案具有以下優(yōu)點:
[0217]本發(fā)明提供的CMOS晶體管的形成方法，對PMOS區(qū)域半導(dǎo)體襯底內(nèi)的第一應(yīng)力層進行碳摻雜，然后進行退火處理。所述碳摻雜以及退火處理可以降低第一應(yīng)力層中的位錯缺陷，提高應(yīng)力層的致密度，且碳原子提高了第一應(yīng)力層的穩(wěn)定性，避免第一應(yīng)力層受到后續(xù)工藝中濕化學(xué)物質(zhì)的侵蝕，進而提高第一應(yīng)力層的質(zhì)量，增大了作用于PMOS區(qū)域溝道區(qū)的載流子遷移率，從而優(yōu)化了 CMOS晶體管的電學(xué)性能。
[0218]且本發(fā)明實施例中，對第一應(yīng)力層表面的第一蓋層也進行了碳摻雜，則后續(xù)在第一蓋層表面形成的金屬硅化物中也存在碳原子，所述碳原子位于后續(xù)形成的金屬硅化物的晶格間隙中，起到阻擋金屬硅化物中金屬離子擴散至不期望區(qū)域的作用，進而提高CMOS晶體管的可靠性。
[0219]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當以權(quán)利要求所限定的范圍為準。
【權(quán)利要求】
1.一種PMOS晶體管的形成方法，其特征在于，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有柵極結(jié)構(gòu)； 在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成凹槽； 在所述凹槽內(nèi)填充滿應(yīng)力層； 對所述應(yīng)力層進行碳摻雜； 對所述半導(dǎo)體襯底進行退火處理。
2.根據(jù)權(quán)利要求1所述的PMOS晶體管的形成方法，其特征在于，所述碳摻雜采用的工藝為離子注入或等離子體摻雜。
3.根據(jù)權(quán)利要求2所述的PMOS晶體管的形成方法，其特征在于，所述離子注入工藝具體參數(shù)為:注入能量為10ev至5kev,注入碳離子劑量為5E13atom/cm2至lE15atom/cm2。
4.根據(jù)權(quán)利要求1所述的PMOS晶體管的形成方法，其特征在于，所述退火處理的工藝為浸入式退火、尖峰退火或毫秒退火。
5.根據(jù)權(quán)利要求4所述的PMOS晶體管的形成方法，其特征在于，所述退火處理的具體工藝參數(shù)為:退火溫度為900度至1300度，退火處理時間為200微秒至10秒。
6.根據(jù)權(quán)利要求1所述的PMOS晶體管的形成方法，其特征在于，所述應(yīng)力層的材料為SiGe或原位摻雜B的SiGe。
7.根據(jù)權(quán)利要求6所述的PMOS晶體管的形成方法，其特征在于，所述應(yīng)力層的材料中Ge的原子百分比為O至55%。
8.根據(jù)權(quán)利要求1所述的PMOS晶體管的形成方法，其特征在于，在所述應(yīng)力層形成之后碳摻雜之前，還包括步驟:在所述應(yīng)力層表面外延形成蓋層，在對應(yīng)力層進行碳摻雜時，同時對蓋層進行碳摻雜。
9.根據(jù)權(quán)利要求8所述的PMOS晶體管的形成方法，其特征在于，所述蓋層的材料為S1、SiGe 或摻 B 的 Si。
10.一種CMOS晶體管的形成方法，其特征在于，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括PMOS區(qū)域和NMOS區(qū)域，所述PMOS區(qū)域半導(dǎo)體襯底表面形成有第一柵極結(jié)構(gòu)，所述NMOS區(qū)域半導(dǎo)體襯底表面形成有第二柵極結(jié)構(gòu)；在所述第一柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成第一凹槽； 在所述第一凹槽內(nèi)填充滿第一應(yīng)力層； 對所述第一應(yīng)力層進行碳摻雜； 對所述半導(dǎo)體襯底進行退火處理。
11.根據(jù)權(quán)利要求10所述的CMOS晶體管的形成方法，其特征在于，所述碳摻雜的工藝為離子注入工藝或等離子體摻雜工藝。
12.根據(jù)權(quán)利要求11所述的CMOS晶體管的形成方法，其特征在于，所述離子注入工藝的具體工藝參數(shù)為:注入能量為10ev至5kev，注入碳離子劑量為5E13atom/cm2至lE15atom/cm2。
13.根據(jù)權(quán)利要求10所述的CMOS晶體管的形成方法，特征在于，所述退火處理采用的工藝為浸入式退火、尖峰退火或毫秒退火。
14.根據(jù)權(quán)利要求13所述的CMOS晶體管的形成方法，其特征在于，所述退火處理的具體工藝參數(shù)為:退火溫度為900度至1300度，退火時間為200微秒至10秒。
15.根據(jù)權(quán)利要求10所述的CMOS晶體管的形成方法，其特征在于，所述第一應(yīng)力層的材料為SiGe或原位摻雜B的SiGe。
16.根據(jù)權(quán)利要求15所述的CMOS晶體管的形成方法，其特征在于，所述第一應(yīng)力層的材料中Ge的原子百分比為O至55%。
17.根據(jù)權(quán)利要求10所述的CMOS晶體管的形成方法，其特征在于，在所述第一應(yīng)力層形成之后碳摻雜之前，還包括步驟:在所述第一應(yīng)力層表面外延形成第一蓋層，在對第一應(yīng)力層進行碳摻雜時，同時對第一蓋層進行碳摻雜。
18.根據(jù)權(quán)利要求17所述的CMOS晶體管的形成方法，其特征在于，所述第一蓋層的材料為S1、SiGe或摻B的Si。
19.根據(jù)權(quán)利要求10所述的CMOS晶體管的形成方法，其特征在于，在所述第二柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成有第二應(yīng)力層。
20.根據(jù)權(quán)利要求19所述的CMOS晶體管的形成方法，其特征在于，所述第二應(yīng)力層的材料為Sic。
【文檔編號】H01L21/336GK104425265SQ201310365840
【公開日】2015年3月18日 申請日期:2013年8月20日 優(yōu)先權(quán)日:2013年8月20日
【發(fā)明者】何永根 申請人:中芯國際集成電路制造(上海)有限公司