技術特征：

技術總結
本發明提供了一種基于FPGA的防止繼電保護誤動作的方法及系統，CPU周期性的向FPGA發送保護啟動/出口數據，當FPGA檢測到保護啟動/出口數據有效時控制啟動/出口繼電器動作；當FPGA檢測到保護出口狀態信號無效，而計時未持續設定的時間后再次檢測到保護啟動/出口狀態信號有效，控制啟動/出口繼電器動作；或者無效時，計時且持續設定的時間后，控制啟動/出口繼電器不動作。提高了保護啟動/出口數據的正確率和繼電保護動作的可靠性，且直接通過FPGA發出保護啟動、出口信號，不再經出口插件，減少了數據的多層傳遞，提高了繼電保護的速動性、可靠性和正確性；而且對保護數據周期性的判斷，邏輯簡單，省去了繁瑣的信號內容解析，節省FPGA內部資源。

技術研發人員：王振華;馬志敏;周東杰;趙會斌;呂玄兵;周俊華;王全海;賀淵明
受保護的技術使用者：許繼集團有限公司;許繼電氣股份有限公司;許昌許繼軟件技術有限公司;國家電網公司
技術研發日：2017.05.18
技術公布日：2017.09.15