專利名稱：基于開漏總線的雙向緩沖器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及CMOS集成電路設(shè)計領(lǐng)域，特別是涉及一種基于開漏總線的雙向緩沖器。
背景技術(shù)：
在開漏總線的協(xié)議中，通常都包括一條數(shù)據(jù)總線和一條時鐘總線。例如I2C總線(Inter-1ntegrated Circuit Bus),系統(tǒng)管理總線(System Managements Bus)。每條總線都由一個上拉電阻上拉到電源，每條總線都存在寄生電容。數(shù)據(jù)傳輸?shù)乃俾室揽侩娮韬碗娙莸拇笮　榱嗽黾訑?shù)據(jù)的傳輸速率，必須減小總線寄生電容。因此需要引入緩沖器，將總線分成多段，從而使每段的寄生電容明顯減少。當總線的主從器件工作在不同電壓域時，總線必須引入緩沖器，使總線數(shù)據(jù)能夠跨電壓域傳輸。又因為開漏總線是雙向的，因此引入的緩沖器必須是雙向緩沖器。但一般雙向緩沖器會產(chǎn)生數(shù)據(jù)的鎖存問題。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種基于開漏總線的雙向緩沖器，能夠?qū)崿F(xiàn)總線數(shù)據(jù)跨電壓域傳輸，避免出現(xiàn)總線數(shù)據(jù)傳輸?shù)逆i存。為解決上述技術(shù)問題，本發(fā)明的基于開漏總線的雙向緩沖器，包括:參考電壓和參考電流產(chǎn)生模塊，采用常用的帶隙基準電路，為源端數(shù)據(jù)比較器和源端數(shù)據(jù)運算放大器提供精確的參考電壓和參考電流；源端數(shù)據(jù)比較器，將源端輸入的總線數(shù)據(jù)信號和參考電壓進行比較；當源端輸入的總線數(shù)據(jù)信號高于參考電壓時，所述源端數(shù)據(jù)比較器輸出為高電平(邏輯I);當源端輸入的總線數(shù)據(jù)信號低于參考電壓時，所述源端數(shù)據(jù)比較器輸出為低電平(邏輯0)；源端數(shù)據(jù)運算放大器，閉環(huán)工作，用于協(xié)助從端的總線數(shù)據(jù)向源端進行正確傳輸;源端數(shù)據(jù)選擇和驅(qū)動器，與源端數(shù)據(jù)比較器的輸出端相連接，用于選擇源端總線數(shù)據(jù)，將其傳輸?shù)綇亩耍⑦M行驅(qū)動加強；從端數(shù)據(jù)選擇和驅(qū)動電路，用于選擇從端總線數(shù)據(jù)，將其傳輸?shù)皆炊耍⑦M行驅(qū)動加強；所述雙向緩沖器實現(xiàn)跨電壓域工作，只對源端總線數(shù)據(jù)信號進行檢測和判決，簡化了電路設(shè)計；當由源端向從端傳輸總線數(shù)據(jù)時，從端反饋回的總線數(shù)據(jù)信號不能打開源端發(fā)送器；當從端向源端傳輸總線數(shù)據(jù)時，源端數(shù)據(jù)比較器輸出信號不變，保證從端發(fā)送器關(guān)閉。所述雙向緩沖器適用于開集電極總線。所述雙向緩沖器適用于單向開漏總線。所述的雙向緩沖器采用使能信號，當開漏總線不工作時，整個雙向緩沖器關(guān)閉。
由于開漏總線有時跨電壓域工作，一般邏輯設(shè)計方法存在總線數(shù)據(jù)傳輸?shù)逆i存(latch up)問題。本發(fā)明根據(jù)開漏總線的應(yīng)用需求，針對一般開漏總線雙向緩沖器的缺陷，采用模擬和數(shù)字結(jié)合方式實現(xiàn)基于開漏總線的雙向緩沖器；通過分析開漏總線跨電壓域特性及鎖存問題形成原因，利用運算放大器和比較器，將鎖存形成環(huán)路斷開，從而使總線能夠正常通訊。本發(fā)明的基于開漏總線的雙向緩沖器，既能實現(xiàn)跨電壓域工作，很好的解決了總線數(shù)據(jù)跨電壓域傳輸，又能避免出現(xiàn)總線數(shù)據(jù)傳輸?shù)逆i存問題。


下面結(jié)合附圖與具體實施方式
對本發(fā)明作進一步詳細的說明:圖1是現(xiàn)有的開漏總線雙向緩沖器架構(gòu)圖；圖2是本發(fā)明的基于開漏總線的雙向緩沖器一實施例架構(gòu)圖；圖3是基于開漏總線的雙向緩沖器電路原理圖。
具體實施例方式針對開漏總線跨電壓域工作，以及一般雙向總線緩沖器存在鎖存問題，本發(fā)明采用模擬和數(shù)字電路結(jié)合的設(shè)計方案，實現(xiàn)基于開漏總線的雙向緩沖器。參見圖1所示，現(xiàn)有的基于開漏總線的雙向緩沖器，包括:源端電路100和從端電路200。當總線數(shù)據(jù)信號由源端向從端傳輸時，該總線數(shù)據(jù)信號先經(jīng)過源端電路100的數(shù)據(jù)緩沖器110到達節(jié)點1，然后經(jīng)過從端電路200的反相器220送到從端電路200的第二 NMOS晶體管(從端發(fā)送器)230的柵極，最后通過第二 NMOS晶體管230到達從端。同理，由從端向源端傳輸總線數(shù)據(jù)時，該總線數(shù)據(jù)經(jīng)過從端電路200的數(shù)據(jù)緩沖器210到達節(jié)點2，然后經(jīng)過源端電路100的反相器120送到源端電路100的第一 NMOS晶體管(源端發(fā)送器)130的柵極，最后通過第一 NMOS晶體管130到達源端。為了適應(yīng)開漏總線跨電壓域工作，源端和從端的NMOS晶體管和數(shù)據(jù)緩沖器必須滿足各自電壓域的耐壓條件。但是，圖1所示的雙向緩沖器引入了鎖存問題。假設(shè)當前由源端向從端傳輸總線數(shù)據(jù)，源端正在傳輸邏輯0，則節(jié)點I為邏輯0，經(jīng)過從端電路200的反相器220和第二 NMOS晶體管230，從端為邏輯0 ;從端的邏輯0經(jīng)過從端電路200的數(shù)據(jù)緩沖器210傳到節(jié)點2，使節(jié)點2為邏輯0，經(jīng)過源端電路100的反相器120，使第一 NMOS晶體管130的柵極為高電
平，使源端保持邏輯零。當源端外部電路釋放開漏總線時，源端本來應(yīng)該變?yōu)檫壿?，但是因為目前源端電路100的第一 NMOS晶體管130仍然開啟，因此源端實際還保持為邏輯0，不能傳遞實際的邏輯I信號；這就是鎖存問題。為了解決鎖存問題，必須阻止總線數(shù)據(jù)信號的反向傳輸。即當由源端向從端傳輸總線數(shù)據(jù)時，從端的總線數(shù)據(jù)不能傳到源端；當由從端向源端傳輸數(shù)據(jù)時，源端的總線數(shù)據(jù)不能傳輸?shù)綇亩恕Ｈ鐖D2所示，為此，引入核心電路300，將圖1中源端電路100的數(shù)據(jù)緩沖器110和反相器120省去，形成源端電路400。通過核心電路300，阻止總線數(shù)據(jù)信號的反向傳輸。圖1、圖2中的vddi為源端電源，vdd2為從端電源。為了便于說明，將圖2中源端電路400的第一 NMOS晶體管130和核心電路300合并，生成圖3所示的基于開漏總線的雙向緩沖器電路。在圖3所示的雙向緩沖器電路中，VIL_REF是輸入到源端數(shù)據(jù)比較器(CMP) 350反向輸入端的參考電壓。V0L_REF是輸入到源端數(shù)據(jù)運算放大器(AMP)310反向輸入端的參考電壓。為了阻止總線數(shù)據(jù)信號傳輸時存在的總線數(shù)據(jù)信號反向傳輸，這里要求VIL_REF< V0L_REF。IBNin和IBNout分別是源端數(shù)據(jù)比較器(CMP) 350和源端數(shù)據(jù)運算放大器(AMP) 310的參考電流。為了節(jié)約功耗，引入使能信號DDC_EN，當開漏總線不工作時，整個雙向緩沖器電路可以關(guān)閉。當使能信號DDC_EN為邏輯1，由源端向從端傳輸數(shù)據(jù)時，如果輸入到源端數(shù)據(jù)比較器(CMP)350正向輸入端的源端節(jié)點電壓高于參考電壓VIL_REF，則位于源端數(shù)據(jù)比較器(CMP) 350輸出端的節(jié)點n2為邏輯I (高電平)。節(jié)點n2的邏輯I信號輸入到由或門構(gòu)成的源端數(shù)據(jù)選擇器360的一輸入端，源端數(shù)據(jù)選擇器360的另一輸入端輸入第一內(nèi)部使能信號enb。當使能信號DDC_EN為邏輯I時，第一內(nèi)部使能信號enb為邏輯0，源端總線數(shù)據(jù)可以通過，位于源端數(shù)據(jù)選擇器360輸出端的節(jié)點SINK_T0_PAD為邏輯I ;當使能信號DDC_EN為邏輯0時，第一內(nèi)部使能信號enb為邏輯1，源端總線數(shù)據(jù)不能通過。位于從端電路200的反相器220在實現(xiàn)信號反向的同時，作為源端數(shù)據(jù)驅(qū)動器，增加對后續(xù)電路的驅(qū)動能力。當節(jié)點SINK_T0_PAD 為邏輯 I 時，節(jié)點 SINK_FR0M_PAD 為邏輯 I。節(jié)點 SINK_FR0M_PAD的邏輯I信號經(jīng)反相器320輸入到由與非門構(gòu)成的從端數(shù)據(jù)選擇器330 —輸入端，該從端數(shù)據(jù)選擇器330的另一輸入端輸入第二內(nèi)部使能信號en。當?shù)诙?nèi)部使能信號en為邏輯I時，從端總線數(shù)據(jù)可以通過，當?shù)诙?nèi)部使能信號en為邏輯0時，從端總線數(shù)據(jù)不能通過。節(jié)點SINK_FR0M_PAD為邏輯I時，位于從端數(shù)據(jù)選擇器330輸出端的節(jié)點n4為邏輯1，第三NMOS晶體管340打開，使位于第三NMOS晶體管340漏極和源端數(shù)據(jù)運算放大器(AMP) 310輸出端的節(jié)點n5為邏輯0，第一 NMOS晶體管130關(guān)閉。第三NMOS晶體管340相當于從端數(shù)據(jù)驅(qū)動器，保證在節(jié)點n4為邏輯I時，能把節(jié)點n5拉為邏輯O。如果源端節(jié)點電壓低于參考電壓VIL_REF，則節(jié)點n2為邏輯0，節(jié)點SINK_T0_PAD為邏輯0 ;節(jié)點SINK_FR0M_PAD為邏輯0，節(jié)點n4為邏輯0，第三NMOS晶體管340關(guān)閉。因為源端節(jié)點電壓低于參考電壓VIL_REF，所以源節(jié)點電壓低于參考電壓V0L_REF，這樣保證節(jié)點n5為邏輯0，第一 NMOS晶體管130關(guān)閉。當源端節(jié)點電壓變化時，第一 NMOS晶體管130 —直處于關(guān)閉狀態(tài)，阻斷了由從端到源端的反向數(shù)據(jù)傳輸。當使能信號DDC_EN為邏輯1，由從端向源端傳輸數(shù)據(jù)時，如果從端節(jié)點電壓為邏輯1，則節(jié)點SINK_FR0M_PAD為邏輯1，節(jié)點n4為邏輯1，第三NMOS晶體管340打開，節(jié)點n5被強拉到邏輯0，源端節(jié)點輸出為邏輯I。當源端節(jié)點為邏輯I時，其電壓高于參考電壓VIL_REF,位于源端數(shù)據(jù)比較器(CMP) 350輸出端的節(jié)點n2為邏輯1，節(jié)點SINK_T0_PAD為邏輯1，從端的第二 NMOS晶體管230的柵極為邏輯0，使第二 NMOS晶體管230關(guān)閉，不影響從端發(fā)送的數(shù)據(jù)。當從端發(fā)送邏輯0時，則節(jié)點SINK_FR0M_PAD為邏輯0，節(jié)點n4為邏輯0，第三NMOS晶體管340關(guān)閉。源端數(shù)據(jù)運算放大器310和第一 NMOS晶體管130構(gòu)成的是負反饋電路。如果源端節(jié)點的電壓高于參考電壓V0L_REF，則節(jié)點n5的電壓升高，第一 NMOS晶體管130放電能力加強，源端節(jié)點電壓降低。只要第一 NMOS晶體管130尺寸夠大，源端節(jié)點電壓最終被嵌位在參考電壓V0L_REF。如果源端節(jié)點電壓低于參考電壓V0L_REF，節(jié)點n5處的電壓會降低，第一 NMOS晶體管130導通能力減弱，源端節(jié)點電壓上升，最終源端節(jié)點電壓也等于參考電壓V0L_REF。總之，當從端向源端傳送邏輯0低時，源端節(jié)點電壓被嵌位在參考電壓V0L_REF。只要參考電壓V0L_REF在開漏總線邏輯0規(guī)定的電壓范圍內(nèi)，源端就按照邏輯0處理。因為參考電壓V0L_REF大于參考電壓VIL_REF，所以節(jié)點n2輸出為邏輯I，節(jié)點SINK_T0_PAD處的電壓為邏輯1，經(jīng)從端的反相器220使從端第二 NMOS晶體管230的柵極電壓為邏輯0，第二 NMOS晶體管230關(guān)閉，不影響從端發(fā)送的總線數(shù)據(jù)信號。當從端節(jié)點電壓變化時，從端的第二 NMOS晶體管230 —直處于關(guān)閉狀態(tài)，阻斷了由源端到從端的反向數(shù)據(jù)傳輸。在圖3中，使能信號DDC_EN經(jīng)過反相器370產(chǎn)生第一內(nèi)部使能信號enb，第一內(nèi)部使能信號enb經(jīng)過反相器380產(chǎn)生第二內(nèi)部使能信號en。反相器370和反相器380分別增強了第一內(nèi)部使能信號enb和第二內(nèi)部使能信號en的驅(qū)動。如果開漏總線跨電壓域工作，即源端電源vddi不等于從端電源vdd2，那么源端、從端的NMOS晶體管必須滿足各自電壓域的耐壓條件，保證雙向緩沖器完成雙向傳輸。以上通過具體實施方式
對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng)視為本發(fā)明的保護范圍。
權(quán)利要求
1.一種基于開漏總線的雙向緩沖器，其特征在于，包括: 參考電壓和參考電流產(chǎn)生模塊，為源端數(shù)據(jù)比較器和源端數(shù)據(jù)運算放大器提供參考電壓和參考電流； 源端數(shù)據(jù)比較器，將源端輸入的總線數(shù)據(jù)信號和參考電壓進行比較；當源端輸入的總線數(shù)據(jù)信號高于參考電壓時，輸出為高電平；當源端輸入的總線數(shù)據(jù)信號低于參考電壓時，輸出為低電平； 源端數(shù)據(jù)運算放大器，閉環(huán)工作，用于協(xié)助從端總線數(shù)據(jù)向源端進行正確傳輸； 源端數(shù)據(jù)選擇和驅(qū)動器，與所述源端數(shù)據(jù)比較器的輸出端相連接，用于選擇源端總線數(shù)據(jù)，將其傳輸?shù)綇亩耍⑦M行驅(qū)動加強； 從端數(shù)據(jù)選擇和驅(qū)動電路，用于選擇從端總線數(shù)據(jù)，將其傳輸?shù)皆炊耍⑦M行驅(qū)動加強； 所述雙向緩沖器實現(xiàn)跨電壓域工作；只對源端總線數(shù)據(jù)信號進行檢測和判決；當源端向從端傳輸總線數(shù)據(jù)時，從端反饋回的總線數(shù)據(jù)信號不能打開源端的發(fā)送器；當從端向源端傳輸總線數(shù)據(jù)時，源端數(shù)據(jù)比較器輸出信號不變，保證從端向源端正常傳輸總線數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的雙向緩沖器，其特征在于:所述雙向緩沖器適用于開集電極總線。
3.根據(jù)權(quán)利要求1所述的雙向緩沖器，其特征在于:所述雙向緩沖器適用于單向開漏總線。
4.根據(jù)權(quán)利要求1所述的雙向緩沖器，其特征在于:采用使能信號，當開漏總線不工作時，整個雙向緩沖器關(guān)閉。
全文摘要
本發(fā)明公開了一種基于開漏總線的雙向緩沖器，包括參考電壓和參考電流產(chǎn)生模塊；源端數(shù)據(jù)比較器，將源端的輸入信號和參考電壓進行比較，當源端的輸入信號高于參考電壓時，比較器輸出為高電平，當源端的輸入信號低于參考電壓時，比較器輸出為低電平；源端數(shù)據(jù)運算放大器，閉環(huán)工作，用于協(xié)助從端數(shù)據(jù)向源端進行正確傳輸；源端數(shù)據(jù)選擇和驅(qū)動器，用于選擇源端數(shù)據(jù)，將其傳輸?shù)綇亩耍⑦M行驅(qū)動加強；從端數(shù)據(jù)選擇和驅(qū)動電路，用于選擇從端數(shù)據(jù)，將其傳輸?shù)皆炊耍⑦M行驅(qū)動加強。本發(fā)明既能跨電壓域工作，又能避免出現(xiàn)總線數(shù)據(jù)傳輸?shù)逆i存問題。
文檔編號H03K19/0185GK103199845SQ20121000496
公開日2013年7月10日 申請日期2012年1月9日 優(yōu)先權(quán)日2012年1月9日
發(fā)明者李宏斌, 彭瑱, 易金剛 申請人:上海華虹集成電路有限責任公司