專利名稱：振蕩電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及振蕩電路。
背景技術(shù)：
圖5表示現(xiàn)有的振蕩電路的一例的電路結(jié)構(gòu)圖。在該圖中，內(nèi)置振蕩器I生成例如頻率為IOOMHz的時鐘信號。該時鐘信號被供給分頻電路2，分頻電路2對時鐘信號進(jìn)行 1/2分頻，1/4分頻，1/8分頻，1/16分頻，將各分頻信號供給頻率選擇電路3。頻率選擇電路 3根據(jù)從端子4供給的選擇信號，選擇各分頻信號中的任意一個分頻信號，作為主時鐘信號從端子5輸出，主時鐘信號例如被供給未圖示的CPU等。根據(jù)CPU的動作模式變更選擇信號。此外，低速時鐘振蕩器6例如生成頻率為數(shù)IOkHz的低速時鐘信號。該低速時鐘信號被作為子時鐘信號從端子7輸出，子時鐘信號例如被供給未圖示的定時器等。圖6表不現(xiàn)有的振蕩電路的另一例的電路結(jié)構(gòu)圖。在該圖中，低速時鐘振蕩器11 生成例如頻率為IOkHz的低速時鐘信號。該低速時鐘信號被作為子時鐘信號從端子12輸出，子時鐘信號例如被提供給未圖示的定時器等。此外，子時鐘信號被提供給PLL (Phase locked loop) 13，PLL13生成與子時鐘信號同步的頻率例如為數(shù)百M(fèi)Hz的時鐘信號。該時鐘信號被提供給分頻電路14。分頻電路14 對時鐘信號進(jìn)行1/2分頻，1/4分頻，1/8分頻，1/16分頻，將各分頻信號提供給頻率選擇電路15。頻率選擇電路15根據(jù)從端子16提供的選擇信號，選擇各分頻信號中的任意一個分頻信號，作為主時鐘信號從端子17輸出，主時鐘信號例如被提供給未圖示的CPU等。根據(jù)CPU的動作模式變更選擇信號。但是已知如下技術(shù)具有低速用的振蕩電路和聞速用的振蕩電路，通過該時鐘控制電路，根據(jù)系統(tǒng)的動作條件，對低速用的振蕩電路和高速用的振蕩電路進(jìn)行導(dǎo)通/斷開控制，在低速時，從低速用的振蕩電路產(chǎn)生振蕩而得的時鐘信號經(jīng)由選擇器，被作為系統(tǒng)時鐘信號提供給CPU以及CPU周邊電路，此時，通過時鐘控制電路的振蕩控制信號使非選擇的高速用的振蕩電路成為停止?fàn)顟B(tài)(例如參照專利文獻(xiàn)I)。在圖5所示的現(xiàn)有的振蕩電路中，即使主時鐘信號成為低速的動作模式，內(nèi)置振蕩器I的振蕩頻率也為恒定，而無法降低消耗功率。此外，存在需要將定時器用的低速時鐘振蕩器6和內(nèi)置振蕩器I分別設(shè)置的問題。在圖6所示的現(xiàn)有的振蕩電路中，即使主時鐘信號成為低速的動作模式，PLL13的振蕩頻率也為恒定，而無法降低消耗功率。此外，存在需要將定時器用的低速時鐘振蕩器11 和PLL13分別設(shè)置的問題。專利文獻(xiàn)I日本特開平8-272478號公報發(fā)明內(nèi)容
本發(fā)明是鑒于上述問題而提出的，其目的在于提供通過簡單的結(jié)構(gòu)降低振蕩頻率低時的消耗功率的振蕩電路。本發(fā)明的一個實施方式的振蕩電路具有時鐘振蕩器(23)，其根據(jù)頻率選擇信號切換振蕩頻率，輸出主時鐘；以及分頻電路(24)，其根據(jù)所述頻率選擇信號，切換分頻比，輸出對所述主時鐘進(jìn)行分頻而得的子時鐘，在所述振蕩頻率高的時候和低的時候，使所述子時鐘的頻率恒定。理想的是具有使所述頻率選擇信號與所述子時鐘同步變化的同步部(2)。理想的是所述時鐘振蕩器(23)具有充放電部(Mil M14)，其根據(jù)控制信號，切換電容器的充放電；比較器(42、43)，其將所述電容器的電壓與基準(zhǔn)電壓進(jìn)行比較，并輸出比較結(jié)果信號；觸發(fā)器(44)，其通過所述比較結(jié)果信號被置位或被復(fù)位，將輸出信號作為控制信號提供給所述充放電部，并且作為振蕩信號輸出；以及第一電流電路(41)，其根據(jù)所述頻率選擇信號，切換所述電容器的充電電流。理想的是所述時鐘振蕩器還具有根據(jù)所述頻率選擇信號切換所述比較器(42、43) 的動作電流的第二電流電路(46)。此外，上述括號內(nèi)的參照符號是為了便于理解而附加的表記，只不過是一個例子， 并不限于圖示的方式。根據(jù)本發(fā)明，可以通過簡單的結(jié)構(gòu)降低振蕩頻率低時的消耗功率。


圖I是本發(fā)明的振蕩電路的一個實施方式的結(jié)構(gòu)框圖。圖2是時鐘振蕩器的一個實施方式的電路結(jié)構(gòu)圖。圖3是切換時鐘頻率時的信號時序圖。圖4是切換時鐘頻率時的信號時序圖。圖5是現(xiàn)有的振蕩電路的一例的電路結(jié)構(gòu)圖。圖6是現(xiàn)有的振蕩電路的另一例的電路結(jié)構(gòu)圖。符號說明21頻率選擇寄存器22觸發(fā)器23時鐘振蕩器24分頻電路26分頻器28選擇器41、46電流電路42、43 比較器44SR 觸發(fā)器51-1 51_4、54-1 54-4 恒流源52-2 52-4、55_2 55-4 開關(guān)C11、C12 電容器Mll M14M0S 晶體管
具體實施例方式以下，參照

本發(fā)明的實施方式。(振蕩電路的結(jié)構(gòu)框圖)圖I表示本發(fā)明的振蕩電路的一個實施方式的結(jié)構(gòu)框圖。該振蕩電路為半導(dǎo)體集成電路。在圖I中，從未圖示的CPU在頻率選擇寄存器21中例如設(shè)定值為I或值為O的頻率選擇信號。頻率選擇寄存器21輸出的頻率選擇信號被提供給觸發(fā)器22，頻率選擇信號被與子時鐘信號同步地取入至觸發(fā)器22。觸發(fā)器22輸出的頻率選擇信號被提供給時鐘振蕩器23，并且提供給分頻電路24內(nèi)的選擇器28。時鐘振蕩器23在頻率選擇信號的值為I時將振蕩頻率例如設(shè)為154kHz，在頻率選擇信號的值為O時，將振蕩頻率例如設(shè)為38. 4kHz，進(jìn)行振蕩，輸出主時鐘信號。時鐘振蕩器23輸出的主時鐘信號從端子25輸出，該主時鐘信號例如被提供給未圖示的CPU等。與此同時,主時鐘信號被供給分頻電路24。分頻電路24具備分頻器26和選擇器28.，主時鐘信號被分別提供給分頻器26和選擇器28。分頻器26對主時鐘信號進(jìn)行1/4分頻，然后提供給選擇器28。選擇器28在頻率選擇信號的值為I時，選擇通過分頻器26對來自時鐘振蕩器23 的頻率154kHz的主時鐘信號進(jìn)行1/4分頻而得的頻率38. 4kHz的信號。另外，選擇器28 在頻率選擇信號的值為O時，選擇來自時鐘振蕩器23的頻率38. 4kHz的信號。與時鐘振蕩器23輸出的主時鐘信號同步地進(jìn)行選擇器28中的選擇的切換，但是，因為頻率選擇信號被與子時鐘信號同步地取入至觸發(fā)器22中，所以選擇器28中的選擇的切換與子時鐘信號同步。選擇器28選擇的頻率38. 4kHz的信號被作為子時鐘信號從端子29輸出，子時鐘信號例如被供給未圖示的定時器等。(時鐘振蕩器的電路結(jié)構(gòu)圖)圖2表示時鐘振蕩器23的一個實施方式的電路結(jié)構(gòu)。在該圖中，電流電路41具有并聯(lián)連接的恒流源51-1 51-4和與恒流源51-2 51_4串聯(lián)連接的開關(guān)52_2 52_4。 恒流源51-1 51-4共同連接的一端與電源Vdd連接，恒流源51-1的另一端和開關(guān)52_2 52-4的連接點與P溝道MOS晶體管Mil、M13的源極連接。從端子53向開關(guān)52_2 52_4 提供頻率選擇信號，在頻率選擇信號的值為I時，開關(guān)52-2 52-4接通，在頻率選擇信號的值為O時，開關(guān)52-2 52-4斷開，相對于頻率選擇信號的值為O時，頻率選擇信號的值為I時MOS晶體管M11、M13的源極的動作電流例如變?yōu)榇笾?倍。MOS晶體管Mll的漏極與η溝道MOS晶體管Μ12的漏極連接，MOS晶體管Μ12的源極與電源Vss連接。此外，MOS晶體管Μ13的漏極與η溝道MOS晶體管Μ14的漏極連接， MOS晶體管Μ14的源極與電源Vss連接MOS晶體管Μ11、Μ12的漏極與電容器Cll的一端連接，并與比較器42的正相輸入端子連接。電容器Cll的另一端與電源Vss連接。MOS晶體管Mil、M12的柵極與SR觸發(fā)器44的Q端子連接。此外，MOS晶體管M13、M14的漏極與電容器12的一端連接，并與比較器43的正相輸入端子連接。電容器12的另一端與電源Vss連接。MOS晶體管M13、M14的柵極與觸發(fā)器44的QX端子(Q端子的反相輸出)連接。從電流電路46向比較器42、43提供動作電流。電流電路46具有并聯(lián)連接的恒流源54-1 54-4和與恒流源54-2 54_4串聯(lián)連接的開關(guān)55_2 55_4。恒流源54_1
54-4共同連接的一端與電源Vdd連接，恒流源54-1的另一端和開關(guān)55-2 55_4的連接點與比較器42、43的電流供給端子連接。從端子53向開關(guān)55-2 55_4提供頻率選擇信號，在頻率選擇信號的值為I時，開關(guān)55-2 55-4接通，在頻率選擇信號的值為O時，開關(guān)
55-2 55-4斷開，相對于頻率選擇信號的值為O時，頻率選擇信號的值為I時提供給比較器42、43的動作電流例如變?yōu)榇笾?倍。比較器42、43的反相輸入端子與恒壓電路45的一端連接，被施加基準(zhǔn)電壓Vth，恒壓電路45的另一端與電源Vss連接。比較器42在電容器Cll的電壓超過基準(zhǔn)電壓Vth時生成成為高電平的輸出信號，在基準(zhǔn)電壓Vth以下時,生成成為低電平的輸出信號，供給觸發(fā)器14的置位端子S。比較器43在電容器C12的電壓超過基準(zhǔn)電壓Vth時，生成成為高電平的輸出信號，在基準(zhǔn)電壓Vth以下時，生成成為低電平的輸出信號，供給觸發(fā)器14的復(fù)位端子R。觸發(fā)器44在置位端子S被提供了高電平信號時，使Q端子輸出為高電平，使QX端子輸出為低電平。此外，觸發(fā)器44在復(fù)位端子R為供給了高電平信號時，使Q端子輸出為低電平，使QX端子輸出為高電平。觸發(fā)器44的Q端子輸出作為主時鐘從端子47輸出。(時鐘振蕩器的動作)觸發(fā)器44的Q端子輸出為低電平時，MOS晶體管Mll導(dǎo)通，MOS晶體管M12截止， 電容器Cll被充電，同時，QX端子輸出為高電平，MOS晶體管M13截止，MOS晶體管M14導(dǎo)通，電容器C12放電。然后，在電容器Cll的電壓超過基準(zhǔn)電壓Vth時，比較器42的輸出為高電平，觸發(fā)器44被置位，Q端子輸出為高電平，QX端子輸出為低電平。此時，MOS晶體管Mll截止，MOS晶體管M12導(dǎo)通，電容器Cll放電，同時QX端子輸出為低電平，MOS晶體管M13導(dǎo)通，MOS晶體管M14截止，電容器C12被充電。然后，在電容器C12的電壓超過基準(zhǔn)電壓Vth時，比較器43的輸出為高電平，觸發(fā)器4被復(fù)位，Q端子輸出為低電平，QX的端子輸出為高電平。通過重復(fù)上述過程，從端子47輸出主時鐘。(頻率切換)當(dāng)從端子53提供的頻率選擇信號的值為O時，電流電路41的開關(guān)52_2 52_4 斷開，當(dāng)頻率選擇信號的值為I時，開關(guān)52-2 52-4接通，提供給MOS晶體管Mil、M13的源極的動作電流相對于頻率選擇信號的值為O時，例如大致成為4倍，電容器C11、C12的充電電流大致成為4倍。因此，頻率選擇信號的值為I時的時鐘振蕩器23的振蕩頻率成為頻率選擇信號的值為O時的大致4倍。構(gòu)成比較器42、43的MOS晶體管的電流能力隨著溫度發(fā)生變化，從比較器輸入的變化到比較器輸出切換為止的延遲時間因高溫而增加，因低溫而減少。在本實施方式中，通過使由于溫度變化引起的比較器42、43的延遲時間的時間變動充分短于振蕩頻率的一周期，來實現(xiàn)頻率的穩(wěn)定性。即,在振蕩頻率的一周期短時,通過增加提供給比較器42、43的動作電流，縮短比較器42、43的延遲時間。由此，減小時鐘振蕩器23的由于溫度變化引起的頻率變化，減小頻率溫度特性。因此，振蕩頻率低時的消耗功率被降低。另外，通過電流電路41的振蕩頻率的切換是粗調(diào)整，振蕩頻率的切換的微調(diào)整通過調(diào)整從恒壓電路45提供給比較器42、43的基準(zhǔn)電壓Vth來進(jìn)行。
如圖3所示，在頻率選擇信號的值為I的期間A，時鐘振蕩器23輸出的主時鐘信號例如是頻率154kHz。此時，選擇器28選擇通過分頻器26對來自時鐘振蕩器23的頻率 154kHz的主時鐘信號進(jìn)行1/4分頻而得的頻率38. 4kHz的信號。然后，當(dāng)將頻率選擇信號切換為值O (期間B)時，時鐘振蕩器23輸出的主時鐘信號例如成為頻率38. 4kHz，選擇器28選擇來自時鐘振蕩器23的頻率38. 4kHz的主時鐘信號。頻率選擇信號被與子時鐘信號同步地被取入至觸發(fā)器22，因此，與子時鐘信號同步地進(jìn)行主時鐘信號的頻率切換。此外，如圖4所示，在頻率選擇信號的值為O的期間C，時鐘振蕩器23輸出的主時鐘信號例如是頻率38. 4kHz。此時，選擇器28選擇來自時鐘振蕩器23的頻率38. 4kHz的主時鐘信號。然后，當(dāng)將頻率選擇信號切換為值I (期間D)時，時鐘振蕩器23輸出的主時鐘信號例如成為頻率154kHz，選擇器28選擇通過分頻器26對來自時鐘振蕩器23的頻率154kHz 的主時鐘信號進(jìn)行1/4分頻而得的頻率38. 4kHz的信號。頻率選擇信號與子時鐘信號同步地被取入至觸發(fā)器22，因此與子時鐘信號同步地進(jìn)行主時鐘信號的頻率切換。
權(quán)利要求
1.一種振蕩電路，其特征在于，具有:時鐘振蕩器，其根據(jù)頻率選擇信號切換振蕩頻率，輸出主時鐘；以及分頻電路，其根據(jù)所述頻率選擇信號，切換分頻比，輸出對所述主時鐘進(jìn)行分頻而得的子時鐘，在所述振蕩頻率高的時候和低的時候，使所述子時鐘的頻率恒定。
2.根據(jù)權(quán)利要求I所述的振蕩電路，其特征在于，具有使所述頻率選擇信號與所述子時鐘同步變化的同步部。
3.根據(jù)權(quán)利要求2所述的振蕩電路，其特征在于，所述時鐘振蕩器具有充放電部，其根據(jù)控制信號，切換電容器的充放電；比較器，其將所述電容器的電壓與基準(zhǔn)電壓進(jìn)行比較，并輸出比較結(jié)果信號；觸發(fā)器，其通過所述比較結(jié)果信號被置位或被復(fù)位，將輸出信號作為控制信號提供給所述充放電部，并且作為振蕩信號輸出；以及第一電流電路，其根據(jù)所述頻率選擇信號，切換所述電容器的充電電流。
4.根據(jù)權(quán)利要求3所述的振蕩電路，其特征在于，所述時鐘振蕩器還具有根據(jù)所述頻率選擇信號切換所述比較器的動作電流的第二電流電路。
全文摘要
本發(fā)明的目的在于提供一種通過簡單的結(jié)構(gòu)降低振蕩頻率低時的消耗功率的振蕩電路。該振蕩電路具有根據(jù)頻率選擇信號切換振蕩頻率，輸出主時鐘的時鐘振蕩器(23)和、根據(jù)所述頻率選擇信號切換分頻比，輸出對所述主時鐘進(jìn)行分頻而得的子時鐘的分頻電路(24)，在所述振蕩頻率高的時候和低的時候，使所述子時鐘的頻率恒定。理想的是還具有使所述頻率選擇信號與所述子時鐘同步變化的同步部(22)。
文檔編號H03K3/012GK102594297SQ20121000786
公開日2012年7月18日 申請日期2012年1月11日 優(yōu)先權(quán)日2011年1月12日
發(fā)明者井上文裕, 木村順一, 阿部真喜男 申請人:三美電機(jī)株式會社