本發(fā)明涉及一種時(shí)鐘校正裝置及時(shí)鐘校正方法，尤其是涉及用于調(diào)整多相時(shí)鐘的偏斜和占空比的時(shí)鐘校正裝置及時(shí)鐘校正方法。

背景技術(shù)：

近年，在無(wú)源光纖網(wǎng)絡(luò)(passiveopticalnetwork，pon)和/或時(shí)序控制器等通信領(lǐng)域中的通信數(shù)據(jù)量持續(xù)增長(zhǎng)。因此，對(duì)于該領(lǐng)域中所使用的半導(dǎo)體集成電路要求更高的速度。在這種半導(dǎo)體集成電路中，雖然與單相時(shí)鐘相比，多相時(shí)鐘有時(shí)會(huì)發(fā)生時(shí)鐘偏斜(是指時(shí)鐘到達(dá)半導(dǎo)體集成電路的各節(jié)點(diǎn)的時(shí)間的偏差。也可稱為時(shí)序偏斜。以下稱為“偏斜”)，但是由于單相時(shí)鐘難以高速化及分配，因此，通過(guò)降低頻率而進(jìn)行多相化來(lái)使時(shí)鐘的變化時(shí)序高速化的方法得到廣泛使用。

作為使用多相時(shí)鐘的半導(dǎo)體集成電路，典型的有利用發(fā)送裝置生成4相等多相時(shí)鐘，并利用時(shí)鐘分配電路(clkdistribution)將該生成的多相時(shí)鐘分配到各個(gè)接收裝置的半導(dǎo)體集成電路。

在此，多相時(shí)鐘所包含的時(shí)鐘之間的相位存在因在各個(gè)接收裝置等中使用的元件的不匹配、和/或該多相時(shí)鐘分配時(shí)的帶寬不足而產(chǎn)生偏差的情況。尤其是，在利用時(shí)鐘分配電路將高速的多相時(shí)鐘分配到各個(gè)接收裝置時(shí)，難以避免時(shí)鐘之間發(fā)生相位偏差。

此外，在多相時(shí)鐘所包含的時(shí)鐘之間產(chǎn)生有相位偏差的狀態(tài)下，輸入到進(jìn)行相位插值的相位插值電路(phaseinterpolator)時(shí)，抖動(dòng)容限會(huì)惡化。這是由于在相位插值電路中，多相時(shí)鐘所包含的時(shí)鐘之間的相位偏差相當(dāng)于抖動(dòng)。在pon等對(duì)抖動(dòng)規(guī)格要求嚴(yán)格的領(lǐng)域中，上述的抖動(dòng)容限的惡化將成為大問(wèn)題。

基于以上說(shuō)明，可以說(shuō)重要的是一般被稱為偏斜調(diào)整的對(duì)多相時(shí)鐘的相位偏差進(jìn)行校正。

另外，在上述的半導(dǎo)體集成電路中，還需要多相時(shí)鐘所包含的各個(gè)時(shí)鐘的占空比是正確的。這是由于在占空比不合適的情況下，會(huì)影響到半導(dǎo)體集成電路的動(dòng)作。因此，除了上述的偏斜調(diào)整以外，進(jìn)行占空比校正也是重要的。

下述專利文獻(xiàn)1公開了一種時(shí)鐘生成電路，該時(shí)鐘生成電路具備：偏斜調(diào)整電路，其接收第一時(shí)鐘并生成經(jīng)偏斜調(diào)整的第二時(shí)鐘；以及延遲鎖相環(huán)(delaylockedloop，dll)電路，其接收第二時(shí)鐘而生成時(shí)鐘延遲時(shí)間被鎖定的多相時(shí)鐘。

此外，下述專利文獻(xiàn)2公開了一種進(jìn)行多相時(shí)鐘的偏斜調(diào)整、占空比校正等的時(shí)鐘調(diào)整電路。在上述時(shí)鐘調(diào)整電路中，通過(guò)數(shù)字校正來(lái)進(jìn)行偏斜調(diào)整、占空比校正等。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1：日本特開2009-44579號(hào)公報(bào)

專利文獻(xiàn)2：國(guó)際公開第2008/032701號(hào)公報(bào)

技術(shù)實(shí)現(xiàn)要素：

技術(shù)問(wèn)題

上述的專利文獻(xiàn)1所公開的時(shí)鐘生成電路具有偏斜調(diào)整電路。然而，由于該偏斜調(diào)整電路是在生成多相時(shí)鐘時(shí)進(jìn)行偏斜調(diào)整，因此通過(guò)上述時(shí)鐘生成電路無(wú)法校正在多相時(shí)鐘之間產(chǎn)生的相位偏差。另外，上述時(shí)鐘生成電路不具有占空比校正功能，因此無(wú)法進(jìn)行占空比校正。

此外，上述的專利文獻(xiàn)2所公開的時(shí)鐘調(diào)整電路，雖然能夠除了偏斜調(diào)整以外，還進(jìn)行占空比校正，然而，由于偏斜調(diào)整和占空比校正都是數(shù)字式地進(jìn)行處理，因此存在偏斜調(diào)整后進(jìn)行占空比校正時(shí)，再次產(chǎn)生相位偏差的問(wèn)題。

因此，本發(fā)明的目的在于提供一種進(jìn)行多相時(shí)鐘的偏斜調(diào)整和占空比校正的時(shí)鐘校正裝置及時(shí)鐘校正方法，能夠不受占空比校正的影響而進(jìn)行多相時(shí)鐘的偏斜調(diào)整。

技術(shù)方案

用于解決上述課題的本發(fā)明構(gòu)成為包括以下所示的技術(shù)特征或者發(fā)明具體事項(xiàng)。

即，根據(jù)一個(gè)觀點(diǎn)的本發(fā)明是一種可進(jìn)行輸入時(shí)鐘的偏斜調(diào)整和占空比校正并輸出輸出時(shí)鐘的時(shí)鐘校正裝置。所述時(shí)鐘校正裝置具備：校正電路，其通過(guò)模擬控制來(lái)進(jìn)行所述輸入時(shí)鐘的偏斜調(diào)整，并且接收占空比控制信號(hào)，通過(guò)數(shù)字控制來(lái)進(jìn)行所述輸入時(shí)鐘的占空比校正，所述模擬控制使用基于所述輸出時(shí)鐘與參考時(shí)鐘之間的相位差的偏斜調(diào)整信號(hào)；偏斜檢測(cè)電路，其接收所述輸出時(shí)鐘和所述參考時(shí)鐘，并在僅所述參考時(shí)鐘處于預(yù)定的狀態(tài)(例如，“h(高電平)”)時(shí)，輸出成為所述預(yù)定的狀態(tài)(例如，“h(高電平)”)的檢測(cè)信號(hào)；積分電路，其對(duì)所述檢測(cè)信號(hào)進(jìn)行積分而生成第一電壓信號(hào)；以及比較器，其對(duì)所述第一電壓信號(hào)和第一參考信號(hào)進(jìn)行比較，并基于該比較結(jié)果生成所述偏斜調(diào)整信號(hào)。

所述時(shí)鐘校正裝置可包括封裝電路。所述積分電路可基于來(lái)自所述封裝電路的指示，不對(duì)所述檢測(cè)信號(hào)進(jìn)行積分，而對(duì)所述輸出時(shí)鐘進(jìn)行積分并生成第二電壓信號(hào)。所述比較器可不對(duì)所述第一電壓信號(hào)和所述第一參考信號(hào)進(jìn)行比較，而對(duì)所述第二電壓信號(hào)和第二參考信號(hào)進(jìn)行比較并生成校正完成信號(hào)。所述封裝電路可改變所述占空比控制信號(hào)的值，直至所述校正完成信號(hào)達(dá)到預(yù)定值為止。

此外，根據(jù)另一個(gè)觀點(diǎn)的本發(fā)明是一種進(jìn)行彼此具有預(yù)定的相位差的多相時(shí)鐘的偏斜調(diào)整和占空比校正的多相時(shí)鐘校正裝置。所述多相時(shí)鐘校正裝置可具備：多級(jí)連接的多個(gè)校正電路，所述多個(gè)校正電路的各個(gè)校正電路通過(guò)模擬控制來(lái)進(jìn)行輸入時(shí)鐘的偏斜調(diào)整，并且接收占空比控制信號(hào)，通過(guò)數(shù)字控制來(lái)進(jìn)行所述輸入時(shí)鐘的占空比校正，所述模擬控制使用基于輸出時(shí)鐘與參考時(shí)鐘之間的相位差的偏斜調(diào)整信號(hào)。此外，多相時(shí)鐘校正裝置可具備：偏斜檢測(cè)電路，其接收所述多個(gè)校正電路中的一個(gè)校正電路的所述輸出時(shí)鐘、以及作為所述參考時(shí)鐘的所述一個(gè)校正電路的前級(jí)的所述校正電路的所述輸出時(shí)鐘，并在僅所述參考時(shí)鐘處于預(yù)定的狀態(tài)(例如，“h(高電平)”)時(shí)，輸出成為所述預(yù)定的狀態(tài)(例如，“h(高電平)”)的檢測(cè)信號(hào)；積分電路，其對(duì)所述檢測(cè)信號(hào)進(jìn)行積分而生成第一電壓信號(hào)；以及比較器，其對(duì)所述第一電壓信號(hào)和第一參考信號(hào)進(jìn)行比較來(lái)生成所述一個(gè)校正電路的所述偏斜調(diào)整信號(hào)。

多相時(shí)鐘校正裝置可包含封裝電路。所述積分電路可基于來(lái)自所述封裝電路的指示，不對(duì)所述檢測(cè)信號(hào)進(jìn)行積分，而對(duì)所述多個(gè)校正電路中的預(yù)定的級(jí)的校正電路的所述輸出時(shí)鐘進(jìn)行積分并生成第二電壓信號(hào)。此外，所述比較器可不對(duì)所述第一電壓信號(hào)和所述第一參考信號(hào)進(jìn)行比較，而對(duì)所述第二電壓信號(hào)和第二參考信號(hào)進(jìn)行比較并生成所述預(yù)定的級(jí)的校正電路的校正完成信號(hào)。另外，所述封裝電路可改變所述任意的級(jí)的校正電路的所述占空比控制信號(hào)的值，直至所述預(yù)定的級(jí)的校正電路的所述校正完成信號(hào)達(dá)到預(yù)定值為止。

此外，根據(jù)另一個(gè)觀點(diǎn)的本發(fā)明是一種包含多級(jí)連接的多個(gè)校正電路的多相時(shí)鐘校正裝置中的多相時(shí)鐘的時(shí)鐘校正方法。該時(shí)鐘校正方法可包括：通過(guò)模擬控制來(lái)進(jìn)行輸入時(shí)鐘的偏斜調(diào)整的步驟，所述模擬控制使用基于輸出時(shí)鐘與參考時(shí)鐘之間的相位差的偏斜調(diào)整信號(hào)；以及接收占空比控制信號(hào)，通過(guò)數(shù)字控制來(lái)進(jìn)行所述輸入時(shí)鐘的占空比校正的步驟。所述偏斜調(diào)整的步驟包括：接收所述多個(gè)校正電路中的一個(gè)校正電路的所述輸出時(shí)鐘、以及成為所述參考時(shí)鐘的所述一級(jí)校正電路的前級(jí)的所述校正電路的所述輸出時(shí)鐘，并在僅所述參考時(shí)鐘處于預(yù)定的狀態(tài)(例如，“h(高電平)”)時(shí)，輸出成為預(yù)定的狀態(tài)(例如，“h(高電平)”)的檢測(cè)信號(hào)的步驟；對(duì)所述檢測(cè)信號(hào)進(jìn)行積分而生成第一電壓信號(hào)的步驟；以及比較所述第一電壓信號(hào)和第一參考信號(hào)并生成所述一個(gè)校正電路的所述偏斜調(diào)整信號(hào)的步驟。

所述占空比校正的步驟包括：對(duì)所述多個(gè)校正電路中的預(yù)定的級(jí)的校正電路的所述輸出時(shí)鐘進(jìn)行積分并生成第二電壓信號(hào)的步驟；對(duì)所述第二電壓信號(hào)和第二參考信號(hào)進(jìn)行比較并生成所述預(yù)定的級(jí)的校正電路的校正完成信號(hào)的步驟；以及改變所述預(yù)定的級(jí)的校正電路的所述占空比控制信號(hào)的值，直至所述任意的級(jí)的校正電路的所述校正完成信號(hào)達(dá)到預(yù)定值為止的步驟。

技術(shù)效果

根據(jù)本發(fā)明的時(shí)鐘校正裝置及時(shí)鐘校正方法，能夠不受占空比校正的影響而進(jìn)行多相時(shí)鐘的偏斜調(diào)整。

通過(guò)參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明，可清楚了解本發(fā)明的其它技術(shù)特征、目的、及作用效果或優(yōu)點(diǎn)。

附圖說(shuō)明

圖1是用于說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置的框圖。

圖2是用于說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置所包含的校正處理電路的框圖。

圖3是用于說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置的校正處理電路所包含的校正電路的電路圖。

圖4a是用于說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置中的時(shí)鐘clk的占空比校正的波形圖。

圖4b是用于說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置中的時(shí)鐘clk之間的偏斜調(diào)整的波形圖。

圖5a是用于說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置中的時(shí)鐘clk_0的占空比校正的框圖。

圖5b是用于說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置中的時(shí)鐘clk_180的占空比校正的框圖。

圖5c是用于說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置中的時(shí)鐘clk_90的占空比校正以及偏斜調(diào)整的框圖。

圖5d是用于說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置中的時(shí)鐘clk_270的占空比校正以及偏斜調(diào)整的框圖。

圖6是用于說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置的校正處理電路所包含的偏斜檢測(cè)電路的動(dòng)作的圖。

圖7a是用于說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正方法的流程圖。

圖7b是對(duì)本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正方法中時(shí)鐘clk_0的占空比校正進(jìn)行說(shuō)明的流程圖。

圖7c是對(duì)本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正方法中時(shí)鐘clk_180的占空比校正進(jìn)行說(shuō)明的流程圖。

圖7d是對(duì)本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正方法中時(shí)鐘clk_90的占空比校正進(jìn)行說(shuō)明的流程圖。

圖7e是對(duì)本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正方法中時(shí)鐘clk_270的占空比校正進(jìn)行說(shuō)明的流程圖。

圖8是示出用于說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置所進(jìn)行的占空比校正例的各處的波形的圖。

圖9a是示出進(jìn)行本發(fā)明的偏斜調(diào)整前的各處的波形的圖。

圖9b是示出用于說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置所進(jìn)行的偏斜調(diào)整例的各處的波形的圖。

符號(hào)說(shuō)明

1多相時(shí)鐘校正裝置

10校正處理電路

11校正電路

111、112、113、114晶體管

115開關(guān)

116反相器

117電容器

118反相器

12偏斜檢測(cè)電路

13、13a、13b、13c開關(guān)

14積分電路

15可變電源

16比較器

17、17a、17b、17c開關(guān)

20封裝電路

具體實(shí)施方式

以下，參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。但是，以下所說(shuō)明的實(shí)施方式只是示例，并無(wú)意排除以下未明示的各種變形或技術(shù)應(yīng)用。本發(fā)明可以在不脫離其主旨的范圍內(nèi)進(jìn)行各種變形(例如，對(duì)各實(shí)施方式進(jìn)行組合等)而實(shí)施。另外，在以下的附圖記載中，對(duì)相同或者類似的部分標(biāo)記表示有相同或者類似的符號(hào)。附圖是示意性的，并不一定與實(shí)際的尺寸或比例等一致。在附圖之間，也含有相互的尺寸關(guān)系或比例不同的部分。

圖1是示出本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置的一例的框圖。如該圖所示，多相時(shí)鐘校正裝置1構(gòu)成為包括校正處理電路10、和與該校正處理電路10連接的封裝(wrapper)電路20。

校正處理電路10是并行或并列地進(jìn)行構(gòu)成多相時(shí)鐘的各個(gè)時(shí)鐘clk之間的偏斜和各個(gè)時(shí)鐘clk的占空比的校正，并輸出該校正后的多相時(shí)鐘的電路。此外，校正處理電路10在預(yù)定的條件下將校正完成信號(hào)輸出到封裝電路20。在本例中，校正處理電路10是由已知的元件所構(gòu)成的電路。詳細(xì)情況將在后面說(shuō)明。

封裝電路20是接收從校正處理電路10輸出的校正完成信號(hào)，并進(jìn)行預(yù)定的處理的電路。封裝電路20典型的為接口電路，但并不限于此。在本例中，封裝電路20包括用于控制校正處理電路10的動(dòng)作的控制電路。此外，封裝電路20是由已知的數(shù)字元件所構(gòu)成的數(shù)字電路。

圖2是示出本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置的校正處理電路的一例的框圖。如該圖所示，校正處理電路10例如包括：校正部unit_0、校正部unit_90、校正部unit_180和校正部unit_270，并將它們多級(jí)地進(jìn)行連接。應(yīng)予說(shuō)明，以下，以多相時(shí)鐘為由時(shí)鐘clk_0、時(shí)鐘clk_90、時(shí)鐘clk_180和時(shí)鐘clk_270這四個(gè)時(shí)鐘clk構(gòu)成進(jìn)行說(shuō)明。

校正部unit_0對(duì)時(shí)鐘clk_0進(jìn)行占空比校正。也就是說(shuō)，校正部unit_0接收作為校正前的時(shí)鐘clk_0的輸入時(shí)鐘in_0，并輸出作為占空比校正后的時(shí)鐘clk_0的輸出時(shí)鐘out_0。此外，校正部unit_0從封裝電路20接收用于校正輸入時(shí)鐘in_0的占空比的占空比控制信號(hào)duty_0。

校正部unit_90對(duì)時(shí)鐘clk_90進(jìn)行偏斜調(diào)整和占空比校正。也就是說(shuō)，校正部unit_90接收作為校正前的時(shí)鐘clk_90的輸入時(shí)鐘in_90，并輸出作為偏斜調(diào)整和占空比校正后的時(shí)鐘clk_90的輸出時(shí)鐘out_90。另外，校正部unit_90從校正部unit_0接收輸出時(shí)鐘out_0，并從校正部unit_270接收輸出時(shí)鐘out_270。進(jìn)一步地，校正部unit_90從封裝電路20接收用于校正輸入時(shí)鐘in_90的占空比的占空比控制信號(hào)duty_90和用于切換該校正部unit_90的動(dòng)作模式的比較模式信號(hào)cm90。另外，校正部unit_90向封裝電路20輸出報(bào)告時(shí)鐘clk_0的占空比校正完成的校正完成信號(hào)cd1和報(bào)告時(shí)鐘clk_270的占空比校正完成的校正完成信號(hào)cd4。

校正部unit_180對(duì)時(shí)鐘clk_180進(jìn)行占空比校正。也就是說(shuō)，校正部unit_180接收作為校正前的時(shí)鐘clk_180的輸入時(shí)鐘in_180，并輸出作為占空比校正后的時(shí)鐘clk_180的輸出時(shí)鐘out_180。此外，校正部unit_180從封裝電路20接收用于校正輸入時(shí)鐘in_180的占空比的占空比控制信號(hào)duty_180。

校正部unit_270對(duì)時(shí)鐘clk_270進(jìn)行偏斜調(diào)整和占空比校正。也就是說(shuō)，校正部unit_270接收作為校正前的時(shí)鐘clk_270的輸入時(shí)鐘in_270，并輸出作為偏斜調(diào)整和占空比校正后的時(shí)鐘clk_270的輸出時(shí)鐘out_270。另外，校正部unit_270從校正部unit_90接收輸出時(shí)鐘out_90，并從校正部unit_180接收輸出時(shí)鐘out_180。進(jìn)一步地，校正部unit_270從封裝電路20接收用于校正輸入時(shí)鐘in_270的占空比的占空比控制信號(hào)duty_270和用于切換該校正部unit_270的動(dòng)作模式的比較模式信號(hào)cm270。另外，校正部unit_270向封裝電路20輸出報(bào)告時(shí)鐘clk_180的占空比校正完成的校正完成信號(hào)cd2和報(bào)告時(shí)鐘clk_90的占空比校正完成的校正完成信號(hào)cd3。

圖3是示出本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置的校正處理電路所包含的校正電路的一例的電路圖。如該圖所示，校正電路11包括晶體管111、晶體管112、晶體管113、多個(gè)晶體管114、多個(gè)開關(guān)115、反相器116、電容器117以及反相器118。應(yīng)予說(shuō)明，校正電路11分別設(shè)置在校正部unit_0、校正部unit_90、校正部unit_180和校正部unit_270。

晶體管111例如是p溝道m(xù)osfet，其柵極端子與晶體管112的柵極端子連接，其源極端子與電源連接，其漏極端子與晶體管113的漏極端子和柵極端子連接。此外，校正部unit_0和unit_180的晶體管111的柵極端子接收預(yù)定的恒定電壓信號(hào)。另一方面，校正部unit_90和unit_270的晶體管111的柵極端子接收偏斜調(diào)整信號(hào)sa。

晶體管112例如是p溝道m(xù)osfet，其源極端子與電源連接，其漏極端子與反相器116連接。此外，晶體管112的柵極端子，如上所述與晶體管111的柵極端子連接，因此在校正部unit_0和unit_180中接收預(yù)定的恒定電壓信號(hào)，在校正部unit_90和unit_270中接收偏斜調(diào)整信號(hào)sa。由此，晶體管112根據(jù)在柵極端子接收的預(yù)定的恒定電壓信號(hào)或偏斜調(diào)整信號(hào)sa，來(lái)將在漏極端子流通的電流作為電源電流輸出到反相器116。

晶體管113例如是n溝道m(xù)osfet，其柵極端子經(jīng)由各個(gè)開關(guān)115與各個(gè)晶體管114的柵極端子連接，其源極端子接地。另外，晶體管113的漏極端子和柵極端子，如上所述與晶體管111的漏極端子連接。由此，晶體管113的漏極端子和柵極端子根據(jù)晶體管111的柵極端子所接收的預(yù)定的恒定電壓信號(hào)或偏斜調(diào)整信號(hào)sa，來(lái)接收在該晶體管111的漏極端子流通的電流。

為了改變作為電源電流輸出到反相器116的電流的值，晶體管114可以設(shè)置預(yù)定數(shù)量。在本例中，如圖所示，例如，設(shè)置有4個(gè)晶體管114[1]～114[4]。各個(gè)晶體管114例如是n溝道m(xù)osfet，其漏極端子與反相器116連接，其源極端子接地。另外，各個(gè)晶體管114的柵極端子，如上所述經(jīng)由各個(gè)開關(guān)115與晶體管113的柵極端子連接。由此，晶體管114與晶體管113構(gòu)成多級(jí)式電流鏡電路。因此，晶體管114根據(jù)動(dòng)作的晶體管114的數(shù)量來(lái)使在晶體管113的漏極端子流通的電流值倍增，并作為電源電流從漏極端子輸出到反相器116。

開關(guān)115與晶體管114對(duì)應(yīng)設(shè)置。因此，在本例中，設(shè)置有4個(gè)開關(guān)115[1]～115[4]。各個(gè)開關(guān)115分別連接于晶體管113的柵極端子與對(duì)應(yīng)的晶體管114的柵極端子之間，并通過(guò)變?yōu)殚_啟來(lái)使對(duì)應(yīng)的晶體管114動(dòng)作。應(yīng)予說(shuō)明，開關(guān)115根據(jù)來(lái)自封裝電路20的占空比控制信號(hào)duty而被控制開啟/關(guān)閉。

反相器116接收輸入時(shí)鐘in，使該輸入時(shí)鐘in的波形根據(jù)作為電源電流而從晶體管112和晶體管114接收的電流的值來(lái)改變并進(jìn)行反轉(zhuǎn)，從而生成并輸出內(nèi)部調(diào)整波形va。

反相器118接收由電容器117根據(jù)在晶體管112和晶體管114流通的電流調(diào)整上升時(shí)間而得到的內(nèi)部調(diào)整波形va，并輸出使該內(nèi)部調(diào)整波形va反轉(zhuǎn)而生成的輸出時(shí)鐘out。

圖4a是用于說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置中的時(shí)鐘clk的占空比校正的波形圖。也就是說(shuō)，該圖示出在校正電路11中，從反相器116輸出的內(nèi)部調(diào)整波形va和從反相器118輸出的輸出時(shí)鐘out的波形。

內(nèi)部調(diào)整波形va的下降沿的偏斜根據(jù)反相器116作為電源電流從晶體管114接收的電流的值，而如箭頭a那樣變化。應(yīng)予說(shuō)明，該電流的值如上所述根據(jù)動(dòng)作的晶體管114的數(shù)量而變化。

輸出時(shí)鐘out的占空比根據(jù)內(nèi)部調(diào)整波形va的下降沿的偏斜的變化而進(jìn)行變化。這是由于反相器118所輸出的輸出時(shí)鐘out在內(nèi)部調(diào)整波形va的電位為圖示的閾值以上的電位時(shí)，成為“l(fā)(低電平)”，并在內(nèi)部調(diào)整波形va的電位為小于該閾值的電位時(shí)，成為“h(高電平)”。如此一來(lái)，校正電路11能夠?qū)r(shí)鐘clk進(jìn)行占空比校正。

圖4b是用于說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置中的時(shí)鐘clk之間的偏斜調(diào)整的波形圖。該圖與圖4a的情況相同，示出在校正電路11中，從反相器116輸出的內(nèi)部調(diào)整波形va和從反相器118輸出的輸出時(shí)鐘out的波形。應(yīng)予說(shuō)明，圖4b示出了在晶體管111的柵極端子接收到偏斜調(diào)整信號(hào)sa的情況，即校正部unit_90和unit_270中的波形圖。

內(nèi)部調(diào)整波形va的上升沿和下降沿的偏斜通過(guò)使反相器116作為電源電流而從晶體管112和晶體管114接收的電流的值同時(shí)改變，來(lái)如箭頭b1和b2所示那樣同時(shí)變化。應(yīng)予說(shuō)明，反相器116作為電源電流而從晶體管112和晶體管114接收的電流的值是通過(guò)使偏斜調(diào)整信號(hào)sa變化而同時(shí)改變的。

輸出時(shí)鐘out的相位通過(guò)內(nèi)部調(diào)整波形va的上升沿和下降沿同時(shí)變化而進(jìn)行變化。這是由于反相器118所輸出的輸出時(shí)鐘out，如上所述在內(nèi)部調(diào)整波形va的電位為圖示的閾值以上的電位時(shí)，成為“l(fā)(低電平)”，并在內(nèi)部調(diào)整波形va的電位為小于該閾值的電位時(shí)，成為“h(高電平)”。如此一來(lái)，在多相時(shí)鐘校正裝置1中，能夠進(jìn)行時(shí)鐘clk之間的偏斜調(diào)整。

圖5a是說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置中的時(shí)鐘clk_0的占空比校正的圖。為方便說(shuō)明，在該圖中僅示出了校正部unit_0和unit_90的構(gòu)成。

校正部unit_0例如包括校正電路11。校正電路11接收輸入時(shí)鐘in_0和占空比控制信號(hào)duty_0，并對(duì)該輸入時(shí)鐘in_0的占空比進(jìn)行校正，而輸出輸出時(shí)鐘out_0。

另一方面，校正部unit_90構(gòu)成為包括例如校正電路11、偏斜檢測(cè)電路12、開關(guān)13、積分電路14、可變電源15、比較器16和開關(guān)17。

校正電路11接收輸入時(shí)鐘in_90、占空比控制信號(hào)duty_90以及偏斜調(diào)整信號(hào)sa_90，對(duì)該輸入時(shí)鐘in_90的占空比進(jìn)行校正并進(jìn)行偏斜調(diào)整，而輸出輸出時(shí)鐘out_90。

偏斜檢測(cè)電路12接收輸出時(shí)鐘out_0和輸出時(shí)鐘out_90,并輸出檢測(cè)信號(hào)det_0-90。應(yīng)予說(shuō)明，檢測(cè)信號(hào)det_0-90是由圖6所示的邏輯電路生成，例如，在僅輸出時(shí)鐘out_0為“h(高電平)”時(shí)，檢測(cè)信號(hào)det_0-90為“h(高電平)”，在其它情況下，檢測(cè)信號(hào)det_0-90為“l(fā)(低電平)”。

返回到圖5a，開關(guān)13構(gòu)成為包括例如開關(guān)13a、開關(guān)13b和開關(guān)13c。開關(guān)13基于來(lái)自封裝電路20的比較模式信號(hào)cm90的內(nèi)容，來(lái)使任意一個(gè)開關(guān)開啟。具體而言，在比較模式信號(hào)cm90指示校正部unit_90在正常模式下動(dòng)作時(shí)，開關(guān)13a為開啟，因此積分電路14接收來(lái)自偏斜檢測(cè)電路12的檢測(cè)信號(hào)det_0-90。另外，在比較模式信號(hào)cm90指示校正部unit_90在比較模式下動(dòng)作，并指示對(duì)時(shí)鐘clk_0占空比校正時(shí)，開關(guān)13b為開啟，因此積分電路14接收輸出時(shí)鐘out_0。進(jìn)一步地，在比較模式信號(hào)cm90指示校正部unit_90在比較模式下動(dòng)作，并指示對(duì)時(shí)鐘clk_270占空比校正時(shí)，開關(guān)13c為開啟，因此積分電路14接收輸出時(shí)鐘out_270。

積分電路14對(duì)輸入的信號(hào)進(jìn)行積分，生成經(jīng)平滑處理的電壓信號(hào)并輸出到比較器16的-(負(fù))輸入端子。

在比較模式信號(hào)cm90指示校正部unit_90在正常模式下動(dòng)作時(shí)，可變電源15生成第一參考信號(hào)并輸出到比較器16的+(正)輸入端子。另一方面，在比較模式信號(hào)cm90指示校正部unit_90在比較模式下動(dòng)作時(shí)，可變電源15生成第二參考信號(hào)并輸出到比較器16的+輸入端子。

比較器16將從積分電路14提供的電壓信號(hào)與從可變電源15提供的第一參考信號(hào)或第二參考信號(hào)進(jìn)行比較，并輸出比較結(jié)果。

開關(guān)17構(gòu)成為包括例如開關(guān)17a、開關(guān)17b和開關(guān)17c。開關(guān)17基于來(lái)自封裝電路20的比較模式信號(hào)cm90的內(nèi)容，來(lái)使任意一個(gè)開關(guān)開啟。具體而言，在比較模式信號(hào)cm90指示校正部unit_90在正常模式下動(dòng)作時(shí)，開關(guān)17a為開啟，因此比較器16向校正電路11輸出偏斜調(diào)整信號(hào)sa_90。另外，在比較模式信號(hào)cm90指示校正部unit_90在比較模式下動(dòng)作，并指示對(duì)時(shí)鐘clk_0占空比校正時(shí)，開關(guān)17b為開啟，因此比較器16向封裝電路20輸出校正完成信號(hào)cd1。進(jìn)一步地，在比較模式信號(hào)cm90指示校正部unit_90在比較模式下動(dòng)作，并指示對(duì)時(shí)鐘clk_270占空比校正時(shí)，開關(guān)17c為開啟，因此比較器16向封裝電路20輸出校正完成信號(hào)cd4。

在使用了如上所述構(gòu)成的校正部unit_0和unit_90的時(shí)鐘clk_0的占空比校正中，首先，將用于指示校正部unit_90在比較模式下動(dòng)作并指示對(duì)時(shí)鐘clk_0占空比校正的比較模式信號(hào)cm90從封裝電路20輸出到校正部unit_90。由此，在開關(guān)13中，開關(guān)13b為開啟，在開關(guān)17中，開關(guān)17b為開啟。另外，可變電源15生成第二參考信號(hào)并輸出到比較器16的+輸入端子。

基于以上所述，校正部unit_90的積分電路14接收輸出時(shí)鐘out_0，對(duì)該輸出時(shí)鐘out_0進(jìn)行積分而生成經(jīng)平滑處理的電壓信號(hào)并輸出到比較器16的-輸入端子。

在此，設(shè)各個(gè)時(shí)鐘clk的占空比的設(shè)定值為50％。在這種情況下，若輸出時(shí)鐘out_0也如設(shè)定值一樣，則由積分電路14生成的電壓信號(hào)的電位成為1/2vdd(vdd為電源電壓)。因此，由可變電源15生成的第二參考信號(hào)設(shè)為1/2vdd，由積分電路14生成的電壓信號(hào)與該第二參考信號(hào)的比較在比較器16中進(jìn)行。

在比較器16中進(jìn)行上述比較的期間，封裝電路20數(shù)字式地改變輸出到校正部unit_0的校正電路11的占空比控制信號(hào)duty_0的值。由此，圖3所示的多個(gè)晶體管114中動(dòng)作的晶體管114的數(shù)量發(fā)生變化，因此反相器116作為電源電流而從晶體管114的漏極端子接收的電流的值變化。也就是說(shuō)，該電流的值根據(jù)使用了占空比控制信號(hào)duty_0的封裝電路20所進(jìn)行的數(shù)字控制而變化。

如利用圖4a所說(shuō)明的那樣，通過(guò)改變反相器116作為電源電流而從晶體管114的漏極端子接收的電流的值，輸出時(shí)鐘out_0的占空比發(fā)生變化。并且，在使輸出時(shí)鐘out_0的占空比變化的過(guò)程中，若輸出時(shí)鐘out_0的占空比成為作為設(shè)定值的50％，則由積分電路14生成的電壓信號(hào)成為1/2vdd。因此，在比較器16中，來(lái)自積分電路14的電壓信號(hào)與第二參考信號(hào)一致，將表示時(shí)鐘clk_0的占空比校正已完成的意思的校正完成信號(hào)cd1輸出到封裝電路20。由此，封裝電路20固定占空比控制信號(hào)duty_0的值并輸出到校正部unit_0的校正電路11，使輸出時(shí)鐘out_0的占空比維持在50％。至此，使用了數(shù)字控制的時(shí)鐘clk_0的占空比校正完成。

圖5b是說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置中的時(shí)鐘clk_180的占空比校正例的圖。為方便說(shuō)明，在該圖中僅示出了校正部unit_180和unit_270的構(gòu)成。

校正部unit_180具有與校正部unit_0相同的構(gòu)成，構(gòu)成為包括校正電路11。校正電路11接收輸入時(shí)鐘in_180和占空比控制信號(hào)duty_180，并對(duì)該輸入時(shí)鐘in_180的占空比進(jìn)行校正，而輸出輸出時(shí)鐘out_180。

校正部unit_270具有與校正部unit_90相同的構(gòu)成，構(gòu)成為包括例如校正電路11、偏斜檢測(cè)電路12、開關(guān)13、積分電路14、可變電路15、比較器16和開關(guān)17。

校正電路11接收輸入時(shí)鐘in_270、占空比控制信號(hào)duty_270以及偏斜調(diào)整信號(hào)sa_270，對(duì)該輸入時(shí)鐘in_270的占空比進(jìn)行校正并進(jìn)行偏斜調(diào)整，而輸出輸出時(shí)鐘out_270。

偏斜檢測(cè)電路12接收輸出時(shí)鐘out_180和輸出時(shí)鐘out_270,并輸出檢測(cè)信號(hào)det_180-270。應(yīng)予說(shuō)明，在僅輸出時(shí)鐘out_180為“h(高電平)”時(shí)，檢測(cè)信號(hào)det_180-270為“h(高電平)”，在其它情況下，檢測(cè)信號(hào)det_180-270為“l(fā)(低電平)”。

開關(guān)13基于來(lái)自封裝電路20的比較模式信號(hào)cm270的內(nèi)容，來(lái)使任意一個(gè)開關(guān)開啟。具體而言，在來(lái)自封裝電路20的比較模式信號(hào)cm270指示校正部unit_270在正常模式下動(dòng)作時(shí)，開關(guān)13a為開啟，因此積分電路14接收來(lái)自偏斜檢測(cè)電路12的檢測(cè)信號(hào)det_180-270。另外，在比較模式信號(hào)cm270指示校正部unit_270在比較模式下動(dòng)作，并指示對(duì)時(shí)鐘clk_180占空比校正時(shí)，開關(guān)13b為開啟，因此積分電路14接收輸出時(shí)鐘out_180。進(jìn)一步地，在比較模式信號(hào)cm270指示校正部unit_270在比較模式下動(dòng)作，并指示對(duì)時(shí)鐘clk_90占空比校正時(shí)，開關(guān)13c為開啟，因此積分電路14接收輸出時(shí)鐘out_90。

在比較模式信號(hào)cm270指示校正部unit_270在正常模式下動(dòng)作時(shí)，可變電源15生成第一參考信號(hào)并輸出到比較器16的+輸入端子。另一方面，在比較模式信號(hào)cm270指示校正部unit_270在比較模式下動(dòng)作時(shí)，可變電源15生成第二參考信號(hào)并輸出到比較器16的+輸入端子。

開關(guān)17基于來(lái)自封裝電路20的比較模式信號(hào)cm270的內(nèi)容，來(lái)使任意一個(gè)開關(guān)開啟。在比較模式信號(hào)cm270指示校正部unit_270在正常模式下動(dòng)作時(shí)，開關(guān)17a為開啟，因此比較器16向校正電路11輸出偏斜調(diào)整信號(hào)sa_270。另外，在比較模式信號(hào)cm270指示校正部unit_270在比較模式下動(dòng)作，并指示對(duì)時(shí)鐘clk_180占空比校正時(shí)，開關(guān)17b為開啟，因此比較器16向封裝電路20輸出校正完成信號(hào)cd2。進(jìn)一步地，在比較模式信號(hào)cm270指示校正部unit_270在比較模式下動(dòng)作，并指示對(duì)時(shí)鐘clk_90占空比校正時(shí)，開關(guān)17c為開啟，因此比較器16向封裝電路20輸出校正完成信號(hào)cd3。

在使用了如上所述構(gòu)成的校正部unit_180和unit_270的時(shí)鐘clk_180的占空比校正中，首先，將用于指示校正部unit_270在比較模式下動(dòng)作并指示對(duì)時(shí)鐘clk_180占空比校正的比較模式信號(hào)cm270從封裝電路20輸出到校正部unit_270。由此，開關(guān)13中，開關(guān)13b為開啟，開關(guān)17中，開關(guān)17b為開啟。另外，可變電源15生成第二參考信號(hào)并輸出到比較器16的+輸入端子。

基于以上所述，校正部unit_270的積分電路14接收輸出時(shí)鐘out_180，對(duì)該輸出時(shí)鐘out_180進(jìn)行積分而生成經(jīng)平滑處理的電壓信號(hào)并輸出到比較器16的-輸入端子。

并且，在比較器16中，在進(jìn)行由積分電路14生成的電壓信號(hào)與第二參考信號(hào)的比較時(shí)，封裝電路20改變輸出到校正部unit_180的校正電路11的占空比控制信號(hào)duty_180的值。由此，輸出時(shí)鐘out_180的占空比發(fā)生變化。

若輸出時(shí)鐘out_180的占空比成為作為設(shè)定值的50％，則來(lái)自積分電路14的電壓信號(hào)與第二參考信號(hào)一致，因此比較器16輸出表示時(shí)鐘clk_180的占空比校正已完成的意思的校正完成信號(hào)cd2，并輸出到封裝電路20。由此，封裝電路20固定占空比控制信號(hào)duty_180的值并輸出到校正部unit_180的校正電路11，使輸出時(shí)鐘out_180的占空比維持在50％。至此，使用了數(shù)字控制的時(shí)鐘clk_180的占空比校正完成。

圖5c是說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置中的時(shí)鐘clk_90的占空比校正及偏斜調(diào)整例的圖。為方便說(shuō)明，在該圖中示出了上述的校正部unit_90和unit_270的構(gòu)成。

先對(duì)時(shí)鐘clk_90的占空比校正進(jìn)行說(shuō)明。在時(shí)鐘clk_90的占空比校正中，首先，將用于指示校正部unit_270在比較模式下動(dòng)作并指示對(duì)時(shí)鐘clk_90占空比校正的比較模式信號(hào)cm270從封裝電路20輸出到校正部unit_270。由此，開關(guān)13中，開關(guān)13c為開啟，開關(guān)17中，開關(guān)17c為開啟。另外，可變電源15生成第二參考信號(hào)并輸出到比較器16的+輸入端子。

基于以上所述，校正部unit_270的積分電路14接收輸出時(shí)鐘out_90，對(duì)該輸出時(shí)鐘out_90進(jìn)行積分而生成經(jīng)平滑處理的電壓信號(hào)并輸出到比較器16的-輸入端子。

并且，在比較器16中，在進(jìn)行由積分電路14生成的電壓信號(hào)與第二參考信號(hào)的比較時(shí)，封裝電路20改變輸出到校正部unit_90的校正電路11的占空比控制信號(hào)duty_90的值。由此，輸出時(shí)鐘out_90的占空比發(fā)生變化。

若輸出時(shí)鐘out_90的占空比成為作為設(shè)定值的50％，則來(lái)自積分電路14的電壓信號(hào)與第二參考信號(hào)一致，因此比較器16輸出表示時(shí)鐘clk_90的占空比校正已完成的意思的校正完成信號(hào)cd3，并輸出到封裝電路20。由此，封裝電路20固定占空比控制信號(hào)duty_90的值并輸出到校正部unit_90的校正電路11，使輸出時(shí)鐘out_90的占空比維持在50％。至此，使用了數(shù)字控制的時(shí)鐘clk_90的占空比校正完成。

接著，對(duì)時(shí)鐘clk_90的偏斜調(diào)整進(jìn)行說(shuō)明。在時(shí)鐘clk_90的偏斜調(diào)整中，首先，將指示校正部unit_90在正常模式下動(dòng)作的比較模式信號(hào)cm90從封裝電路20輸出到校正部unit_90。由此，開關(guān)13中，開關(guān)13a為開啟，開關(guān)17中，開關(guān)17a為開啟。另外，可變電源15生成第一參考信號(hào)并輸出到比較器16的+輸入端子。

基于以上所述，校正部unit_90的積分電路14接收由偏斜檢測(cè)電路12生成的檢測(cè)信號(hào)det_0-90，對(duì)該檢測(cè)信號(hào)det_0-90進(jìn)行積分而生成經(jīng)平滑處理的電壓信號(hào)并輸出到比較器16的-輸入端子。

在此，在輸出時(shí)鐘out_90相對(duì)于輸出時(shí)鐘out_0的相位差為理想的90度時(shí)，由偏斜檢測(cè)電路12生成的檢測(cè)信號(hào)det_0-90的占空比成為25％。因此，在輸出時(shí)鐘out_90相對(duì)于輸出時(shí)鐘out_0的相位差為理想值時(shí)，由積分電路14生成的電壓信號(hào)的電位成為1/4vdd。基于這一點(diǎn)，由可變電源15生成的第一參考信號(hào)設(shè)為1/4vdd，由積分電路14生成的電壓信號(hào)與該第一參考信號(hào)的比較在比較器16中進(jìn)行。并且，比較器16將該比較結(jié)果作為偏斜調(diào)整信號(hào)sa而輸出到校正電路11，因此構(gòu)成模擬負(fù)反饋回路。

在校正電路11中，根據(jù)偏斜調(diào)整信號(hào)sa的值的變化，晶體管112的漏極端子作為電源電流而向反相器116輸出的電流的值與晶體管114的漏極端子作為電源電流而向反相器116輸出的電流的值同時(shí)發(fā)生變化，因此如利用圖4b所說(shuō)明的那樣，輸出時(shí)鐘out_90的相位發(fā)生變化。并且，由于如上所述構(gòu)成有模擬負(fù)反饋回路，因此利用模擬控制對(duì)輸出時(shí)鐘out_90進(jìn)行偏斜調(diào)整，將輸出時(shí)鐘out_90相對(duì)于輸出時(shí)鐘out_0的相位差調(diào)整為作為理想值的90度。

應(yīng)予說(shuō)明，輸出時(shí)鐘out_90的偏斜調(diào)整可以與上述的輸出時(shí)鐘out_90的占空比校正同時(shí)進(jìn)行。另外，輸出時(shí)鐘out_90的偏斜調(diào)整也可以與時(shí)鐘clk_180的占空比校正同時(shí)進(jìn)行。

圖5d是說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置中的時(shí)鐘clk_270的占空比校正及偏斜調(diào)整例的圖。為方便說(shuō)明，在該圖中僅示出了上述的校正部unit_270和unit_90的構(gòu)成。

先對(duì)時(shí)鐘clk_270的占空比校正進(jìn)行說(shuō)明。在時(shí)鐘clk_270的占空比校正中，首先，將用于指示校正部unit_90在比較模式下動(dòng)作并指示對(duì)時(shí)鐘clk_270占空比校正的比較模式信號(hào)cm90從封裝電路20輸出到校正部unit_90。由此，開關(guān)13中，開關(guān)13c為開啟，開關(guān)17中，開關(guān)17c為開啟。另外，可變電源15生成第二參考信號(hào)并輸出到比較器16的+輸入端子。

基于以上所述，校正部unit_90的積分電路14接收輸出時(shí)鐘out_270，對(duì)該輸出時(shí)鐘out_270進(jìn)行積分而生成經(jīng)平滑處理的電壓信號(hào)并輸出到比較器16的-輸入端子。

并且，在比較器16中，在進(jìn)行由積分電路14生成的電壓信號(hào)與第二參考信號(hào)的比較時(shí)，封裝電路20改變發(fā)送到校正部unit_270的校正電路11的占空比控制信號(hào)duty_270的值。由此，輸出時(shí)鐘out_270的占空比發(fā)生變化。

若輸出時(shí)鐘out_270的占空比成為作為設(shè)定值的50％，則來(lái)自積分電路14的電壓信號(hào)與第二參考信號(hào)一致，因此比較器16輸出表示時(shí)鐘clk_270的占空比校正已完成的意思的校正完成信號(hào)cd4，并輸出到封裝電路20。由此，封裝電路20固定占空比控制信號(hào)duty_270的值并發(fā)送到校正部unit_270的校正電路11，使輸出時(shí)鐘out_270的占空比維持在50％。至此，使用了數(shù)字控制的時(shí)鐘clk_270的占空比校正完成。

接著，對(duì)時(shí)鐘clk_270的偏斜調(diào)整進(jìn)行說(shuō)明。在時(shí)鐘clk_270的偏斜調(diào)整中，首先，將指示校正部unit_270在正常模式下動(dòng)作的比較模式信號(hào)cm270從封裝電路20輸出到校正部unit_270。由此，開關(guān)13中，開關(guān)13a為開啟，開關(guān)17中，開關(guān)17a為開啟。另外，可變電源15生成第一參考信號(hào)并輸出到比較器16的+輸入端子。

基于以上所述，校正部unit_270的積分電路14接收由偏斜檢測(cè)電路12生成的檢測(cè)信號(hào)det_180-270，對(duì)該檢測(cè)信號(hào)det_180-270進(jìn)行積分而生成經(jīng)平滑處理的電壓信號(hào)并輸出到比較器16的-輸入端子。

比較器16進(jìn)行由積分電路14生成的電壓信號(hào)與第一參考信號(hào)的比較，并將該比較結(jié)果作為偏斜調(diào)整信號(hào)sa輸出到校正電路11，因此構(gòu)成模擬負(fù)反饋回路。

在校正電路11中，根據(jù)偏斜調(diào)整信號(hào)sa的值的變化，輸出時(shí)鐘out_270的相位發(fā)生變化。并且，由于如上所述構(gòu)成有模擬負(fù)反饋回路，因此利用模擬控制對(duì)輸出時(shí)鐘out_270進(jìn)行偏斜調(diào)整，將輸出時(shí)鐘out_270相對(duì)于輸出時(shí)鐘out_180的相位差調(diào)整為作為理想值的90度。

應(yīng)予說(shuō)明，輸出時(shí)鐘out_270的偏斜調(diào)整可以與上述的輸出時(shí)鐘out_270的占空比校正同時(shí)進(jìn)行。另外，輸出時(shí)鐘out_270的偏斜調(diào)整也可以與時(shí)鐘clk_0的占空比校正同時(shí)進(jìn)行。

圖7a至圖7e是說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正方法的流程圖。上述時(shí)鐘校正方法是利用多相時(shí)鐘校正裝置1執(zhí)行的處理。

首先，如圖7a所示，封裝電路20使校正處理電路10在正常模式下動(dòng)作(s701)。正常模式是指利用校正部unit_90對(duì)時(shí)鐘clk_90進(jìn)行偏斜調(diào)整，并利用校正部unit_270對(duì)時(shí)鐘clk_270進(jìn)行偏斜調(diào)整的模式。在這種情況下，不進(jìn)行時(shí)鐘clk_0、時(shí)鐘clk_90、時(shí)鐘clk_180和時(shí)鐘clk_270的占空比校正。應(yīng)予說(shuō)明，正常模式是通過(guò)封裝電路20向校正部unit_90輸出指示在正常模式下動(dòng)作的比較模式信號(hào)cm90，并向校正部unit_270輸出指示在正常模式下動(dòng)作的比較模式信號(hào)cm270來(lái)設(shè)定的。

接著，封裝電路20判斷是否被未圖示的其它的電路等要求執(zhí)行對(duì)時(shí)鐘clk_0、時(shí)鐘clk_90、時(shí)鐘clk_180和時(shí)鐘clk_270進(jìn)行占空比校正的校準(zhǔn)模式(s702)。在判斷為未被要求執(zhí)行校準(zhǔn)模式時(shí)(s702中為“否”時(shí))，封裝電路20維持正常模式。另一方面，在判斷為被要求執(zhí)行校準(zhǔn)模式時(shí)(s702中為“是”時(shí))，封裝電路20對(duì)時(shí)鐘clk_0進(jìn)行占空比校正(s703)。

在時(shí)鐘clk_0的占空比校正中，如圖7b所示，首先，封裝電路20將用于指示校正部unit_90在比較模式下動(dòng)作并指示對(duì)時(shí)鐘clk_0占空比校正的比較模式信號(hào)cm90輸出到校正部unit_90(s7031)。

接著，封裝電路20將向校正部unit_0輸出的占空比控制信號(hào)duty_0的值變更為設(shè)定值(s7032)。具體而言，封裝電路20在校準(zhǔn)模式開始后，初次的s7032中，將占空比控制信號(hào)duty_0的值變更為預(yù)先設(shè)定的設(shè)定值，并在第二次以后的s7032中，將占空比控制信號(hào)duty_0的值變更為在后述的s7034中所設(shè)定的設(shè)定值。封裝電路20接下來(lái)判斷是否從校正部unit_90接收到表示時(shí)鐘clk_0的占空比校正完成的校正完成信號(hào)cd1(s7033)。在封裝電路20判斷為接收到校正完成信號(hào)cd1時(shí)(s7033中為“是”時(shí))，結(jié)束時(shí)鐘clk_0的占空比校正，并移至圖7a的s704。另一方面，在封裝電路20未接收到校正完成信號(hào)cd1時(shí)(s7033中為“否”時(shí))，變更占空比控制信號(hào)duty_0的設(shè)定值(s7034)，返回到s7032的處理。

接著，封裝電路20如圖7a所示進(jìn)行時(shí)鐘clk_180的占空比校正(s704)。在時(shí)鐘clk_180的占空比校正中，如圖7c所示，首先，封裝電路20將用于指示校正部unit_270在比較模式下動(dòng)作并指示對(duì)時(shí)鐘clk_180占空比校正的比較模式信號(hào)cm270輸出到校正部unit_270(s7041)。

接著，封裝電路20將向校正部unit_180輸出的占空比控制信號(hào)duty_180的值變更為設(shè)定值(s7042)。也就是說(shuō)，封裝電路20在校準(zhǔn)模式開始后，初次的s7042中，將占空比控制信號(hào)duty_180的值變更為預(yù)先設(shè)定的設(shè)定值，并在第二次以后的s7042中，將占空比控制信號(hào)duty_180的值變更為在后述的s7044中所設(shè)定的設(shè)定值。然后，封裝電路20判斷是否從校正部unit_270接收到表示時(shí)鐘clk_180的占空比校正完成的校正完成信號(hào)cd2(s7043)。在封裝電路20判斷為接收到校正完成信號(hào)cd2時(shí)(s7043中為“是”時(shí))，結(jié)束時(shí)鐘clk_180的占空比校正，并移至圖7a的s705。另一方面，在封裝電路20判斷為未接收到校正完成信號(hào)cd2時(shí)(s7043中為“否”時(shí))，變更占空比控制信號(hào)duty_180的設(shè)定值(s7044)，返回到s7042的處理。

接著，封裝電路20如圖7a所示進(jìn)行時(shí)鐘clk_90的占空比校正(s705)。在時(shí)鐘clk_90的占空比校正中，如圖7d所示，首先，封裝電路20將用于指示校正部unit_270在比較模式下動(dòng)作并指示對(duì)時(shí)鐘clk_90占空比校正的比較模式信號(hào)cm270輸出到校正部unit_270(s7051)。在這種情況下，由于比較模式信號(hào)cm90保持指示校正部unit_90在正常模式下動(dòng)作的狀態(tài)，因此在校正部unit_90中繼續(xù)進(jìn)行時(shí)鐘clk_90的偏斜調(diào)整。

接著，封裝電路20將向校正部unit_90輸出的占空比控制信號(hào)duty_90的值變更為設(shè)定值(s7052)。也就是說(shuō)，封裝電路20在校準(zhǔn)模式開始后，初次的s7052中，將占空比控制信號(hào)duty_90的值變更為預(yù)先設(shè)定的設(shè)定值，并在第二次以后的s7052中，將占空比控制信號(hào)duty_90的值變更為在后述的s7054中所設(shè)定的設(shè)定值。然后，封裝電路20判斷是否從校正部unit_270接收到表示時(shí)鐘clk_90的占空比校正完成的校正完成信號(hào)cd3(s7053)。在封裝電路20接收到校正完成信號(hào)cd3時(shí)(s7053中為“是”時(shí))，結(jié)束時(shí)鐘clk_90的占空比校正，并移至圖7a的s706。另一方面，在封裝電路20未接收到校正完成信號(hào)cd3時(shí)(s7053中為“否”時(shí))，變更占空比控制信號(hào)duty_90的設(shè)定值(s7054)，返回到s7052的處理。

接著，封裝電路20如圖7a所示進(jìn)行時(shí)鐘clk_270的占空比校正(s706)。在時(shí)鐘clk_270的占空比校正中，如圖7e所示，首先，封裝電路20將用于指示校正部unit_270在正常模式下動(dòng)作的比較模式信號(hào)cm270輸出到校正部unit_270，并將用于指示校正部unit_90在比較模式下動(dòng)作并指示對(duì)時(shí)鐘clk_270占空比校正的比較模式信號(hào)cm90輸出到校正部unit_90(s7061)。應(yīng)予說(shuō)明，如此一來(lái)，在校正部unit_270中還進(jìn)行時(shí)鐘clk_270的偏斜調(diào)整。

接著，封裝電路20將向校正部unit_270輸出的占空比控制信號(hào)duty_270的值變更為設(shè)定值(s7062)。也就是說(shuō)，封裝電路20在校準(zhǔn)模式開始后，初次的s7062中，將占空比控制信號(hào)duty_270的值變更為預(yù)先設(shè)定的設(shè)定值，并在第二次以后的s7062中，將占空比控制信號(hào)duty_270的值變更為在后述的s7064中所設(shè)定的設(shè)定值。然后，封裝電路20判斷是否從校正部unit_90接收到表示時(shí)鐘clk_270的占空比校正完成的校正完成信號(hào)cd4(s7063)。在封裝電路20接收到校正完成信號(hào)cd4時(shí)(s7063中為“是”時(shí))，返回到圖7a的s701，使校正處理電路10在正常模式下動(dòng)作。另一方面，在封裝電路20未接收到校正完成信號(hào)cd4時(shí)(s7063中為“否”時(shí))，變更占空比控制信號(hào)duty_270的設(shè)定值(s7064)，返回到s7062。

圖8是示出用于說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置中的占空比校正例的各處的波形的圖。在該圖中，為了說(shuō)明時(shí)鐘clk_0的占空比校正例，示出有校正部unit_0中的輸入時(shí)鐘in_0、內(nèi)部調(diào)整波形va以及輸出時(shí)鐘out_0。

在圖8中，輸入時(shí)鐘in_0產(chǎn)生了占空比誤差，成為大于作為設(shè)定值的50％的占空比。

因此，在多相時(shí)鐘校正裝置1中，通過(guò)改變從封裝電路20輸出到校正部unit_0的占空比控制信號(hào)duty_0的值，來(lái)使校正部unit_0內(nèi)的內(nèi)部調(diào)整波形va的下降沿如圖所示變化為所期望的斜率。并且，多相時(shí)鐘校正裝置1通過(guò)校正部unit_0使該內(nèi)部調(diào)整波形va反轉(zhuǎn)，而輸出完成了占空比校正的輸出時(shí)鐘out_0。

圖9a和圖9b是示出用于說(shuō)明本發(fā)明的一個(gè)實(shí)施方式的多相時(shí)鐘校正裝置中的偏斜調(diào)整例的各處的波形的圖，圖9a表示未進(jìn)行本發(fā)明的校正的情況，圖9b表示進(jìn)行了本發(fā)明的校正的情況。在該圖中，為了說(shuō)明時(shí)鐘clk_90和時(shí)鐘clk_270的偏斜調(diào)整例，示出有校正部unit_0中的輸入時(shí)鐘in_0和輸出時(shí)鐘out_0、校正部unit_90中的輸入時(shí)鐘in_90和輸出時(shí)鐘out_90、校正部unit_180中的輸入時(shí)鐘in_180和輸出時(shí)鐘out_180、校正部unit_270中的輸入時(shí)鐘in_270和輸出時(shí)鐘out_270。除此之外，在該圖中還示出有從校正部unit_90的偏斜檢測(cè)電路12輸出的檢測(cè)信號(hào)det_0-90和從校正部unit_270的偏斜檢測(cè)電路12輸出的檢測(cè)信號(hào)det_180-270。

在圖9a和圖9b中，輸入時(shí)鐘in_0與輸入時(shí)鐘in_90的相位差小于90度，處于產(chǎn)生偏斜誤差的狀態(tài)。在這種狀態(tài)下的檢測(cè)信號(hào)det_0-90如圖9a所示，成為25％以下的占空比。

因此，多相時(shí)鐘校正裝置1在校正部unit_90中生成基于檢測(cè)信號(hào)det_0-90的偏斜調(diào)整信號(hào)sa并發(fā)送至校正電路11，由此進(jìn)行模擬負(fù)反饋控制。如此一來(lái)，在多相時(shí)鐘校正裝置1中進(jìn)行輸出時(shí)鐘out_90的偏斜調(diào)整，如圖9b所示，使輸出時(shí)鐘out_0與時(shí)鐘clk_90的相位差為90度。

另外，在圖9a中，輸入時(shí)鐘in_180與輸入時(shí)鐘in_270的相位差也小于90度，處于產(chǎn)生偏斜誤差的狀態(tài)。在這種狀態(tài)下的檢測(cè)信號(hào)det_180-270如圖9a所示，成為25％以下的占空比。

因此，多相時(shí)鐘校正裝置1在校正部unit_270中生成基于檢測(cè)信號(hào)det_180-270的偏斜調(diào)整信號(hào)sa并發(fā)送至校正電路11，由此進(jìn)行模擬負(fù)反饋控制。如此一來(lái)，在多相時(shí)鐘校正裝置1中進(jìn)行輸出時(shí)鐘out_270的偏斜調(diào)整，如圖9b所示，使輸出時(shí)鐘out_180與時(shí)鐘clk_270的相位差為90度。

上述各實(shí)施方式是用于說(shuō)明本發(fā)明的例示，并不旨在將本發(fā)明僅限于這些實(shí)施方式。就本發(fā)明而言，只要不脫離其主旨就可以以各種方式進(jìn)行實(shí)施。

例如，在本說(shuō)明書所公開的方法中，只要其結(jié)果不產(chǎn)生矛盾，則可以將步驟、動(dòng)作或功能并行實(shí)施或按不同的順序?qū)嵤Ｋf(shuō)明的步驟、動(dòng)作和功能僅作為示例而提供，在不脫離發(fā)明的主旨的范圍內(nèi)，可以將步驟、動(dòng)作和功能中的幾個(gè)省略，另外，可以通過(guò)相互結(jié)合而成為一個(gè)，另外，也可以追加其它步驟、動(dòng)作或功能。

此外，通過(guò)多相時(shí)鐘校正裝置1進(jìn)行偏斜調(diào)整和占空比校正的多相時(shí)鐘不限于4相時(shí)鐘。在多相時(shí)鐘校正裝置1中可以通過(guò)適當(dāng)?shù)卦鲈O(shè)校正部unit，來(lái)進(jìn)行更多相的時(shí)鐘的偏斜調(diào)整和占空比校正。此時(shí)，由可變電源15生成的第一參考信號(hào)根據(jù)多相時(shí)鐘的相數(shù)而改變。

另外，在本說(shuō)明書中，雖然公開了各種實(shí)施方式，但是，也可以對(duì)一個(gè)實(shí)施方式中的特定的特征(技術(shù)事項(xiàng))進(jìn)行適當(dāng)改進(jìn)，并且追加到其它實(shí)施方式中，或者與該其它實(shí)施方式中的特定的特征調(diào)換，這樣的方式也包含在本發(fā)明的主旨內(nèi)。

工業(yè)上的可利用性

本發(fā)明能夠廣泛用于半導(dǎo)體集成電路領(lǐng)域。