專利名稱：應用于無線傳感網(wǎng)的符號精確定時的fpga實現(xiàn)方法
技術領域：
本發(fā)明涉及無線通信領域，特別是涉及一種應用于無線傳感網(wǎng)OFDM系統(tǒng)中的符號精確定時的FPGA實現(xiàn)方法。
背景技術：
無線傳感器網(wǎng)絡(Wireless Sensor Network，簡稱“WSN”)是由具有無線通信， 感知及計算能力的微型傳感器節(jié)點組成的“智能”網(wǎng)絡，它涉及多學科高度交叉、知識高度集成的前沿熱點研究領域，現(xiàn)已廣泛應用于軍事、農業(yè)、環(huán)境檢測、醫(yī)療衛(wèi)生、工業(yè)、智能交通等各種領域，正交頻分復用(Orthogonal Frequency Division Multiplexing，簡稱 “OFDM”)技術是無線傳感網(wǎng)中的核心技術之一，它既可以被看作是一種調制技術，又可以被看作是一種復用技術。具有頻譜利用率高和抗多徑衰落能力強等優(yōu)點，已成為現(xiàn)代無線通信中得熱門技術，被廣泛應用于高速數(shù)字通信領域，比如IEEE802. Ila(WLAN)的物理層等。 大多數(shù)無線傳感器網(wǎng)絡應用中節(jié)點受資源、成本、功耗的限制，使得應用于無線傳感網(wǎng)中的 OFDM通信需滿足低資源消耗、大載波頻偏、低物理層開銷的要求。由于符號同步模塊部分是OFDM的關鍵模塊之一，因此研究在保證符號定時的準確度的條件下，盡量節(jié)省資源的同步方法是很必要的。定時同步算法通常分為基于非輔助數(shù)據(jù)的同步算法和基于輔助數(shù)據(jù)的同步算法， 目前應用最廣泛的基于導頻的定時和頻偏估計算法是由khmidl提出的，這種算法采用相同的兩段訓練序列進行定時，該方法采用遞推公式進行計算，實現(xiàn)復雜度很低，在OFDM系統(tǒng)中被廣泛采用，然而這種方法的定時判決函數(shù)存在一個誤差平臺，會引起很大的定時偏差。為了減小定時判決函數(shù)的誤差平臺造成的影響，Mirm的方法做出了一定的改進，Minn的定時判決函數(shù)是一個尖峰，在一定程度上消除了誤差平臺的影響，Park提出了一種定時判決函數(shù)更加尖銳的波形，但是由于循環(huán)前綴的存在，這種方法的判決函數(shù)有很大的旁瓣，在循環(huán)前綴較長時，幾乎與主瓣的高度相同，在信噪比較低的情況下，很難得到正確的定時結果。采用訓練序列與本地PN碼互相關有明顯的單峰值，但是在頻偏較大的情況下，定時判決函數(shù)會嚴重變形，引起較大的定時誤差。

發(fā)明內容
本發(fā)明所要解決的技術問題是提供一種應用于無線傳感網(wǎng)的符號精確定時的 FPGA實現(xiàn)方法，以較小的資源消耗實現(xiàn)在無線傳感器網(wǎng)絡應用中的符號精確定時。本發(fā)明解決其技術問題所采用的技術方案是提供一種應用于無線傳感網(wǎng)的符號精確定時的FPGA實現(xiàn)方法，包括以下步驟(1)對本地序列進行二次量化；接收信號與本地序列進行互相關運算，得到互相關值；(2)通過滑動窗的方式實現(xiàn)功率值的計算，當進入功率累加器的數(shù)據(jù)點數(shù)小于滑動窗的長度時，直接加上移位寄存器中最后一個數(shù)據(jù)的自相關值，當進入功率累加器的數(shù)據(jù)點數(shù)大于滑動窗長度時，加上移位寄存器中最后一個數(shù)據(jù)的自相關值的同時減去移位寄存器第一個數(shù)據(jù)的自相關值，計數(shù)值大于滑動窗長度時功率值有效；(3)對步驟(1)中得到的互相關值進行近似處理，并求出互相關值的模值；(4)得到互相關值的模值和功率值后，進行閾值判決，將得到的功率值與預設的門限值相乘，與互相關值的模值接入一個比較器，當互相關值的模值大于相乘的功率值與預設的門限值，精捕獲成功，并通過計數(shù)的方式找到FFT窗的位置，完成定時同步。所述步驟(1)中利用復數(shù)乘法器實現(xiàn)本地序列的二次量化。所述步驟(1)中對本地序列進行二次量化后用符號位表示本地序列的I路和Q 路。所述步驟(1)中利用數(shù)據(jù)選擇器和加法器實現(xiàn)互相關運算。所述步驟(3)中對互相關值進行近似處理的步驟如下將互相關值的I路和Q路的絕對值分別求出，送入一個比較器，將得出的較小的絕對值左移一位后與較大的絕對值相加，得到的近似值。有益效果由于采用了上述的技術方案，本發(fā)明與現(xiàn)有技術相比，具有以下的優(yōu)點和積極效果本發(fā)明提出了一種應用于無線傳感器網(wǎng)絡中的符號精確定時的FPGA方法，它本地序列進行了二次量化，將乘法器轉換為數(shù)據(jù)選擇器和加法器，優(yōu)化了系統(tǒng)的資源消耗。本發(fā)明對復數(shù)乘法的算法進行了改進，將復數(shù)乘法中乘法器的個數(shù)由4個減小為3個，每次復數(shù)乘法節(jié)省了一個乘法器資源。本發(fā)明采用滑動窗的方式計算功率累加值，在計算功率累加值時， 不需要計算每個自相關值，節(jié)省了資源損耗。本發(fā)明中對相關值的模值采取近似處理，乘法運算轉換為加法運算和移位操作，節(jié)省了乘法器資源。本發(fā)明中在閾值判決時用乘法代替在FPGA中較難實現(xiàn)的除法運算，優(yōu)化了系統(tǒng)資源消耗。本發(fā)明所提供的一種無線傳感網(wǎng)中符號精確定時的FPGA實現(xiàn)方法中沒有大量的運算，實現(xiàn)簡單，非常適合能量受限、計算能力受限、存儲資源受限以及通信能力受限的四大受限無線傳感器網(wǎng)絡的應用場景。綜上所述，本發(fā)明的符號精確定時的FPGA實現(xiàn)方法在資源消耗有較大優(yōu)勢能力，并且仿真表明在性能上并未降低，能適應無線傳感器網(wǎng)絡中資源、成本、功耗受限的要求。


圖1是本發(fā)明的原理圖；圖2是本發(fā)明的OFDM幀訓練序列結構圖。
具體實施例方式下面結合具體實施例，進一步闡述本發(fā)明。應理解，這些實施例僅用于說明本發(fā)明而不用于限制本發(fā)明的范圍。此外應理解，在閱讀了本發(fā)明講授的內容之后，本領域技術人員可以對本發(fā)明作各種改動或修改，這些等價形式同樣落于本申請所附權利要求書所限定的范圍。本發(fā)明的實施方式涉及一種應用于無線傳感網(wǎng)的符號精確定時的FPGA實現(xiàn)方法，包括以下步驟(1)本地相關運算對本地序列進行二次量化，本地相關器的實現(xiàn)中需要用到復數(shù)乘法器，本實施方式中采用的復數(shù)乘法算法如(a+b*i)*(c+d*i) = ((a+b) (C-d)+ad-bC) + (ad+bC)*i。接收信號與本地序列相關進行互相關運算，互相關計算公式為^ = 1 二A(^+I)*么爐*⑷，其中，C(η)為互相關值，r(n+k)代表輸入信號序列， long_tr*(k)表示本地序列的共軛，L表示本地序列的長度，η和k都表示計數(shù)值，為了降低資源損耗，在選取本地序列時，僅截取實部和虛部的符號位，即每個本地序列的實部和虛部僅用_1，0，1表示，這樣每個復數(shù)乘法可以轉換成數(shù)據(jù)選擇器和加法。計數(shù)值大于滑動窗長度時互相關值有效。(2)功率值計算功率值的計算公式為= Σ 二句*產("+句，其中P(n)為功率值，(請補充r(n+k)是什么函數(shù)，r*(n+k)是什么函數(shù)，D代表什么，k代表什么，η代表什么)，通過滑動窗的方式實現(xiàn)，當進入功率累加器的數(shù)據(jù)點數(shù)小于滑動窗的長度時，直接加上移位寄存器中最后一個數(shù)據(jù)的自相關值，當進入功率累加器的數(shù)據(jù)點數(shù)大于滑動窗長度時，加上移位寄存器中最后一個數(shù)據(jù)的自相關值的同時減去移位寄存器第一個數(shù)據(jù)的自相關值，計數(shù)值大于滑動窗長度時功率值有效。(3)相關值求模求得相關值后，對相關值的模值進行近似處理，近似的公式為 I C (n) I ^ ^ max (abs (re (C (η))), abs (im (C (η)))) +0. 5*min (abs (re (C (η))), abS(im(C(n))))，其中，abs()代表求模，re()代表實部，im()代表虛部，maX()代表求最大值，minO代表求最小值，在實際實現(xiàn)時，首先將C(n)的I路和Q路經(jīng)過比較器，找出絕對值較大的數(shù)，并對較小的絕對值左移移位一位，并與較大的絕對值相加。(4)閾值判決本實施方式采用乘法代替除法進行門限判定，門限判決函數(shù)公式為C (n) I >gate*P(n), |C(n) |為相關值的模值和P(n)為功率值，這兩個值都已經(jīng)存儲在寄存器內，gate值通過仿真和環(huán)境實測設定，達到門限判定條件時，精捕獲成功，并通過計數(shù)的方式找到FFT窗的位置，完成定時同步。下面以一個具體實施例來進一步說明本發(fā)明。給定子載波數(shù)為N= 128，碼速率定為Rb = 5Mb/s，子載波間隔為19. 2KHz，數(shù)字調制采用QPSK信道模型選用AWGN模型，前導碼結構如圖2所示。前導碼包括長訓練序列和短訓練序列兩個部分，短訓練序列分為10段，每段長度為32個抽樣點，長訓練序列分為2 段，每段長度為1 個抽樣點，加上保護前綴，總長度為640個抽樣點。前導碼之后是數(shù)據(jù)部分。精同步是在粗同步之后進行的，粗同步結束后，將精同步的使能信號拉高，啟動精同步模塊，粗同步以后的數(shù)據(jù)是經(jīng)過粗頻偏估計的數(shù)據(jù)，頻偏已經(jīng)減小到本地序列相關算法的可容忍范圍內。如圖1所示，r(n)表示粗同步的輸出數(shù)據(jù)，將粗同步的輸出數(shù)據(jù)r (η)的I路與Q 路分別以1 位移位寄存器的方式輸入精同步模塊。移位寄存器中的輸入數(shù)據(jù)與存在ROM 中的本地序列進行互相關運算，互相關的累加值為⑷=句*如議⑷,由于本地序列只用_1，0，1表示，乘數(shù)只有9種情況，這樣互相關的乘法用數(shù)據(jù)選擇器和加法代替，分別計算互相關值的I路與Q路，并通過1 點的累加器累加，將結果存儲在寄存器內。對功率的計算采用滑動窗的方法，當進入功率累加器的數(shù)據(jù)點數(shù)小于128時，直接加上移位寄存器中最后一個數(shù)據(jù)的自相關值，當進入功率累加器的數(shù)據(jù)點數(shù)大于1 時，加上移位寄存器中最后一個數(shù)據(jù)的自相關值的同時減去移位寄存器第一個數(shù)據(jù)的自相關值。對計算得到的互相關值的模值進行近似處理，近似處理公式為 C (n) I ^ ^ max(abs(re(C(n))) ， abs (im (C (η))))+0. 5*min (abs (re (C (η)))，
abs(im(C(n))))首先將C(n)的I路和Q路的絕對值分別求出，送入一個比較器，將得出的較小的絕對值左移一位后與較大的絕對值相加，得到的近似值保存進寄存器。(5)得到互相關值的模值和功率值后，進行閾值判決，將得到的功率值與門限值相加，與互相關值的模值接入一個比較器，本系統(tǒng)通過大量仿真，將gate設為0. 875，0. 875可用三位二進制數(shù)111表示，對應設定的仿真中所使用的門限提高8倍，C(n) I >gate*P(n) 時，精捕獲成功，并向后計數(shù)256個點找到FFT窗的位置，同時將同步指示信號拉高，輸出給接收狀態(tài)機，完成定時同步。當|C(n) I < gate*P(n) 一直成立，超過系統(tǒng)預設的數(shù)據(jù)長度時，接收狀態(tài)機對接收機進行復位，系統(tǒng)重新回到粗同步搜索階段。不難發(fā)現(xiàn)，本發(fā)明提出了一種應用于無線傳感器網(wǎng)絡中的符號精確定時的FPGA 方法，它本地序列進行了二次量化，將乘法器轉換為數(shù)據(jù)選擇器和加法器，優(yōu)化了系統(tǒng)的資源消耗。本發(fā)明對復數(shù)乘法的算法進行了改進，將復數(shù)乘法中乘法器的個數(shù)由4個減小為3 個，每次復數(shù)乘法節(jié)省了一個乘法器資源。本發(fā)明采用滑動窗的方式計算功率累加值，在計算功率累加值時，不需要計算每個自相關值，節(jié)省了資源損耗。本發(fā)明中對相關值的模值采取近似處理，乘法運算轉換為加法運算和移位操作，節(jié)省了乘法器資源。本發(fā)明中在閾值判決時用乘法代替在FPGA中較難實現(xiàn)的除法運算，優(yōu)化了系統(tǒng)資源消耗。本發(fā)明所提供的一種無線傳感網(wǎng)中符號精確定時的FPGA實現(xiàn)方法中沒有大量的運算，實現(xiàn)簡單，非常適合能量受限、計算能力受限、存儲資源受限以及通信能力受限的四大受限無線傳感器網(wǎng)絡的應用場景。綜上所述，本發(fā)明的符號精確定時的FPGA實現(xiàn)方法在資源消耗有較大優(yōu)勢能力， 并且仿真表明在性能上并未降低，能適應無線傳感器網(wǎng)絡中資源、成本、功耗受限的要求。
權利要求
1.一種應用于無線傳感網(wǎng)的符號精確定時的FPGA實現(xiàn)方法，其特征在于，包括以下步驟(1)對本地序列進行二次量化；接收信號與本地序列進行互相關運算，得到互相關值；(2)通過滑動窗的方式實現(xiàn)功率值的計算，當進入功率累加器的數(shù)據(jù)點數(shù)小于滑動窗的長度時，直接加上移位寄存器中最后一個數(shù)據(jù)的自相關值，當進入功率累加器的數(shù)據(jù)點數(shù)大于滑動窗長度時，加上移位寄存器中最后一個數(shù)據(jù)的自相關值的同時減去移位寄存器第一個數(shù)據(jù)的自相關值，計數(shù)值大于滑動窗長度時功率值有效；(3)對步驟(1)中得到的互相關值進行近似處理，并求出互相關值的模值；(4)得到互相關值的模值和功率值后，進行閾值判決，將得到的功率值與預設的門限值相乘，與互相關值的模值接入一個比較器，當互相關值的模值大于相乘的功率值與預設的門限值，精捕獲成功，并通過計數(shù)的方式找到FFT窗的位置，完成定時同步。
2.根據(jù)權利要求1所述的應用于無線傳感網(wǎng)的符號精確定時的FPGA實現(xiàn)方法，其特征在于，所述步驟(1)中利用復數(shù)乘法器實現(xiàn)本地序列的二次量化。
3.根據(jù)權利要求1所述的應用于無線傳感網(wǎng)的符號精確定時的FPGA實現(xiàn)方法，其特征在于，所述步驟(1)中對本地序列進行二次量化后用符號位表示本地序列的I路和Q路。
4.根據(jù)權利要求1所述的應用于無線傳感網(wǎng)的符號精確定時的FPGA實現(xiàn)方法，其特征在于，所述步驟(1)中利用數(shù)據(jù)選擇器和加法器實現(xiàn)互相關運算。
5.根據(jù)權利要求1所述的應用于無線傳感網(wǎng)的符號精確定時的FPGA實現(xiàn)方法，其特征在于，所述步驟C3)中對互相關值進行近似處理的步驟如下將互相關值的I路和Q路的絕對值分別求出，送入一個比較器，將得出的較小的絕對值左移一位后與較大的絕對值相加， 得到的近似值。
全文摘要
本發(fā)明涉及一種應用于無線傳感網(wǎng)的符號精確定時的FPGA實現(xiàn)方法，包括以下步驟對本地序列進行二次量化；接收信號與本地序列進行互相關運算，得到互相關值；通過滑動窗的方式實現(xiàn)功率值的計算；對得到的互相關值進行近似處理，并求出互相關值的模值；得到互相關值的模值和功率值后，進行閾值判決，將得到的功率值與預設的門限值相乘，與互相關值的模值接入一個比較器，當互相關值的模值大于相乘的功率值與預設的門限值，精捕獲成功，并通過計數(shù)的方式找到FFT窗的位置，完成定時同步。本發(fā)明以較小的資源消耗實現(xiàn)在無線傳感器網(wǎng)絡應用中的符號精確定時。
文檔編號H04L27/26GK102571669SQ201210007988
公開日2012年7月11日 申請日期2012年1月11日 優(yōu)先權日2012年1月11日
發(fā)明者丁承, 付耀先, 汪磊, 羅炬鋒 申請人:中國科學院上海微系統(tǒng)與信息技術研究所, 中國科學院嘉興無線傳感網(wǎng)工程中心