數據接收電路及半導體裝置制造方法
【專利摘要】本發明涉及數據接收電路及半導體裝置。本發明的目的在于，提供一種能根據進行高速及高密度傳輸的信號高精度地取得與信息數據對應的數據信號的數據接收電路及包含該數據接收電路的半導體裝置。本發明在第一差動級生成與經由一對傳輸線接收的一對接收差動信號彼此的電平差對應的第一差動信號，得到放大這樣的第一差動信號的振幅并進行二值化的信號作為接收數據信號。此時，在第一差動級以外另外設置的第二差動級，生成與一對接收差動信號彼此的電平差對應的第二差動信號及使第二差動信號的相位反轉的第三差動信號，通過將與這些第二及第三差動信號相應的電流分別吐出到一對傳輸線而抑制接收差動信號的振幅。
【專利說明】數據接收電路及半導體裝置
【技術領域】
[0001]本發明涉及對經由傳輸線接收的接收信號實施各種信號處理的數據接收電路及包含該數據接收電路的半導體裝置。
【背景技術】
[0002]近年來，要求數據傳輸的高速及高密度化，作為滿足這樣的要求的數據傳輸方式提出了差動傳輸方式。
[0003]在差動傳輸方式中，將信息數據變換為極性彼此不同的一對差動信號，經由平衡傳輸線對它們進行傳輸。在此，作為接收這樣的差動信號的數據接收電路，提出了如下的數據接收電路，即，在差動輸入級導入所接收的一對差動信號，通過電平變換級將在該差動輸入級導入的信號的電平變換為能在邏輯電路中使用的電平，將該信號作為數據信號輸出(例如，參照專利文獻I的圖1)。在該數據接收電路中，經由差動輸入級M80?M84的晶體管M81及M82各自的柵極端子導入所接收的一對差動信號INl、IN2,經由傳輸線3及4將放大了兩者的差分值的信號供給到電平變換級M85?M88。
[0004]然而，起因于高速及高密度傳輸，有時在接收信號(一對差動信號)中產生波形鈍化，在這樣的情況下，根據高速傳輸的接收信號高精度地取得數據信號是困難的。
[0005]現有技術文獻 專利文獻
專利文獻1:特開2008-124697號公報。

【發明內容】

[0006]發明要解決的課題
本申請的發明消除如上所述的問題，其目的在于，提供一種能根據高速傳輸的接收信號高精度地取得與信息數據對應的數據信號的數據接收電路及包含該數據接收電路的半導體裝置。
[0007]用于解決課題的方案
本發明的數據接收電路是根據經由一對傳輸線接收的一對接收差動信號得到接收數據信號的數據接收電路，具有:生成與所述一對接收差動信號彼此的電平差對應的第一差動信號的第一差動級；將放大了所述第一差動信號的振幅的信號二值化，將其作為所述接收數據信號輸出的電平變換輸出級；生成與所述一對差動信號彼此的電平差對應的第二差動信號及使該第二差動信號的相位反轉的第三差動信號的第二差動級；以及通過將與所述第二差動信號相應的電流及與所述第三差動信號相應的電流分別吐出到所述一對傳輸線而抑制所述一對接收差動信號的振幅的振幅控制級。
[0008]此外，本發明的半導體裝置是包含根據經由一對傳輸線接收的一對接收差動信號得到接收數據信號的數據接收電路的半導體裝置，所述數據接收電路具有:生成與所述一對接收差動信號彼此的電平差對應的第一差動信號的第一差動級；將放大了所述第一差動信號的振幅的信號二值化，將其作為所述接收數據信號輸出的電平變換輸出級；生成與所述一對差動信號彼此的電平差對應的第二差動信號及使該第二差動信號的相位反轉的第三差動信號的第二差動級；以及通過將與所述第二差動信號相應的電流及與所述第三差動信號相應的電流分別吐出到所述一對傳輸線而抑制所述一對接收差動信號的振幅的振幅控制級。
[0009]發明效果
本發明的數據接收電路在第一差動級生成與經由一對傳輸線接收的一對接收差動信號彼此的電平差對應的第一差動信號，得到對這樣的第一差動信號的振幅進行放大并二值化的信號作為接收數據信號。此時，在第一差動級以外另外設置的第二差動級生成與一對接收差動信號彼此的電平差對應的第二差動信號及使第二差動信號的相位反轉的第三差動信號，通過將與這些第二及第三差動信號相應的電流分別吐出到一對傳輸線而抑制接收差動信號的振幅。
[0010]由此，即使在所接收的一對接收差動信號產生波形鈍化，關于其振幅，也能收斂在能保證高速動作的上限振幅內，因此,能根據高速及高密度傳輸過來的一對接收差動信號高精度地取得接收數據信號。
【專利附圖】

【附圖說明】
[0011]圖1是示出本發明的數據接收電路10的概略結構的框圖。
[0012]圖2是示出數據接收電路10的內部結構的一個例子的電路圖。
[0013]圖3是示出差動信號IN、INB的波形的一個例子的波形圖。
[0014]圖4是示出圖1所示的數據接收電路10的變形例的電路圖。
[0015]圖5是示出圖4所示的數據接收電路10的變形例的電路圖。
【具體實施方式】
[0016]圖1是示出本發明的數據接收電路10的概略結構的框圖。
[0017]數據接收電路10形成在作為半導體裝置的半導體基板，如圖1所示，由接收器(receiver) 100 及均衡器(equalizer) 200 構成。
[0018]接收器100分別經由平衡傳輸線BLl及BL2接收極性彼此不同的差動信號IN及INB。另外，作為這樣的接收差動信號的一對差動信號IN及INB是在發送側(未圖示)基于應發送信息數據而生成的。接收器100對與差動信號IN及INB彼此的電平差對應的信號的振幅進行放大，將基于規定閾值對其進行二值化的信號作為接收數據信號RDS輸出。
[0019]均衡器200通過以與差動信號IN及INB彼此的電平差相應的比例分別對平衡傳輸線BLl及BL2吐出電流，從而抑制作為接收信號的差動信號IN及INB的振幅。
[0020]圖2是示出上述接收器100及均衡器200各自的內部結構的電路圖。
[0021]如圖2所示，接收器100包含差動放大級1、電平變換級2及輸出級3。
[0022]在差動放大級I中，對P通道M0S(Metal Oxide Semiconductor:金屬氧化物半導體)型的晶體管11的柵極端子供給經由平衡傳輸線BLl供給的差動信號IN，對P通道MOS型的晶體管12的柵極端子供給經由平衡傳輸線BL2供給的差動信號INB。定電流源13基于電源電壓VCC生成規定的固定電流Ia，將其供給到晶體管11及12各自的源極端子。晶體管11的漏極端子與η通道MOS型的晶體管14的漏極端子及柵極端子連接。在這樣的晶體管14的源極端子施加接地電壓VSS，其柵極端子及漏極端子經由中繼線RLl與電平變換級2連接。晶體管12的漏極端子與η通道MOS型的晶體管15的漏極端子及柵極端子連接。在這樣的晶體管15的源極端子施加接地電壓VSS，其柵極端子及漏極端子經由中繼線RL2與電平變換級2連接。
[0023]根據上述的結構，差動放大級I經由上述的中繼線RLl將放大了與差動信號IN及INB彼此的電平差對應的信號的差動信號ANB供給到電平變換級2，并且經由中繼線RL2將放大了使該差動信號ANB的相位反轉的信號的差動信號AN供給到電平變換級2。
[0024]在電平變換級2中，在P通道MOS型的晶體管21及22各自的源極端子施加電源電壓VCC，各自的柵極端子彼此相互連接。晶體管21的柵極端子及漏極端子經由線LLl與η通道MOS型的晶體管23的漏極端子連接。對晶體管23的柵極端子供給從差動放大級I經由中繼線RL2供給的差動信號ΑΝ，在其源極端子施加接地電壓VSS。晶體管22的漏極端子經由線LL2與η通道MOS型的晶體管24的漏極端子連接。對晶體管24的柵極端子供給從差動放大級I經由中繼線RLl供給的差動信號ΑΝΒ，在其源極端子施加接地電壓VSS。
[0025]根據上述的結構，電平變換級2通過放大與上述差動信號AN和差動信號ANB的差分對應的信號而生成將其振幅電平變換為接地電壓VSS?電源電壓VCC的范圍內的信號作為振幅放大信號RN，經由上述線LL2將其供給到輸出級3。
[0026]輸出級3由以串聯方式連接的逆變器31及32構成，將從電平變換級2供給的振幅放大信號RN二值化。即，輸出級3生成二值信號，該二值信號在振幅放大信號RN的信號電平比晶體管的閾值Vth高的情況下與表示高電平的邏輯電平I對應，在閾值Vth以下的情況下與表示低電平的邏輯電平O對應。然后，輸出級3將這樣的二值信號作為接收數據信號RDS輸出。
[0027]此外，如圖2所示，均衡器200具有差動放大級4及振幅控制級5。
[0028]在差動放大級4中，對P通道MOS型的晶體管41的柵極端子供給經由平衡傳輸線BLl供給的差動信號IN，對P通道MOS型的晶體管42的柵極端子供給經由平衡傳輸線BL2供給的差動信號ΙΝΒ。定電流源43基于電源電壓VCC生成規定的固定電流，將其供給到晶體管41及42各自的源極端子。晶體管41的漏極端子經由線QLl與電阻44的一端及振幅控制級5連接。在電阻44的另一端施加接地電壓VSS。晶體管42的漏極端子經由線QL2與電阻45的一端及振幅控制級5連接。在電阻45的另一端施加接地電壓VSS。
[0029]根據上述的結構，差動放大級4經由上述的線QLl將放大了與差動信號IN及INB彼此的電平差對應的信號的差動信號BNB供給到振幅控制級5，并且經由線QL2將放大了使該差動信號BNB的相位反轉的信號的差動信號BN供給到振幅控制級5。
[0030]在振幅控制級5中，經由上述的線QL2對P通道MOS型的晶體管51的柵極端子供給差動信號ΒΝ，經由上述的線QLl對P通道MOS型的晶體管52的柵極端子供給差動信號BNB。定電流源53基于電源電壓VCC生成規定的固定電流，將其供給到晶體管51及52各自的源極端子。晶體管51的漏極端子與平衡傳輸線BLl連接，晶體管52的漏極端子與平衡傳輸線BL2連接。
[0031]根據這樣的結構，振幅控制級5的晶體管51對平衡傳輸線BLl供給如下的電流，即，在差動放大級4生成的差動信號BN的電平越小，該電流越大。此外，振幅控制級5的晶體管52對平衡傳輸線BL2供給如下的電流，即，在差動放大級4生成的差動信號BNB的電平越小，該電流越大。由此，差動/[目號IN及INB的彳目號電平越小，其/[目號電平就越大幅增加，因此，作為接收信號的差動信號IN及INB的振幅降低。
[0032]因此，根據均衡器200，在即將向接收器100進行輸入之前，對于差動信號IN、INB，能使其振幅限制在可保證如下的高速動作的上限的振幅值(以下，稱為上限振幅)以下。
[0033]圖3是對比地表示在數據接收電路10內設置有均衡器200的情況下得到的差動信號IN、INB的波形例(用實線示出)和在未設置該均衡器200的情況下得到的差動信號IN、INB的波形例(用虛線示出)的波形圖。
[0034]首先，在未設置均衡器200的情況下，在差動信號IN、INB的變化周期比較長的區間，如圖3的虛線所示，其振幅變成比上限振幅APmax大的振幅API。此后，當轉移到信號的變化周期變短的區間時，信號的振幅變小。可是，起因于至今為止的信號振幅像APl那樣比上限振幅APmax大，如圖3的虛線所示，在其變化周期剛變短之后，直到該信號的振幅穩定為止，要好費時間SC。
[0035]另一方面，在設置有均衡器200的情況下，在差動信號IN、INB的變化周期比較長的區間，如圖3的實線所示，其振幅以成為上限振幅APmax的方式被控制。而且，當轉移到信號的變化周期變短的區間時，因為至今為止的信號振幅是可保證高速動作的上限振幅APlM，所以信號的振幅會立刻穩定。
[0036]因此，根據均衡器200，即使在所接收的差動信號IN、INB產生波形鈍化，關于其振幅，也會始終收斂到能保證高速動作的上限振幅內。因此，在后級的接收器100中，能根據這樣的差動信號IN、INB高精度地取得數據信號。
[0037]另外，在圖2所示的均衡器200中，雖然將在差動放大級4生成的差動信號BN及BNB分別直接供給到振幅控制級5的晶體管51及52各自的柵極端子，但是，也可以在使差動信號BN及BNB分別延遲規定時間之后供給到晶體管51及52各自的柵極端子。
[0038]圖4是示出鑒于這樣的方面而做成的圖1所示的數據接收電路10的變形例的電路圖。
[0039]另外，在圖4所示的結構中，除了經由延遲電路54將在差動放大級4生成的差動信號BN供給到晶體管51的柵極端子，并且經由延遲電路55將差動信號BNB供給到晶體管52的柵極端子以外，其它的結構與圖1所示的結構相同。
[0040]在圖4中，延遲電路54使差動放大級4送出到線QL2上的差動信號BN延遲規定期間地供給到振幅控制級5的晶體管51的柵極端子。延遲電路55使差動放大級4送出到線QLl上的差動信號BNB延遲規定期間地供給到振幅控制級5的晶體管52的柵極端子。另夕卜，延遲電路54及55各自的延遲時間是比作為差動信號IN及INB能采取的最小周期短的延遲時間。
[0041]通過設置這些延遲電路54及55，能與所接收的差動信號IN及INB的當前相位配合，實施基于差動信號BN (BNB)的振幅限制處理，因此，與圖1所示的結構相比，能提高振幅限制處理的精度。
[0042]此外，也可以在圖2或圖4所示的均衡器200內設置有用于進行所接收的差動信號IN及INB各自的DC (直流)電平調整的DC調整電路。
[0043]圖5是示出鑒于這樣的方面而做成的圖4所示的數據接收電路10的變形例的電路圖。
[0044]另外，在圖5所示的結構中，除了在均衡器200內設置有作為DC調整電路的可變電阻56及57以外，其它結構與圖4所示的結構相同。
[0045]在圖5所示的均衡器200中，可變電阻56連接在晶體管51的漏極端子和平衡傳輸線BLl之間，可變電阻57連接在晶體管52的漏極端子和平衡傳輸線BL2之間。S卩，通過變更可變電阻56及57各自的電阻值，從而能個別地調整所接收的差動信號IN及INB各自的DC (直流)電平。
[0046]另外，在上述實施例中，雖然使用P通道型的晶體管11、12、41、42、51及52作為接受差動信號IN、INB, BN, BNB的晶體管，但是，作為這些晶體管11、12、41、42、51及52，也可以使用η通道型的MOS晶體管。此外，也可以使晶體管11 (41、51)及12 (42、52)之中的一方為η通道型的MOS晶體管，另一方為P通道型的MOS晶體管。
[0047]總而言之，在數據接收電路10中，當根據在包含第一差動級I及電平變換輸出級
2、3的接收器100中經由一對傳輸線BL1、BL2接收的一對接收差動信號IN、INB得到接收數據信號RDS時，用均衡器200抑制接收差動信號的振幅。即，在接收器100中，在第一差動級I生成與上述的一對接收差動信號彼此的電平差對應的第一差動信號ΑΝ、ΑΝΒ，通過電平變換輸出級2、3得到將這樣的第一差動信號的振幅放大并進行二值化的信號作為接收數據信號。此外，在均衡器200中，在第二差動級4生成與一對接收差動信號彼此的電平差對應的第二差動信號BNB及使第二差動信號的相位反轉的第三差動信號ΒΝ，在振幅控制級5，通過將與第二差動信號相應的電流及與第三差動信號相應的電流分別吐出到一對傳輸線而抑制接收差動信號的振幅。
[0048]由此，即使在所接收的一對接收差動信號產生波形鈍化，關于其振幅，也能收斂到能保證高速動作的上限振幅APmax內，因此，接收器100能根據高速及高密度傳輸過來的一對接收差動信號高精度地取得接收數據信號。
[0049]附圖標記說明
1、4:差動放大級；
2:電平變換級；
3:輸出級；
5:振幅控制級；
100:接收器；
200:均衡器。
【權利要求】
1.一種數據接收電路，根據經由一對傳輸線接收的一對接收差動信號得到接收數據信號，其特征在于，具有: 第一差動級，生成與所述一對接收差動信號彼此的電平差對應的第一差動信號； 電平變換輸出級，將放大了所述第一差動信號的振幅的信號二值化，將其作為所述接收數據信號輸出； 第二差動級，生成與所述一對差動信號彼此的電平差對應的第二差動信號及使該第二差動信號的相位反轉的第三差動信號；以及 振幅控制級，通過將與所述第二差動信號相應的電流及與所述第三差動信號相應的電流分別吐出到所述一對傳輸線而抑制所述一對接收差動信號的振幅。
2.根據權利要求1所述的數據接收電路，其特征在于，所述振幅控制級包含: 第一晶體管，將與所述第二差動信號相應的電流吐出到所述一對傳輸線之中的一方的傳輸線；以及 第二晶體管，將與所述第三差動信號相應的電流吐出到所述一對傳輸線之中的另一方的傳輸線。
3.根據權利要求2所述的數據接收電路，其特征在于，還包含: 第一延遲電路，使所述第二差動信號延遲規定期間，供給到所述第一晶體管；以及 第二延遲電路，使所述第三差動信號延遲規定期間，供給到所述第二晶體管。
4.根據權利要求2或3所述的數據接收電路，其特征在于，還包含: 第一可變電阻，連接在所述第一`晶體管和所述一方的傳輸線之間，調整與所述第二差動信號相應的電流的電流量；以及 第二可變電阻，連接在所述第二晶體管和所述另一方的傳輸線之間，調整與所述第三差動信號相應的電流的電流量。
5.一種半導體裝置，包含根據經由一對傳輸線接收的一對接收差動信號得到接收數據信號的數據接收電路，所述半導體裝置的特征在于，所述數據接收電路具有: 第一差動級，生成與所述一對接收差動信號彼此的電平差對應的第一差動信號； 電平變換輸出級，將放大了所述第一差動信號的振幅的信號二值化，將其作為所述接收數據信號輸出； 第二差動級，生成與所述一對差動信號彼此的電平差對應的第二差動信號及使該第二差動信號的相位反轉的第三差動信號；以及 振幅控制級，通過將與所述第二差動信號相應的電流及與所述第三差動信號相應的電流分別吐出到所述一對傳輸線而抑制所述一對接收差動信號的振幅。
6.根據權利要求5所述的半導體裝置，其特征在于，所述振幅控制級包含: 第一晶體管，將與所述第二差動信號相應的電流吐出到所述一對傳輸線之中的一方的傳輸線；以及 第二晶體管，將與所述第三差動信號相應的電流吐出到所述一對傳輸線之中的另一方的傳輸線。
7.根據權利要求6所述的半導體裝置，其特征在于，還包含: 第一延遲電路，使所述第二差動信號延遲規定期間，供給到所述第一晶體管；以及 第二延遲電路，使所述第三差動信號延遲規定期間，供給到所述第二晶體管。
8.根據權利要求6或7所述的半導體裝置，其特征在于，還包含: 第一可變電阻，連接在所述第一晶體管和所述一方的傳輸線之間，調整與所述第二差動信號相應的電流的電流量；以及 第二可變電阻，連接在所述第二晶體管及所述另一方的傳輸線之間，調整與所述第三差動信號相應 的電流的電流量 。
【文檔編號】H04B1/16GK103633953SQ201310363208
【公開日】2014年3月12日 申請日期:2013年8月20日 優先權日:2012年8月20日
【發明者】長谷川秀明, 武田浩二 申請人:拉碧斯半導體株式會社