專利名稱：像素結構、其驅動方法及使用其的自發光顯示器的制作方法
技術領域：
本發明是有關于ー種自發光顯示器的像素結構，且特別是有關于ー種同步顯示的自發光顯示器的像素結構、其驅動方法及使用其的自發光顯示器。
背景技術：
有機發光二極管(Organic Light Emitting Diode, OLED)依驅動方式可分為被動式矩陣驅動(Passive Matrix OLED, PM0LED)與主動式矩陣驅動(Active Matrix OLED, AM0LED)兩種。PMOLED是當數據未寫入時并不發光，只在數據寫入期間發光。這種驅動方式結構簡單、成本較低、較容易設計，早期的業者皆朝此技術發展。主要應用于中小尺寸的顯示器。AMOLED與PMOLED最大的差異在于每ー像素皆有一電容儲存數據，讓每一像素皆維持在發光狀態。由于AMOLED耗電量明顯小于PM0LED，加上其驅動方式適合發展大尺寸與高解析度的顯示器，使得AMOLED成為未來發展的主要方向。如圖6所示，其為AMOLED面板中的一個像素結構。在此像素結構中包含了兩個晶體管Tki與Tk2、一個儲存電容Cs以及發光元件O:。只有在數據要被寫入這個像素結構的時候，控制信號Scan N才會使晶體管！'K1 導通，并將數據信號的電位Vdata導入晶體管Tk2的控制端，之后再調整控制信號Scan N以使晶體管Tki被截止，并利用之前數據信號電位Vdata被導入之后儲存在儲存電容Cs兩端的電壓來控制晶體管Tk2的導通程度，進而控制流經發光元件O1的電流量。雖然AMOLED具有省電、適合大尺寸與全彩化的應用，但是卻也延伸出許多設計上的問題。例如OLED本身或做為開關或驅動元件之用的薄膜晶體管(Thin Film Transistor, TFT)的材料特性的變異與材料老化程度不同而造成面板顯示的不均勻就是ー個相當嚴重的問題。過去也已經有許多相關的文獻提出不同的補償電路來改善這方面的問題，主要分為電壓式與電流式兩種方法。然而，隨著三度空間(three-dimension, 3D)立體顯示裝置的需求上升,傳統的非同步(non-simultaneously)顯示方式因為容易使左右眼畫面間互相產生干擾,所以廠商另外設計出同步(simultaneously)顯示方式。在同步顯示方式中，顯示數據被依序提供到各像素結構中，并在最后才一起發光以顯示對應的內容。然而，先前提出的各種補償電路僅能應用在非同步顯示方式中，沒辦法適用于新的同步顯示方式。因此，如何對采用同步顯示方式的顯示面板進行相關的顯示均勻性的補償，就成了ー個重要的課題。

發明內容
本發明的目的之一就是在提供一種自發光顯示器的像素結構，其可適用于使用同步與非同步顯示方式的顯示面板。本發明的再一目的是提供ー種像素結構的驅動方法，其可驅動上述像素結構，并在各類顯示面板中進行顯示補償。
本發明的又一目的是提供一種自發光顯示器。本發明提出一種自發光顯示器的像素結構，其電性耦接至數據線、第一與第二電壓源線以及第一、第二與第三控制信號線。此像素結構包括第一至第四晶體管、第一與第 ニ電容以及發光元件。各晶體管分別具有第一端、第二端與控制端。其中，第一晶體管的第一端電性耦接至數據線，第一晶體管的控制端電性耦接至第一控制信號線；第二晶體管的第一端電性耦接至第一電壓源，第二晶體管的控制端電性耦接至第二控制信號線；第三晶體管的第一端電性耦接至第二晶體管的第二端，第三晶體管的控制端電性耦接至第一晶體管的第二端；第四晶體管的第一端電性耦接至第三晶體管的第二端，第四晶體管的控制端電性耦接至第三控制信號線；第一電容的一端電性耦接至第一晶體管的第二端，另一端電性耦接至第三晶體管的第一端；第二電容的一端電性耦接至第三晶體管的第一端，另一端電性耦接至第一電壓源線；發光元件的一端電性耦接至第四晶體管的第二端，另一端則電性耦接至第二電壓源線。本發明另外提出一種自發光顯示器的像素結構，其可接收第一電壓源與第二電壓源。此像素結構包括第一 第四晶體管、第一與第二電容以及發光元件，且各晶體管各具有第一端、第二端與控制端。其中，第一晶體管的第一端用以接收數據信號，第一晶體管的控制端用以接收第一控制信號；第二晶體管的第一端用以接收第一電壓源，第二晶體管的控制端用以接收第二控制信號；第三晶體管的第一端電性耦接至第二晶體管的第二端，第三晶體管的控制端電性耦接至第一晶體管的第二端；第四晶體管的第一端電性耦接至第三晶體管的第二端，第四晶體管的控制端用以接收第三控制信號；第一電容的一端電性耦接至第一晶體管的第二端，另一端電性耦接至第三晶體管的第一端；第二電容的一端電性耦接至第三晶體管的第一端，另一端用以接收第一電壓源；發光元件的一端電性耦接至第四晶體管的第二端，另一端則用以接收第二電壓源。本發明還提出一種自發光顯示器。此自發光顯示器包含多個前述的像素結構、數據驅動器、掃瞄驅動器以及電源供應器。其中，數據驅動器電性耦接各像素結構，用以提供每ー像素結構的數據信號；掃描驅動器電性耦接至像素結構，用以提供每ー像素結構的第 ー控制信號、第二控制信號以及第三控制信號；電源供應器則電性耦接各像素結構，用以提供每ー像素結構的第一電壓源以及第二電壓源。本發明另外提出ー種像素結構的驅動方法，其適于驅動前述的像素結構。此驅動方法于第一時段中，在數據線上提供參考電位并設定第一控制信號線與第二控制信號線的電位，藉此導通第一晶體管與第二晶體管；之后則在第二時段中設定第二控制信號線與第三控制信號線的電位，藉此截止第二晶體管但導通第四晶體管；接下來在第三時段中維持第二晶體管為截止，并在第三時段內提供數據電位至數據線，且設定第一控制信號線的電位以使數據電位經過第一晶體管而被導入至第三晶體管的控制端；之后再于第四時段中設定第一、第二與第三控制信號線的電位，使第一晶體管截止且第二晶體管與第四晶體管導通。在本發明的一個實施例中，上述的第四晶體管在第一、第二、第三與第四時段內皆保持為導通。在本發明的另ー個實施例中，上述的第三控制信號線的電位被設定以使第四晶體管僅在第二與第四時段內保持為導通，而在第一與第三時段中則保持為截止。
本發明另外提出ー種像素結構的驅動方法，其適于驅動前述的像素結構。此驅動方法于第一時段中，在數據線上提供參考電位并設定第一、第二及第三控制信號線的電位， 藉此導通第一晶體管與第二晶體管、第四晶體管；之后則在第二時段中設定第二控制信號線與第三控制信號線的電位，藉此截止第二晶體管但導通第四晶體管；接下來在第三時段中維持第二晶體管為截止且關閉第四晶體管，并在第三時段內提供數據電位至數據線，且設定第一控制信號線的電位以使數據電位經過第一晶體管而被導入至第三晶體管的控制端；之后再于第四時段中設定第一、第二與第三控制信號線的電位，使第一晶體管截止且第 ニ晶體管與第四晶體管導通。本發明因采用上述的像素結構，因此可以有效的依據不同需求而分別采用不同的驅動方式；再者，無論在哪ー種顯示方式中，影像亮度補償的機制都以同樣的方式在操作， 因此可以同時適用于同步與非同步顯示方式的顯示裝置中。為讓本發明的上述和其他目的、特征和優點能更明顯易懂，下文特舉較佳實施例， 并配合附圖，作詳細說明如下。


圖I為根據本發明ー實施例的像素結構的電路圖。圖2為根據本發明另一實施例的像素結構的電路圖。圖3為根據本發明ー實施例的自發光顯示裝置的電路方塊圖。圖4為根據本發明ー實施例的像素結構的驅動方法在同步顯示方式下所得波形的時序圖。圖5A為對本發明所提供的像素結構進行對應的驅動操作后所得的數據信號電壓與發光元件電流間的關系曲線圖。圖5B為對2T1C像素結構進行對應的驅動操作后所得的數據信號電壓與發光元件電流間的關系曲線圖。圖6為先前技術中所常用的2T1C像素結構的電路方塊圖。附圖標記說明30:自發光顯示裝置310 318 :數據驅動器320 :掃瞄驅動器330 電源供應器CpC2:電容Cs:儲存電容M1-M4J型晶體管N1-N4A型晶體管Data :數據信號EM、BP、SCAN :控制信號OVDD、OVSS :電壓源O1 :發光元件T1、T2、T3、T4、Thi、Th2 :時段
6
Tki、TK2:晶體管EM1 EMn、BP1 BPn、SCAN1 SCANn :控制信號線D1 Dni :數據線OVDD1 OVDDni、OVSS1 OVSS111 電源線P11 Pnm :像素結構Vth:閥值Vref:參考電位DA :數據信號Vdata :數據信號的電位
具體實施例方式請參照圖1，其為根據本發明ー實施例的像素結構的電路圖。此實施例所示的像素結構包括四個P型晶體管M1. M2' M3與M4、兩個電容C1與C2以及ー個發光元件Op如圖所示，P型晶體管M1的一端接收數據信號Data，P型晶體管M1的控制端接收控制信號SCAN， 而P型晶體管M1的另一端則電性耦接至電容C1的其中一端以及P型晶體管M3的控制端。 P型晶體管M2的一端電性耦接至電壓源OVDD以及電容C2的其中一端，P型晶體管M2的控制端接收控制信號EM，而P型晶體管M2的另一端則電性耦接至電容C1的其中一端、電容C2 的其中一端以及P型晶體管M3的一端。P型晶體管M3除了上述的電性耦接關系之外，還有一端是電性耦接至P型晶體管M4的其中一端。P型晶體管M4除了電性耦接至P型晶體管 M3之外，還有一端電性耦接至發光元件O1的一端，并有控制端電性耦接至控制信號BP。最后，發光元件O1的另一端電性耦接至電源電壓0VSS。上述的像素結構是完全使用P型晶體管所完成的，除此之外，也可以完全使用N型晶體管來完成本發明所提供的像素結構。請參照圖2，其為根據本發明另一實施例的像素結構的電路圖。此實施例所示的像素結構包括四個N型晶體管HN3與N4、兩個電容C1與 C2以及ー個發光兀件Op如圖所示，N型晶體管N1的一端接收數據信號Data，N型晶體管N1的控制端接收控制信號SCAN，而N型晶體管N1的另一端則電性耦接至電容C1的其中一端以及N型晶體管N3的控制端。N型晶體管N2的一端電性耦接至電壓源OVSS以及電容C2的其中一端，N 型晶體管N2的控制端接收控制信號EM，而N型晶體管N2的另一端則電性耦接至電容C1的其中一端、電容C2的其中一端以及N型晶體管N3的一端。N型晶體管N3除了上述的電性耦接關系之外，還有一端是電性耦接至N型晶體管N4的其中一端。N型晶體管N4除了電性耦接至N型晶體管N3之外，還有一端電性耦接至發光元件O1的一端，并有控制端電性耦接至控制信號BP。最后，發光元件O1的另一端電性耦接至電源電壓0VDD。此外，上述的P型晶體管與N型晶體管可以使用其他的晶體管元件來替換，但應能符合制程上的相關規定，上述的晶體管可以例如是場效晶體管、薄膜晶體管或薄膜場效晶體管。此外，上述的發光元件可以例如是發光二極管或是有機發光二極管。接下來請參照圖3，其為根據本發明一實施例的自發光顯示裝置的電路方塊圖。在本實施例中，自發光顯示裝置30包含了多個像素結構 與 Pnm等，多個數據驅動器310至318 (也可僅使用單ー個數據驅動器310)，一個掃瞄驅動器320，以及ー個電源供應器330。其中，像素結構Pxy表示的是位于第X列第y欄處的像素結構，且圖中各元件的數量并不限于所示的圖式中的數量。數據驅動器310與312透過數據線 DpD2...與Dm來傳遞數據信號Data。掃瞄驅動器320透過控制信號線SCAN1, SCAN2...與 SCANn來傳遞控制信號SCAN，透過控制信號線EM1JM2...與EMn來傳遞控制信號EM，并透過控制信號線BPp BP2...與BPn來傳遞控制信號BP。電源供應器330則透過電源線OVDDp OVDD2...與OVDDni來傳遞電壓源OVDD所提供的電位，并透過電源線OVSSpOVSS2...與OVSSni 來傳遞電壓源OVSS所提供的電位。其中電源線OVDDpOVDD2...與OVDDm傳遞的電壓源OVDD 可以是相同電壓大小的電壓源。相同的，電源線OVSSpOVSS2...與OVSSm傳遞的電壓源OVSS 可以是相同電壓大小的電壓源。如圖所示，一個像素結構會分別電性耦接至一條數據線Dt、一條控制信號線 SCANs、一條控制信號線EMs、一條控制信號線BPs、一條電源線OVDDt與一條電源線0VSST。其中，l<S<n 且 l<T<m。舉例來說，像素結構P12會電性耦接至數據線D2、控制信號線SCAN1, EM1與BP1,以及電源線OVDD2與0VSS2。設若像素結構P12是采用如圖I所示的像素結構，則P型晶體管 M1的一端會電性耦接至數據線D2以接收數據信號，且P型晶體管M1的控制端會電性耦接至控制信號線SCAN1以接收控制信號SCAN，井根據控制信號SCAN而使數據信號被選擇性地提供至P型晶體管M1與P型晶體管M3的控制端電性耦接的一端。再者，P型晶體管M2的一端會電性耦接至電源線OVDD2以接收電壓源OVDD的電位，且P型晶體管M2的控制端會電性耦接至控制信號線EM1以接收控制信號EM，并根據控制信號EM而使電壓源OVDD的電位被選擇性地提供至P型晶體管M2與P型晶體管M3、電容C1及電容C2電性耦接的一端。此外，P 型晶體管M3會根據其控制端上的電位，使電容C1與P型晶體管M2電性耦接的一端能選擇性地電性耦接至P型晶體管M3與P型晶體管M4電性耦接的一端；P型晶體管M4的控制端會電性耦接至控制信號線BP1以接收控制信號BP，井根據控制信號BP而使P型晶體管M4與P 型晶體管M3電性耦接的一端能選擇性地電性耦接至發光元件O1的一端。接下來請參照圖4，其為根據本發明ー實施例的像素結構的驅動方法在同步 (simultaneously)顯示方式下所得波形的時序圖。請同時參照圖I、圖3與圖4,以下將使用像素結構Pll為例來進行說明。首先，在時段Tl中，數據驅動器310會在數據線D1上提供ー個參考電位Vref做為數據信號Data的電位，而且控制信號線SCAN1所提供的控制信號SCAN的電位會被設定為邏輯低，控制信號線EM1所提供的控制信號EM的電位會被設定為邏輯低，控制信號線BP1所提供的控制信號BP的電位則會被設定為邏輯高。藉此，P型晶體管M1與M2都會因為控制端上的電位為邏輯低而導通，但P型晶體管M4則會因為控制端上的電位為邏輯高而截止。 P型晶體管M1的導通會使數據信號Data (此時電位為Vref)被傳送到P型晶體管M3的控制端，換言之，根據電位VMf而設定P型晶體管M3的控制端的電位，而P型晶體管M2的導通則會使電壓源OVDD的電位被傳送到P型晶體管M2與P型晶體管M3電性耦接的一端，換言之， 根據電壓源OVDD的電位而設定P型晶體管M2與P型晶體管M3電性耦接的一端的電位。接下來，在時段T2之中，數據線D1與控制信號線SCAN1上的電位保持不變，但是控制信號線EM1所提供的控制信號EM的電位會被設定為邏輯高，而控制信號線BP1所提供的控制信號BP的電位則會被設定為邏輯低。如此ー來，P型晶體管M2會變成截止，但P型晶體管M4則會被導通。此時，P型晶體管M3的控制端上的電位會被維持在VMf，而P型晶體管 M3與P型晶體管M2電性耦接的一端上面的電位，則會從原本為電壓源OVDD的電位逐漸改變，直到電位變成VMf-Vth而使P型晶體管M3截止才會停止變化。其中，Vth是P型晶體管M3 的閥值(threshold value)。接下來，在時段T3之中，控制信號線EM1所提供的控制信號EM的電位會被維持在邏輯高，而控制信號線BP1所提供的控制信號BP的電位則會被設定為邏輯高。在此條件下， P型晶體管M2會維持在截止的狀況，而P型晶體管M4也會成為截止的狀況。由于所示者為進行同步顯示的狀況，所以在時段T3中，不同位置的像素結構在被寫入電壓時需要保持在不發光的狀態，于是P型晶體管M4必須在時段T3中被維持在截止的狀況下。另外，在時段T3中必須對各像素結構進行數據信號的充電操作，所以在時段T3中會有一段時間使得控制信號SCAN的電位變成邏輯低，并且在同時于數據線D1上提供正確的數據信號DA (假設電位為Vdata)，以使數據信號DA能被傳遞到P型晶體管M3的控制端上， 換言之，根據數據信號DA設定P型晶體管M3的控制端的電位。由于一條數據線會同時電性耦接到多個像素結構，所以在同一條數據線上勢必要有不同的時段來分別提供數據信號到這些像素結構中。因此，在數據線上所傳遞的數據信號是要提供給特定像素結構的時段內， 電性耦接到這一條數據線上的其他像素結構中的P型晶體管M1就必須被截止，以防止這些像素結構接收到錯誤的數據信號。這些時段被稱為數據維持(data holding)時段，其正如圖4所示的時段Thi與Th2處。隨著數據信號DA被傳遞到P型晶體管M3的控制端，P型晶體管M3與P型晶體管M2電性耦接的一端會因為電容C1與C2的分壓而使得電位變成VMf-Vth+dV，其中dV為 (Vdata-VrefKCV(C^C2)0當所有的數據信號都被寫入對應的像素結構之后，像素結構的操作期間就會離開時段T3并進入時段T4。在時段T4中，控制信號線SCAN1所提供的控制信號SCAN的電位會被設定為邏輯高，而控制信號線EM1所提供的控制信號EM的電位會被設定為邏輯低，控制信號線BP1所提供的控制信號BP的電位也會被設定為邏輯低。藉此，P型晶體管M1就不會導通，而P型晶體管M2與M4則會被導通，并使得發光元件O1開始發光。在時段T4中，因為P型晶體管M2被導通，所以P型晶體管M2與P型晶體管M3 電性耦接的一端上的電位會再度變成電壓源OVDD所提供的電位。因此，P型晶體管M3 的控制端上的電位會因為電容C1的耦合效應而被從原先的數據信號的電位Vdata變為 Vdata+0VDD-Vref+Vth-dVo由于發光元件的亮度與流通的電流有關，而發光元件上所流通的電流I又跟P型晶體管M3的控制端與源極端的電位差異Vffi以及其閥值Vth有夫，具體如下I = k* (Vcs-Vth)2因此，若將Vffi以上述的P型晶體管M3的控制端與源極端的電位分別代入，則發光元件O1上的電流I就會變成I = k* [ (Vdata+0VDD-Vref+Vth-dV) - (OVDD) -Vth]2也就是說I = k*[(Vdata-Vref-dV)]2因此，發光元件O1的發光能力就與各晶體管之間的特性差異變化無關。
除了上述的做法之外，本發明還可以進ー步適用于非同步(non-simultaneously) 顯示方式。由于在非同步顯示方式中不需要在全部的像素結構都被充電之后才一起進行顯示，所以P型晶體管M4在時段T1與T3中不需要變成截止的狀態。也就是說，除了 P型晶體管M4在時段T1與時段T3中變成導通狀態之外(換言之，BP可一值維持邏輯低準位)，其余的操作方式及操作原理都與圖4所示的實施例相同，在此不再贅述。經過實驗，發明人證明了上述像素結構及相關操作方法的確對于因為晶體管閥值的變異所造成的亮度不均勻現象有良好的改善效果。請參照圖5A與5B，其中，圖5A為對本發明所提供的像素結構進行對應的驅動操作后所得的數據信號電壓與發光元件電流間的關系曲線圖，圖5B則是對如圖6所示的像素結構進行對應的驅動操作后所得的數據信號電壓與發光元件電流間的關系曲線圖。由圖5A可知，在不同的晶體管閥值下，例如晶體管閥值沒有飄移(shift)、飄移+0. 3V或飄移-0. 3V的情況下，其數據信號電壓與發光元件電流間的關系幾近是一致的。對比起圖5B而言，其改善程度甚為明顯。綜上所述，本發明所提供的像素結構可以同時在同步及非同步顯示方式中進行顯示亮度的補償，并且可以補償因為晶體管閥值的變異所造成的亮度不均勻現象，但在實際使用上有更大的適用范圍。雖然本發明已以較佳實施例公開如上，然其并非用以限定本發明，任何本領域技術人員在不脫離本發明的精神和范圍內，當可作些許的更動與潤飾，因此本發明的保護范圍以權利要求書為準。
權利要求
1.一種自發光顯不器的像素結構，電性稱接至一數據線、一第一電壓源線、一第二電壓源線、一第一控制信號線、一第二控制信號線與一第三控制信號線，該像素結構包括一第一晶體管，具有第一端、第二端與控制端，該第一晶體管的第一端電性耦接至該數據線，該第一晶體管的控制端電性耦接至該第一控制信號線；一第二晶體管，具有第一端、第二端與控制端，該第二晶體管的第一端電性耦接至該第一電壓源，該第二晶體管的控制端電性耦接至該第二控制信號線；一第三晶體管，具有第一端、第二端與控制端，該第三晶體管的第一端電性耦接至該第二晶體管的第二端，該第三晶體管的控制端電性耦接至該第一晶體管的第二端；一第四晶體管，具有第一端、第二端與控制端，該第四晶體管的第一端電性耦接至該第三晶體管的第二端，該第四晶體管的控制端電性耦接至該第三控制信號線；一第一電容，該第一電容的一端電性耦接至該第一晶體管的第二端，另一端電性耦接至該第三晶體管的第一端；一第二電容，該第二電容的一端電性耦接至該第三晶體管的第一端，另一端電性耦接至該第一電壓源線；以及一發光元件，一端電性耦接至該第四晶體管的第二端，另一端電性耦接至該第二電壓源線。
2.如權利要求I所述的像素結構，其特征在于，該第一、第二、第三與第四晶體管皆為P 型晶體管。
3.如權利要求I所述的像素結構，其特征在于，該第一、第二、第三與第四晶體管皆為N 型晶體管。
4.一種自發光顯不器的像素結構，接收一第一電壓源與一第二電壓源，該像素結構包括一第一晶體管，具有第一端、第二端與控制端，該第一晶體管的第一端用以接收一數據信號，該第一晶體管的控制端用以接收一第一控制信號；一第二晶體管，具有第一端、第二端與控制端，該第二晶體管的第一端用以接收該第一電壓源，該第二晶體管的控制端用以接收一第二控制信號；一第三晶體管，具有第一端、第二端與控制端，該第三晶體管的第一端電性耦接至該第二晶體管的第二端，該第三晶體管的控制端電性耦接至該第一晶體管的第二端；一第四晶體管，具有第一端、第二端與控制端，該第四晶體管的第一端電性耦接至該第三晶體管的第二端，該第四晶體管的控制端用以接收該第三控制信號；一第一電容，該第一電容的一端電性耦接至該第一晶體管的第二端，另一端電性耦接至該第三晶體管的第一端；一第二電容，該第二電容的一端電性耦接至該第三晶體管的第一端，另一端用以接收該第一電壓源；以及一發光元件，一端電性耦接至該第四晶體管的第二端，另一端用以接收該第二電壓源。
5.如權利要求4所述的像素結構，其特征在于，該第一晶體管系用以使該數據信號選擇性提供至該第一電容的第二端；該第二晶體管系用以使第一電壓源選擇性提供至該第三晶體管的第一端、該第二電容的第二端與該第一電容的一端；該第三晶體管系用以使該第一電容的第二端選擇性電性耦接至該第四晶體管的第一端；以及該第四晶體管系用以使該第三晶體管的第二端選擇性電性耦接至該發光元件的第一端。
6.一種自發光顯不器，包含多個如權利要求4所述的像素結構；一數據驅動器，電性耦接該些像素結構，用以提供每一該些像素結構的該數據信號； 一掃描驅動器，電性耦接該些像素結構，用以提供每一該些像素結構的該第一控制信號、該第二控制信號以及該第三控制信號；以及一電源供應器，電性耦接該些像素結構，用以提供每一該些像素結構的該第一電壓源以及該第二電壓源。
7.一種像素結構的驅動方法，適于驅動如權利要求I所述的像素結構，該驅動方法包括于一第一時段中，在該數據線上提供一參考電位并設定該第一控制信號線與該第二控制信號線的電位，藉此導通該第一晶體管與該第二晶體管；在該第一時段后的一第二時段中，設定該第二控制信號線與該第三控制信號線的電位，藉此截止該第二晶體管但導通該第四晶體管；在該第二時段后的一第三時段中，維持該第二晶體管為截止，并在該第三時段內，提供一數據信號至該數據線，且設定該第一控制信號線的電位以使該第三晶體管的控制端的電位根據該數據電位經過該第一晶體管而被設定；以及在該第三時段后的一第四時段中，設定該第一控制信號線、該第二控制信號線與該第三控制信號線的電位，使該第一晶體管截止且該第二晶體管與該第四晶體管導通。
8.如權利要求7所述的驅動方法，其特征在于，該第四晶體管在該第一、第二、第三與第四時段內皆保持為導通。
9.如權利要求7所述的驅動方法，其特征在于，該第三控制信號線的電位被設定以使該第四晶體管僅在該第二與第四時段內保持為導通，而在該第一與第三時段中則保持為截止。
10.如權利要求9所述的驅動方法，其特征在于，提供該數據電位至該數據線，且設定該第一控制信號線的電位以使該數據電位經過該第一晶體管而被導入至該第三晶體管的控制端的時間長度，僅為該第三時段中的一部分時段。
全文摘要
本發明提出一種像素結構、其驅動方法及使用其的自發光顯示器。此像素結構使用四個晶體管與兩個電容，控制像素結構在同步發光與非同步發光的狀況下皆有適當的亮度補償效果。
文檔編號G09G3/32GK102593151SQ201210067729
公開日2012年7月18日 申請日期2012年3月12日 優先權日2011年12月30日
發明者張華罡, 蔡宗廷 申請人:友達光電股份有限公司