專利名稱：補償柵極驅動信號的延遲的液晶顯示裝置和方法
技術領域：
本發明的公開涉及一種液晶顯示裝置，更具體地講，涉及一種包括用于減小其脈沖調制的柵極驅動信號的延遲的裝置的液晶顯示(LCD)裝置。
背景技術：
通常，液晶顯示(IXD)裝置具有用于顯示視頻圖像的IXD面板、用于產生IXD面板
的數據線信號的數據驅動單元和用于產生LCD面板的柵極線信號的柵極驅動單元。LCD面板包括多根柵極線、多根交叉數據線和多個像素。每個像素通常包括薄膜晶體管(TFT)和定義液晶電容器的一對相對的電極區。數據驅動單元將其數據信號(通常是模擬信號)輸出到所述面板的各個數據線，柵極驅動單元將其柵極驅動信號(通常是脈沖調制的數字信號)輸出到所述面板的各個柵極線。通常通過與用于TFT的相同制作工藝來在IXD面板上形成柵極驅動單元。數據驅動單元通常具有芯片型的構造，其芯片或者封裝體被連接到IXD面板的外圍區域。柵極驅動單元通常包括具有多個級(stage)的移位寄存器。每一級被連接到相應的一根柵極線上，并輸出相應的柵極驅動脈沖或信號。柵極驅動單元被構造為順序輸出柵極線激活脈沖，所述柵極線激活脈沖好像沿著顯示面板的行級聯從而按行掃描，一次一行。移位寄存器的級相互串聯，從而當前(第N)級的輸入端被連接到前一(第N-I)級的輸出端，下一(第N+1)級的輸出端被連接到當前(第N)級的控制端。而且，起始信號被輸入到多個級的第一(N=I)級以通過下移柵極脈沖來開始行的順序掃描。在一個實施例中，上述結構的柵極驅動單元被設置為分別在IXD面板的左邊和右邊布置的左電路部分和右電路部分。在一個特定設計中，左柵極驅動電路部分只驅動奇數的柵極線，而右柵極驅動電路部分只驅動偶數的柵極線。因此，盡管該特定設計的柵極驅動單元具有布置在顯示面板的左邊和右邊的多個部分，但是它還是被用作一個驅動系統。這種具有分離的左邊和右邊部分的單個驅動系統有時會存在下面的問題由于通過左右驅動部分被施加到從顯示面板的相對的邊輸入的柵極線激活脈沖的柵極線傳播延遲而引起可看見以左邊和右邊水平線或者條紋的形式的偽像。額外的延遲可通過所謂的ASG(Amorphous Silicon Gate)延遲被施加給柵極線激活脈沖。這里的柵極線延遲是指隨著從左和右柵極驅動電路部分交替施加的柵極驅動信號傳播到相應的柵極線的前面部分，然后向著柵極線的末端傳播，所述柵極驅動信號被不同地延遲。所述柵極線延遲可引起連接到柵極線遠端的像素充電到期望的像素電極電壓(與數據線電壓相應)的時間不充足，從而減小了相應像素的亮度。在這種情況下，在兩根彼此相鄰的柵極線的左邊或右邊產生兩根彼此相鄰的柵極線之間的亮度差，這使得水平線或條紋可視現象不期望地出現在顯示器的左邊緣和右邊緣。這里的ASG延遲是指柵極驅動脈沖信號有時晚于將與柵極驅動脈沖有關的相應數據輸出時隙而被施加到給定TFT的柵極，這是由于在柵極驅動電路被設計為按開環方式順序地將柵極驅動脈沖信號施加到多根柵極線的情況下柵極驅動電路本身的延遲變化。所以，存在這樣的問題因為開環柵極驅動電路與數據驅動電路的時序不完全同步或者相反，所以連接到位于LCD面板的下部分的第N柵極線的像素的亮度比與最初顯示的數據信號的值相應的亮度低。例如，在數據線驅動單元在與數據驅動單元相關的各個時隙分別提供綠色電平(G)的數據信號和藍色電平(B)的數據信號的情況下，如果柵極驅動信號被順序施加到多根柵極線，會發生這樣的問題隨著向IXD面板下部移動，所顯示的藍色電平(B)的亮度低于所設想的將根據表示藍色電平(B)的數據信號最初顯示的藍色(B)電平的亮度。

發明內容
根據本公開，提供了一種能夠減小柵極驅動單元的延遲問題的液晶顯示器和方法，其中，通過在每根柵極線的兩端提供柵極驅動電路部分來從兩端雙重驅動每根柵極線，并且通過反饋柵極驅動電路的復位信號來補償柵極驅動和數據線驅動電路之間的同步延遲問題。在一個示例性實施例中，一種液晶顯示裝置包括時序控制器，產生輸出使能信號和柵極時鐘信號，所述時序控制器調節負載信號的時序以便確定數據輸出時刻。所述裝置包括電平變換器，響應于輸出使能信號和柵極時鐘來產生柵極時鐘脈沖。所述裝置包括柵極驅動電路，通過響應于柵極時鐘脈沖產生第一柵極驅動信號來順序地驅動多根柵極線；并且所述裝置包括削波單元，向時序控制器提供通過對第一柵極驅動信號進行削波而產生的第二柵極驅動信號，其中，所述時序控制器測量柵極驅動電路的實際延遲(比如從顯示幀的掃描啟動到該幀的結束)，然后計算與柵極驅動電路的級相關的每行延遲時間。計算的每行延遲時間被用于根據在給定幀中累積掃描的行數來調節負載信號的時序。電平變換器產生柵極導通電壓電平和柵極截止電壓電平的柵極時鐘脈沖。柵極時鐘脈沖包括具有與柵極時鐘脈沖的相位相反的相位的柵極時鐘條脈沖。第一柵極驅動信號包括用于復位柵極驅動電路的復位信號。柵極驅動電路被集成在上面形成有柵極線的液晶顯示面板上，并且所述柵極驅動電路在柵極線的兩端被雙重形成以雙重驅動柵極線。柵極驅動電路包括具有多個以行波傳送方式相繼串聯連接的級的移位寄存器。所述多個級分別被連接到多根柵極線。所述多個級包括產生復位信號的啞級，所述復位信號被連接到所有的級以在對顯示幀進行垂直掃描結束時對它們進行復位。時序控制器包括輸出使能信號產生器，提供與一幀的結束相應的最后的輸出使能信號；計數器，通過將經過削波的復位信號與一幀的最后的輸出使能信號相比較來產生時鐘計數信號，從而確定實際延遲與理想狀況相差多少；負載信號產生器，基于每行掃描和為整個幀測量的行波傳送延遲來調節負載信號的時序。在另一示例性實施例中，一種液晶顯示器包括柵極驅動電路，產生包括復位信號的柵極驅動信號；時序控制器，通過將復位信號和與復位信號相應的輸出使能信號相比較來計算柵極驅動信號的延遲時間，所述時序控制器響應于延遲時間來調節負載信號的時序以決定數據輸出時刻。所述液晶顯示器還包括削波單元，向時序控制器提供通過對復位信號進行削波而產生的經過削波的復位信號。所述時序控制器包括輸出使能信號產生器，提供輸出使能信號；計數器，通過將經過削波的復位信號與一幀的最后的輸出使能信號相比較來產生時鐘計數信號；負載信號產生器，響應于時鐘計數信號來調節負載信號的時序。柵極驅動電路包括具有多個彼此串聯的級的移位寄存器，其中，所述多個級包括產生復位信號的啞級。計數器將與從輸出使能信號的上升時刻到經過削波的復位信號的上升時刻的間
隔相應的時鐘數作為時鐘計數信號而產生。負載信號產生器通過將設置在顯示器中的柵極線的數量除以時鐘計數信號的值來計算柵極驅動信號的延遲時間，并相應于計算的柵極驅動信號的延遲時間延遲負載信號的下降時刻。在另一不例性實施例中，一種減小柵極驅動信號的延遲的方法包括復位信號反饋步驟，將作為柵極驅動電路的啞級的輸出信號的復位信號反饋到時序控制器；延遲時間計算步驟，通過將復位信號與相應于所述復位信號的輸出使能信號相比較來計算從柵極驅動電路產生的柵極驅動信號的延遲時間；和負載信號時序調節步驟，響應于延遲時間來調節負載信號的時序以決定數據的輸出時刻。復位信號反饋步驟包括將復位信號削波到預定的電壓電平，然后將經過削波的復位信號反饋到時序控制器。延遲時間計算步驟包括通過對與從輸出使能信號的上升時刻到經過削波的復位信號的上升時刻的間隔相應的時鐘數進行計數來產生時鐘計數信號。負載信號時序調節步驟包括通過將向其提供柵極驅動信號的柵極線的數目除以時鐘計數信號的值來計算柵極驅動信號的延遲時間，并相應于計算的柵極驅動信號的延遲時間來延遲負載信號的下降時刻。應該理解上述的對本發明的公開的初步描述和下面的詳細描述都是示例性和解釋性的，并且意在進一步提供解釋而不作為限制。


被包括在本公開中以提供對本公開的進一步的理解的附圖示出了各種實施例。在附圖中圖I是根據本公開的一個實施例的IXD裝置的框圖；圖2是用于解釋圖I所示的時序控制器的輸入/輸出信號關系的框圖；圖3是圖2中所示的時序控制器的框圖；圖4是圖I中所示的第一電平變換器的電路圖；圖5是圖I所示的第一和第二柵極驅動電路的框圖；圖6是圖5中所示的第一柵極驅動電路的級的示例性電路圖；圖7是圖I中所示的IXD裝置的操作時序圖8是根據本公開的一個實施例的減小ASG延遲的方法的流程圖；圖9A到圖9D是用于解釋圖8所示的ASG延遲減小方法的信號的時序圖。
具體實施例方式現在將詳細描述在附圖中示出的實施例，具體地講，貫穿附圖，相同的標號被用于指示相同的或相似的部分。圖I是根據一個實施例的IXD裝置100的框圖。IXD裝置100包括IXD面板110、數據驅動電路120、左邊的第一柵極驅動電路130、右邊的第二柵極驅動電路140、左邊的第一電平變換器150、右邊的第二電平變換器160、時序控制器170、電源單元180和削波單元190。IXD面板110包括包含TFT的基底112、包含基底的濾色器(未示出)和插入到TFT基底112和濾色器基底之間的液晶材料(未不出)。TFT基底112包括顯示區DA、第一組外圍區ΡΑ1、ΡΑΓ (在左右兩側)和第二外圍區ΡΑ2 (在頂部)。顯示區DA被設置有以第一方向延伸的柵極線GLl到GLn、以不同的第二方向延伸的數據線DLl到DLm和多個像素，每個像素被連接到柵極線GLl到GLn和數據線DLl到DLm中相鄰的柵極線和數據線。第一組外圍區PA1、PA1’分別設置有用于驅動柵極線GLl到GLn的各個末端的第一和第二柵極驅動電路部分130和140 (左側和右側)。而且，用于驅動數據線DLl到DLm的數據驅動電路120位于第二外圍區PA2。如上所述，第一組外圍區PAl和ΡΑΓ與柵極線GLl到GLn的兩端相鄰，第二外圍區PA2是與數據線DLl到DLm的一端(即頂端)相鄰的區域。每個像素，例如，一個像素包括連接到相鄰的柵極線(例如GLl)和相鄰的數據線(例如DLl)的相應TFT (示出一個)。每個像素的等效電路可被看作包括連接到TFT的漏端的IXD電容器CLC和也連接到同一漏端的存儲電容器CST。TFT的柵極和源級被分別連接到柵極線GLl和數據線DLl。IXD電容器CLC包括像素電極(沒有明確地顯示但是應該理解為覆蓋了像素區的重要部分)、共電極的相對部分和插入到兩個電極之間并用作介電材料的液晶分子。濾色器基底通常設置有用于防止在像素區、多個不同顏色的濾色器(R、G和B)和共電極之間的光泄露的黑矩陣。如本領域的技術人員所理解的，液晶是具有介電各向異性的物質，并且通過根據施加到共電極的電壓和施加到像素電極的電壓之間的差而被旋轉，可用于調節偏振光的透射率。第一柵極驅動電路130和第二柵極驅動電路140被集成在第一組外圍區PA1、PA1’，更具體地講，如所示出的那樣它們被集成在LCD面板110的相對的兩側，從而使得柵極線GLl到GLn布置在其間。第一柵極驅動電路130和第二柵極驅動電路140的各個柵極線驅動輸出連接到柵極線GLl到GLn每一根的末端。第一柵極驅動電路130和第二柵極驅動電路140通過從柵極線GLl到GLn的每一根的兩端施加柵極驅動脈沖來雙重驅動柵極線GLl到GLn的每一根，其中，所述脈沖被順序地一次施加到一根柵極線，從而影響垂直掃描操作。第一和第二柵極驅動電路的至少一個，例如，第一柵極驅動電路130提供復位信號REsig，所述復位信號用于在垂直幀掃描結束時復位柵極驅動電路130。如所示出的那樣，這個幀末端的復位信號REsig被連接到削波單元190。削波單元190產生CREsig信號作為響應，所述CREsig信號被連接到時序控制器170以向后面的時序控制器170指示柵極驅動電路130現在已經輸出其巾貞末端的復位信號REsig。數據驅動電路120從時序控制器170接收數據時序控制信號，并提供一組與將沿著像素的當前激活的行顯示的數據相應的模擬驅動電壓作為響應，其中，提供的模擬驅動電壓作為預定的灰度級顯示電壓被分別施加到數據線DLl到DLm的頂端。在一個實施例中，數據驅動電路120用單塊集成芯片實現，所述單塊集成芯片的基底或者封裝被加載在(例如被粘接到)TFT基底112的第二外圍區PA2。盡管沒有顯示所有的連接，但是數據驅動電路120經過連接到第二外圍區PA2的柔性印刷電路板102被連接到時序控制器170和電源單元180。盡管所示實施例的數據驅動電路120被示例性地通過COG (玻璃覆晶封裝，chipon glass)技術裝載在TFT基底112上，但是所述數據驅動電路120也可以以多種其他方式
裝載。例如，可通過TCP (載帶封裝，tape carrier package)技術來裝載所述數據驅動電路120。對于另一實例，與第一柵極驅動電路130和第二柵極驅動電路140—樣，數據驅動電路120可直接被集成在TFT基底112上。第一電平變換器150和第二電平變換器160從時序控制器170接收柵極控制信號，并從電源單元180接收驅動電壓，它們產生各個左柵極驅動信號和右柵極驅動信號，所述左柵極驅動信號和右柵極驅動信號用于驅動第一柵極驅動電路130和第二驅動電路140。除CREsig信號以外，時序控制器170從外部單元(未示出)接收一組數字數據信號(例如，RGB像素數據)和輸入控制信號，并且所述時序控制器170產生柵極控制信號和數據控制信號作為響應，然后將產生的控制信號施加到第一電平變換器150及第二電平變換器160和數據驅動電路120。在一個實施例中，所述數據是RGB視頻信號。數據控制信號包括負載信號，輸入控制信號包括垂直同步信號、水平同步信號、主時鐘和數據使能信號。如已經提過的，時序控制器170從削波單元190接收經過削波的復位信號(CREsig)。響應于接收的經過削波的復位信號(CREsig)，時序控制器170調節被提供給數據驅動電路120的負載信號的時序。電源單元180通過使用從外部單元提供的電源電壓來產生模擬驅動電壓、共電壓VCOM和柵極驅動電壓。電源單元180將模擬驅動電壓提供給數據驅動電路120。電源單元180將共電壓VCOM提供給IXD面板110的共電極。而且，電源單元180將柵極驅動電壓提供給第一電平變換器150和第二電平變換器160。削波單元190從第一柵極驅動電路130接收復位信號REsig、對接收的信號進行削波，然后將經過削波的復位信號CREsig提供給時序控制器170。經過削波的復位信號CREsig是將復位信號REsig限制到可由時序控制器170處理的電壓電平而產生的信號。復位信號REsig是從柵極驅動電路130的啞級(dummy stage )輸出的柵極導通電壓VON或者柵極截止電壓VOFF的信號，用于在顯示器的每個垂直掃描結束時對第一柵極驅動電路130進行復位。因此，所述復位信號REsig可與掃描信號(垂直同步信號)的起始相結合以指示在第一柵極驅動電路130相繼按順序激活所有的顯示行的操作中第一柵極驅動電路130的累積的延遲。然后通過將測量的延遲除以掃描線的總數可計算每行的延遲。應該理解，盡管沒有顯示合適的算術邏輯單元或者微控制器或微處理器可被用于產生計算的每行的修正量，并且這種計算裝置設置有指示給定顯示器上預定數量的行的數。注意，所有級的復位輸入以及削波電路190的輸入加載啞級(n+1)的輸出。期望但不是必要地，加載啞級(n+1)的輸出以與其他級的負載大約相同。為此，啞級(n+1)的柵極線(GL (n+1))可以與附加到啞級的啞柵極焊盤的數目相同或者比啞柵極焊盤的數目小，以可以適合于近似地模擬其他級上的輸出負載。在一個實施例(見圖9C)中，削波單元190包括通過將具有柵極導通電壓VON和柵極截止電壓VOFF的復位信號REsig的高低幅值分別限制到3. 3v的電平和地來輸出經過削波的復位信號CREsig的削波電路。本領域的技術人員可擁有許多可接受的設計以從其選擇執行該功能(見圖9C)的削波電路。因此，這里將省略具體的削波電路的細節。在一個實施例中，時序控制器170、第一電平變換器150和第二電平變換器160、電源單元180和削波單元190被安裝在控制印刷電路板104上。所述控制印刷電路板104經柔性印刷電路板102被連接到TFT基底112的第二外圍區PA2。被設置到IXD面板110的
第一柵極驅動電路130和第二柵極驅動電路140經過數據驅動電路120被連接到時序控制器170和電源單元180，或者可經過柔性印刷電路板102被直接連接到時序控制器170和電源單元180。圖2是用于更詳細地解釋根據圖I的一個實施例中的時序控制器170的輸入/輸出信號關系的框圖。參照圖2，時序控制器170將輸出使能信號0E、柵極時鐘信號CVP和柵極起始信號STV提供給第一電平變換器150和第二電平變換器160中的每一個。而且，時序控制器170調節負載信號(TP)的時序，然后響應于從削波單元190接收的經過削波的復位信號CREsig的時序將其提供給數據驅動電路120。同時，通過電源單元180向第一電平變換器150和第二電平變換器160提供作為柵極線驅動電壓的柵極導通電壓VON和柵極截止電壓V0FF，并且時序控制器170還向第一電平變換器150和第二電平變換器160提供作為柵極控制信號的輸出使能信號0E、柵極時鐘信號CPV和柵極掃描起始信號STV。第一電平變換器150和第二電平變換器160產生在柵極導通電壓VON和柵極截止電壓VOFF的電平之間變換的相應起始脈沖STVP、柵極時鐘脈沖CKV和柵極時鐘條脈沖(gate clock bar pulse)CKVB (反相的柵極時鐘)。然后，第一電平變換器150和第二電平變換器160經過數據驅動電路120將產生的脈沖提供給第一柵極驅動電路130和第二柵極驅動電路140。柵極起始信號STV是指示一個幀的起始的信號。起始脈沖STVP是用于使柵極驅動電路130或140在一巾貞中產生第一柵極驅動信號的信號。柵極時鐘脈沖CKV和反相的柵極時鐘條脈沖CKVB是相對于彼此具有180度相位的時鐘，它們被用于在VON和VOFF狀態之間將各個柵極線的驅動同步。圖3是可用于圖2的時序控制器170的實施例的框圖。參照圖3，示出的時序控制器170包括輸出使能信號產生器172、計數器174和負載信號產生器176。輸出使能信號產生器172將一幀的最后的輸出使能信號LASTOE提供給計數器174。這里的一幀的最后的輸出使能信號LASTOE在時序上對應于用于產生柵極時鐘脈沖CKV的輸出使能信號0E，所述柵極時鐘脈沖CKV被提供給用于形成柵極線激活移位寄存器的串聯的活動級(live stage)的末端的啞尾級。使用與用于移位寄存器的其他級一樣的制造工藝來制造啞級，從而其響應延遲代表其他級的響應延遲。計數器174產生時鐘計數器信號CL0CKC0UNT，所述時鐘計數器信號CL0CKC0UNT表示經過削波的復位信號CREsig的上升時刻和最后的輸出使能信號LASTOE的相應的上升時刻之間的時間差(見圖9D)。然后計數器174將時鐘計數器信號提供給負載信號產生器176。時鐘計數器信號CL0CKC0UNT是按照參考系統時鐘對柵極驅動信號的延遲時間進行計數而
產生的信號。負載信號產生器176響應于時鐘計數器信號CL0CKC0UNT來調節負載信號TP的下降時刻。這是因為，數據驅動電路120在負載信號TP (見圖7)的下降時刻為數據線輸出新數據。由于根據本公開的一個實施例的LCD裝置能夠調節負載時間(例如，TP脈沖的下
降沿)，以通過將柵極驅動電路的典型復位信號(REsig)反饋到其的方式補償柵極驅動電路的柵極驅動信號的輸出延遲，所以所述示例性設計能夠解決這樣的問題由于柵極驅動電路本身的延遲柵極驅動信號晚于數據輸出施加而引起的亮度比連接到設置在LCD面板的下部的柵極線的像素最初顯示的數據的亮度低。圖4是圖I所示的第一電平變換器的實施例的電路圖。第一電平變換器150包括第一電平變換單元152、第二電平變換單元154和第三電平變換單元156。第一電平變換單元152產生在VON和VOFF之間變換的柵極時鐘脈沖CKV，并且所述柵極時鐘脈沖CKV被提供給第一柵極驅動電路。通過對輸出使能信號OE和提供的柵極時鐘信號CPV執行第一邏輯運算LGl (即，或運算、與運算等)，并將高低電壓電平放大來產生經過電平變換的時鐘脈沖CKV。為此，如所示出的那樣，第一電平變換單元152包括邏輯運算單元LG1、驅動反相器INVl和全擺幅(full swing) CMOS反相器153。在一個實施例中，第一邏輯運算單兀LGl對輸出使能信號OE和柵極時鐘信號CPV執行或運算。驅動反相器INVl將邏輯運算單元LGl的輸出反相，然后將其放大到全擺幅反相器153的驅動電平。全擺幅反相器153響應于驅動反相器INVl的輸出對時鐘信號進行第二次反相，并產生電平為柵極導通/截止電壓V0N/V0FF的柵極時鐘脈沖CKV。第二電平變換單元154通過對輸出使能信號OE和柵極時鐘信號CPV執行第二邏輯運算LG2并放大電壓電平來將柵極時鐘條脈沖CKVB施加到第一柵極驅動電路。為此，第二電平變換單元154包括邏輯運算單元LG2、邏輯反相器INV2、驅動反相器INV3和全擺幅反相器155。柵極時鐘條信號CKVB是將柵極時鐘脈沖CKV的相位反相而產生的時鐘。第二邏輯運算LG2對輸出使能信號OE和柵極時鐘信號CPV執行或運算。邏輯反相器INV2將邏輯運算單元LG2的輸出進行反相并進行輸出。驅動反相器INV3將邏輯反相器INV2的輸出的相位進行反相，然后將其放大到全擺幅反相器155的驅動電平。全擺幅反相器155響應于驅動反相器INV3的輸出產生電平為柵極導通/截止電壓V0N/V0FF的柵極時鐘條脈沖CKVB。第三電平變換單元156接收輸出使能信號OE和柵極起始信號STV，然后產生柵極導通/截止電壓V0N/V0FF的起始脈沖STVP。起始脈沖STVP與柵極起始脈沖STV具有相同的周期和脈沖寬度，并具有柵極導通/截止電壓V0N/V0FF的電平。除LGl被與運算功能代替之外，可用與152相似的電路來實現第三電平變換單元156。
第二電平變換器160的結構基本上與第一電平變換器150的相同，為了簡明起見，這里將省略對它的進一步的詳細描述。圖5是圖I所示的第一和第二柵極驅動電路的詳細實施的框圖。參照圖5，第一柵極驅動電路130和第二柵極驅動電路140被布置為與顯示區DA的兩側相鄰，以分別雙重驅動使用中的柵極線GLl到GLn。然而，如所看到的，在每一側都有一根附加的柵極線GLn+Ι和一個額外的驅動級(n+1)。第一柵極驅動電路130和第二柵極驅動電路140具有基于柵極線GLl到GLn的對稱結構。第一柵極驅動電路130包括互連線單元134和電路單元132。所述互連線單元134從數據驅動單元接收各種信號，并將接收到的信號提供給電路單元132。電路單元132響應于經過互連線單元134傳送的各種信號順序地輸出柵極驅動信號以相繼激活柵極線GLl到GLn，然后激活GLn+1。如所示出的那樣，電路單元132包括具有一個接一個地相串聯的STAGEl到STAGEn+1的多個級的移位寄存器。第一級STAGEl到第η級STAGE η分別被電連接到第一柵極線GLl到第η柵極線GLn，以順序地輸出柵極驅動信號。在這種情況下，第n+1級STAGE n+1是啞級。在一個實施例中，η是偶數。所述STAGEl到STAGE n+1的n+1個級中的每一級都包括第一時鐘端CKl、第二時鐘端CK2、輸入端IN、控制端CT、輸出端OUT、復位端RE、進位端CR和地電壓端VSS。對于奇數級STAGEl、STAGE3……和STAGE n+1 (假定η是偶數)，沒有經過反相的柵極時鐘脈沖CKV被提供給第一時鐘端CK1，經過反相的柵極時鐘條脈沖CKVB被提供給第二時鐘端CK2。對于偶數級STAGE2、STAGE4……和STAGE η (假定η是偶數)，經過反相的柵極時鐘條脈沖CKVB被提供給第一時鐘端CK1，并且沒有經過反相的柵極時鐘脈沖CKV被提供給第二時鐘端CK2。在級STAGE2到STAGE n+1中，第J級的輸入端IN連接到前一(J_l)級的進位端CR以被提供前一級的進位信號。級STAGEl的IN端接收STVP信號。各個第J級的控制端CT連接到下一(J+1)級的輸出端0UT，以便被提供下一級的輸出信號，STAGE n+1作為例外，其CT端連接到STVP線(SL1)。由于第一級STAGEl沒有被提供前一級，所以起始脈沖STVP被提供給第一級STAGE I的輸入端IN。從每一級的進位端CR輸出的進位信號驅動下一級的IN端，STAGE n+1是例外。也如所看到的那樣，啞級(n+1)的輸出(OUT端)連接到SL5線，所述SL5線連接到單元130中的所有級的復位端，并且還連接到削波單元190的輸入。由于起始脈沖STVP被提供給啞級STAGE n+1的控制端CT，所以(參見圖6)立即能夠理解，這能防止后面的STAGE n+1在啟動時輸出VON電平。級STAGE n+1的OUT端將進位信號提供給第η級STAGE η的控制端CT。柵極截止電壓VOFF被提供給級STAGEl到STAGE n+1中的每一個的本地地電壓端VSS。如上面所提到的，第n+1啞級STAGE n+1的輸出信號借助線SL5被提供給復位端RE。奇數級STAGE USTAGE 3......和STAGE n+1中的每一級的輸出端OUT可將與沒有
經過反相的柵極時鐘脈沖CKV同步的VON電平作為其柵極線驅動信號輸出，進位端CR可類似地將與沒有經過反相的柵極時鐘脈沖CKV同步的VON電平作為其進位信號輸出。偶數級STAGE 2,STAGE 4……和STAGE η的輸出端OUT可將與經過反相的柵極時鐘條脈沖CKVB同步的VON電平作為其柵極線驅動信號輸出，進位端CR可類似地將與經過反相的柵極時鐘條脈沖CKVB同步的VON電平作為其進位信號輸出。因此，在示出的第一柵極驅動電路130的結構中，奇數級STAGE I、STAGE3……和STAGE n+1中的每一級與沒有經過反相的柵極時鐘脈沖CKV同步輸出各個柵極驅動信號，偶數級STAGE 2,STAGE 4……和STAGE η中的每一級與經過反相的柵極時鐘條脈沖CKVB同步輸出各個柵極驅動信號。第一柵極驅動電路130的級STAGE I到STAGE n+1的輸出端OUT分別被連接到被提供給顯示區DA的柵極線GLl到GLn，然后通過順序地將柵極驅動信號施加到柵極線GLl到GLn來順序驅動柵極線GLl到GLn。互連線單元134被設置在電路單元132的附近。所述互連線單元134包括起始脈
沖線SL1、柵極時鐘脈沖線SL2、柵極時鐘條脈沖線SL3、地電壓線SL4、復位線SL5，這些線彼此相互平行地延伸。起始脈沖線SLl從第一電平變換器接收起始脈沖STVP，然后將接收到的脈沖輸入到第一級STAGE I的輸入端和第n+1級STAGE n+1的控制端CT。柵極時鐘脈沖線SL2從第一電平變換器接收柵極時鐘脈沖CKV，然后將接收到的脈沖提供給奇數級STAGE USTAGE 3……和STAGE n+1的第一時鐘端CKl和偶數級STAGE2、STAGE4......和STAGE η的第二時鐘端CK2。柵極時鐘條脈沖線SL3從第一電平變換器150接收經過反相的柵極時鐘條脈沖CKVB，并將接收到的脈沖提供給奇數級STAGEl、STAGE3……和STAGEn+Ι的第二時鐘端CK2和偶數級STAGE2、STAGE4......和STAGE η的第一時鐘端CKl。地電壓線SL4從電源單元180接收柵極截止電壓V0FF，然后將接收到的電壓提供給級STAGEl到STAGE n+1的本地地電壓端VSS。復位線SL5將第n+1級STAGE n+1的輸出端OUT的輸出信號作為復位信號REsig提供給級STAGEl到STAGE n+1的復位端RE。而且，復位線SL5將第n+1級STAGE n+1的輸出端OUT的輸出信號提供給削波單元190。第一柵極驅動電路130和第二柵極驅動電路140具有所示出的關于柵極線GLl到GLn的對稱結構。本領域的技術人員可從圖5中顯然得知，可根據第一柵極驅動電路130的以上描述來實現第二柵極驅動電路140。因此，為了簡明起見，在下面的描述中將省略第二柵極驅動電路140的細節。一個例外是右側電路部分140的復位線不需要連接到削波單元190。當然，在可替換的實施例中，削波單元190可接收右側電路部分140的復位脈沖，而不是從左側接收復位脈沖。因此，根據示出的實施例的LCD裝置被構造成通過將一對等效柵極驅動電路分別提供給柵極線的兩側來雙重驅動柵極線。因此，示出的實施例能夠克服在柵極線只是從一端被驅動并且相鄰柵極線從相對端被驅動的情況下，由于柵極驅動信號的輸出向著相應柵極線的端部逐漸延遲而引起的在柵極線左側和右側的兩端的兩個相鄰柵極線之間的亮度差的問題。圖6是圖5所示的第一柵極驅動電路的級的示例性電路圖。參照圖6，第一級STAGEl包括輸出上拉單元132a (晶體管NTl)和輸出下拉單元132b (晶體管NT2)、驅動單元132c、保持單元132d、開關單元132e和進位單元132f。上拉單元132a從經過第一時鐘端CKl提供的沒有經過反相的柵極時鐘脈沖CKV接收其電源，上拉單元132a經過輸出端OUT輸出柵極驅動信號G01，其中，當CKV變高時GOl可變高。上拉單元132a包括第一 NMOS晶體管NT1，所述第一 NMOS晶體管NTl具有連接到第一節點NI的柵極、連接到第一時鐘端CKl的漏極和連接到輸出端OUT的源極。(第一電容器Cl在NTl的柵極和源極之間跨過)。下拉單元132b (NT2)被構造為響應于從第二級(STAGE2)提供的柵極驅動信號G02的變高的狀態將柵極驅動信號GOl下拉到VOFF電平。在示出的實施例中，下拉單元132b包括第二 NMOS晶體管NT2，所述第二 NMOS晶體管NT2具有連接到控制端CT的柵極、連接到輸出端OUT的漏極和連接到本地地電壓端VSS的源極。驅動單元132c響應于經過輸入端IN提供的起始脈沖STVP接通上拉單元132a或者響應于第二級的柵極驅動信號G02來斷開上拉單元132a。為此，驅動單元132c包括緩沖單元、充電保持單元和放電單元。緩沖單元包括二極管結構的第三NMOS晶體管NT3，其中，NT3的柵極和漏極被共同連接到輸入端IN，源極用于對第一節點NI充電。充電保持單元包括第一電容器Cl，所述第一電容器Cl具有連接到第一節點NI (NTl的柵極)的第一電極和連接到第二節點N2 (NTl的源極)的第二電極。放電單元包括第四NMOS晶體管NT4，所述第四NMOS晶體管NT4的柵極連接到控制端CT (G02)，漏極連接到第一節點NI，源極連接到所述地電壓端VSS以便于能夠在G02變高時有選擇地驅動NI使其變低。如果起始脈沖STVP被輸入到輸入端IN，則第三晶體管NT3響應于該脈沖輸入被接通，因此用起始脈沖STVP對第一電容器Cl充電。如果第一電容器Cl被充電到高于第一晶體管NTl的閾值電壓，則第一晶體管NTl導通，然后輸出與沒有經過反相的柵極時鐘脈沖CKV相應的高電平，其中，在適合的時間高電平(VON)將被提供給輸出端OUT。在這種情況下，由于通過充電的第一電容器Cl從N2連接到NI，第一節點NI的電位被自舉(boot-strap)以跟蹤第二節點N2的電位變化。因此，如果例如由于NT2導通而在第二節點N2上有突然向下的電位改變，則NI的電位也向下變化。另一方面，如果例如由于GOl變高而在第二節點N2上有突然向上的電位改變，則NI的電位將也向上變化。因此，第一晶體管NTl被構造為當響應于NT3向第一電容器Cl充電而GOl開始變高時將施加到NTl的漏極的第一柵極時鐘脈沖CKV輸出到輸出端OUT。輸出到輸出端OUT的柵極時鐘脈沖CKV變成被提供給柵極線的柵極驅動信號GOl。起始脈沖STVP被用作用于初步對第一電容器Cl充電從而接通第一晶體管NTl以產生第一變高的柵極驅動信號GOl的信號。隨后，如果響應于作為經過控制端CT輸入的第二級的輸出信號的柵極驅動信號G02，第四晶體管NT4導通，則在第一電容器Cl上的電荷被放電到經過地電壓端VSS提供的柵極截止電壓VOFF的電平。保持單元132d包括用于將柵極驅動信號GOl保持在柵極截止電壓(VOFF)電平的狀態的第五和第六晶體管NT5和NT6。第五晶體管NT5具有連接到第三節點N3的柵極、連接到第二節點N2的漏極和連接到地電壓端VSS的源極。第六晶體管NT6具有連接到第二時鐘端CK2的柵極、連接到第二節點N2的漏極和連接到地電壓端VSS的源極。開關單元132e包括第七晶體管NT7到第十晶體管NTlO以及第二電容器C2和第三電容器C3，用于控制保持單元132d的驅動。第七晶體管NT7具有連接到第一時鐘端CKl的柵極和漏極以及被共同連接到第九晶體管NT9的漏極和第八晶體管NT8的柵極的源極。第八晶體管NT8具有連接到第一時鐘端CKl的漏極和經過第二電容器C2連接到第七晶體管NT7的漏極的柵極和連接到第三節點N3的源極。具體地講，第八晶體管NT8的柵極和源極經過第三電容器C3相互連接。第九晶體管NT9具有連接到第七晶體管NT7的源極的漏極、連接到第二節點N2的柵極和連接到地電壓端VSS的源極。第十晶體管NTlO具有連接到第三節點N3的漏極、連接到第二節點N2的柵極和連接到地電壓端VSS的源極。如果高狀態的柵極時鐘脈沖CKV作為柵極驅動信號GOl被輸出到輸出端0UT，則第二節點N2的電位上升到高狀態。如果第二節點N2的電位上升到高狀態，則第九晶體管NT9和第十晶體管NTlO中的每一個都被切換到導通模式。在這種情況下，盡管第七晶體管NT7和第八晶體管NT8通過被提供給第一時鐘端CKl的柵極時鐘脈沖CKV被切換到導通狀態，但是從第七晶體管NT7和第八晶體管NT8輸出的信號分別經過第九晶體管NT9和第十晶體管NTlO被放電至地電壓(VOFF)狀態。由于在高狀態的柵極驅動信號GOl被輸出時第三節點N3的電位保持在低狀態，所以第五晶體管NT5可保持截止狀態。隨后，當響應于柵極驅動信號G02變高，柵極驅動信號GOl的高狀態經過地電壓端VSS被放電時，第二節點N2的電位逐漸下降到低狀態。因此，通過第七晶體管NT7和第八晶體管NT8輸出的信號，第九晶體管NT9和第十晶體管NTlO中的每一個都被切換到截止狀態，并且第三節點N3的電位上升到高狀態。隨著第三節點N3的電位上升，第五晶體管NT5導通。而且，第二節點N2的電位經過第五晶體管NT5被放電至柵極截止電壓(VOFF)狀態。當這種狀態保持時，如果通過被提供到第二時鐘端CK2的反相的柵極時鐘條脈沖CKVB，第六晶體管NT6導通，則經過地電壓端VSS可更安全地對第二節點N2的電位進行放電。結果，保持單元132d的第五晶體管NT5和第六晶體管NT6將第二節點N2的電位保持在柵極截止電壓(VOFF)狀態。而且，開關單元132e決定第五晶體管NT5導通的時刻。進位單元132f包括第十一晶體管NT11，所述第十一晶體管NTll具有連接到第一時鐘端CKl的漏極、連接到第一節點NI的柵極和連接到進位端CR的源極。隨著第一節點NI的電位上升，第十一晶體管NTll導通。然后第十一晶體管NTll將被輸入到漏極的柵極時鐘脈沖CKV作為進位信號CAsigl輸出。進位信號被提供給下一級的輸入端以被用作用于驅動下一級的起始脈沖。第一級STAGE I還包括紋波(ripple)防止單元132g和復位單元132h。紋波防止單元132g防止已經保持在柵極截止電壓(VOFF)狀態的柵極驅動信號GOl由于經過輸入端IN輸入的噪聲而引起紋波。為此，紋波防止單元132g包括第十二晶體管NT12和第十三晶體管NT13。第十二晶體管NT12具有連接到輸入端IN的漏極、連接到第二時鐘端CK2的柵極和連接到第一節點NI的源極。第十三晶體管NT13具有連接到第一節點NI的漏極、連接到第一時鐘端CKl的柵極和連接到第二節點N2的源極。復位單元132h包括第十四NMOS晶體管NT14，所述第十四NMOS晶體管NT14包括連接到第一節點NI的漏極、連接到復位端RE的柵極和連接到地電壓端VSS的源極。響應于復位信號REsig變高，第十四晶體管NT14使得第二節點N2放電至柵極截止電壓(VOFF)狀態，其中，復位信號REsig是第n+1級STAGE n+1的輸出信號。由于對應于第n+1級STAGEn+1的輸出信號的復位信號REsig是指一個幀的結束，所以復位單元132h的激活對應于級STAGE I到STAGE η的所有級中的所有第一節點NI在一幀結束的時刻被同時驅動而變為低狀態。具體地講，在從級STAGE I到STAGE η順序輸出柵極驅動信號完成之后，以通過第n+1級STAGE n+1的輸出信號導通級STAGE I到STAGE η的第十四晶體管ΝΤ14的方式，復位單元132h對級STAGE I到STAGE η的第一節點NI進行復位。因此，電路單元132的級STAGE I到STAGE η可在復位狀態重新啟動它們的操作。在所示出的實施例中，復位信號REsig被用作到時序控制器170的反饋信號，以允許時序控制器170測量由于在柵極驅動電路內的固有延遲而引起的移位寄存器的第一級的激活(經由OE信號)和隨后的啞柵極驅動信號的引起紋波的激活之間的延遲時間，然后計算與移位寄存器的各個級有關的大約的每顯示行累積延遲。當然，應該理解，在圖5中所示的第二到第n+1級都用與上述圖6的第一級相同的內部結構來實現。因此，在下面的描述中將省略第二到第n+1級的細節。圖7是圖I所示的IXD裝置的操作時序圖(電壓電平對公共時間線)。 參照圖7，第一電平變換器150和第二電平變換器160通過對由時序控制器170提供的輸出使能信號OE和柵極時鐘信號CPV執行上述的或運算來產生沒有經過反相的柵極時鐘脈沖CKV和經過反相的柵極時鐘條脈沖CKVB，所述CKV和CKVB具有柵極導通電壓電平VON和柵極截止電壓電平V0FF。第一柵極驅動電路130和第二柵極驅動電路140的奇數級STAGEl、STAGE3……STAGE n+1中的每一級將柵極時鐘脈沖CKV作為柵極驅動信號輸出。偶數級STAGE2、STAGE4……STAGE η中的每一級將柵極時鐘條脈沖CKVB作為柵極驅動信號輸出。時序控制器170以下述方式使得數據驅動電路120將灰度級顯示電壓提供給數據線將負載信號TP的下降時刻與順序地被提供給柵極線GLl到GLn中的每個的柵極驅動信號上升到高電平的時刻同步。如果由于柵極驅動電路130和140內的固有延遲導致柵極驅動信號被延遲，則負載信號TP的下降時刻相應地被延遲以補償柵極驅動電路130/140的傳播延遲的時間量。因此，反饋系統能夠解決因由于比如制作工藝上的變化、溫度上的變化和電源電平的變化等因素而被柵極驅動電路130和140不同地延遲的柵極驅動信號引起的問題。下面將參照圖8和圖9Α到圖9D來詳細解釋使用根據一個實施例的IXD裝置來補償柵極驅動電路引起的延遲的方法，所述方法以反饋柵極驅動電路的復位信號的方式來補償所述延遲。圖8是根據一個實施例的減小ASG延遲的方法的流程圖，而圖9Α到圖9D是用于解釋圖8所示的ASG延遲減小方法的信號的時序圖。參照圖8，根據一個實施例的減小ASG延遲的方法包括水平線現象分析步驟S100，復位信號反饋步驟S200、復位信號削波步驟S300、延遲時間測量和計算步驟S400和負載信號的時序調節步驟S500。在水平線現象分析步驟SlOO中，當柵極驅動電路130順序將柵極驅動信號施加到柵極線GLl到GLn時，分析水平線現象，其中，如果由于柵極驅動電路130和140的延遲而導致柵極驅動信號晚于數據輸出而被施加，則出現所述水平線現象。參照圖9Α，由于順序的GO信號向著IXD面板110的下部的紋波，所以被提供給柵極線GLl到GLn的柵極驅動信號的輸出被逐漸地(累積地)延遲，其中，所述累積的延遲是由于柵極驅動電路130和140它們本身的各個延遲而引起。例如，當柵極線被順序驅動時，如果與紅(R)、綠(G)或藍(B)相應的灰度級顯示電壓被提供給連接到相應柵極線的像素，則如圖9A所示，柵極驅動信號傾向于向著IXD面板110的下部比臨近其頂部被更多地延遲。因此，如果累積的延遲足夠大，則連接到相應下部的柵極線的像素可能被不正確地顯示為與認為將被顯示的原始顏色不同的顏色。在施加了綠色(G)的灰度級顯示電壓的柵極線G2和Gn-I被相互比較的情況下，對于具有高電平的柵極驅動信號G02的部分，連接到柵極線G2的像素被正常提供了與綠色相應的灰度級顯示電壓。然而，與藍色相應的灰度級顯示電壓以及與綠色相應的灰度級顯示電壓被同時提供給連接到柵極線Gn-I的像素。因此，不能顯示被認為是最初將被顯示的顏色。這是因為，由于柵極驅動電路130和140自身的延遲，致使柵極驅動信號晚于數據輸出而被施加。因此，可以以下述方式來解決上述問題補償性地將數據負載信號的時序延遲以大致與由于柵極驅動電路130和140的自身延遲而引起的柵極驅動信號的累積延遲時間匹配。復位信號反饋步驟S200是用于向削波單元190提供作為柵極驅動電路130和140的啞級STAGE n+1的輸出信號的復位信號REsig。具體地講，參照圖9B，與在柵極驅動電路130和140沒有產生延遲的情況下的啞級STAGE n+1的假設的輸出信號XREsig相比，在柵極驅動電路130/140產生柵極驅動信號的延遲的情況下，復位信號REsig被延遲了預定的延遲時間DELAY。在這種情況下，“0E”和“CVP”分別指示用于產生假設的輸出信號XREsig的輸出使能信號和柵極時鐘信號。復位信號削波步驟S300是經過削波單元190將復位信號REsig削波到預定電壓電平，并將該經過削波的信號提供給時序控制器170的步驟。參照圖9C，由于復位信號REsig具有柵極導通電壓VON和柵極截止電壓V0FF，所以通過將復位信號REsig轉換到可在時序控制器170中控制的電壓電平的信號(例如，OV和3. 3V的信號)來產生經過削波的復位信號CREsig。延遲時間計算步驟S400是使用經過削波的復位信號CREsig和最后的輸出使能信號LASTOE來測量和計算柵極驅動信號的延遲時間的步驟。如果不存在柵極驅動信號的延遲，則在最后輸出的使能信號LASTOE的上升時刻輸出從啞級STAGE n+1輸出的復位信號REsig，并且應該在負載信號TP的下降時刻來輸出數據。因此，可使用經過削波的復位信號CREsig和最后的輸出使能信號LASTOE來計算柵極驅動信號的延遲時間。在這種情況下，從啞級的柵極驅動信號獲得的測量的延遲時間被用于計算每行的延遲，所述每行的延遲被重復地使用以累積地隨時間調節負載信號TP的下降沿的時刻以大致地匹配因VON電平在移位寄存器的STAGEl到STAGE η之間的行波傳送(ripple through)而隨時間產生的累積的延遲。可經過下面的公式I到公式3來計算柵極驅動信號的延遲時間。[公式I]IHideal = IFrameideal+ Gn在公式I中，IHideal是在假定不存在由柵極驅動電路130或140引起的延遲的情況下的一個水平周期，IFrameideal是在柵極驅動電路130或140沒有產生延遲的情況下的一個幀周期，Gn是由移位寄存器驅動的所有柵極線的數目。[公式2]
IHreal = IFramereal+ Gn在公式2中，Hreal是存在由柵極驅動電路130或140引起的延遲的情況下的一個水平周期，IFramereal是存在柵極驅動電路130或140產生的延遲的情況下的一個幀周期，Gn是所有柵極線的數目。[公式3]Ttp = IHideal XGm+(IHreal-IHideal) XGm+Gn在公式3中，ITtp是數據應該被施加到連接到第m柵極線的像素的時刻，即負載信號的下降時刻，Gm是第m柵極線。參照圖9D，通過測量經過削波的復位信號CREsig和最后的輸出使能信號LASTOE
之間的延遲來計算柵極驅動信號的延遲時間。如果不存在柵極驅動電路130或140產生的延遲，則經過削波的復位信號CREsig的上升時刻應該等于最后的輸出使能信號LASTOE的上升時刻。然而，由于以通過物理的柵極驅動電路130或140對信號的行波傳送而被固有地延遲的方式輸出復位信號REsig,所以當測量時，經過削波的復位信號CREsig的上升時刻通常與最后的輸出使能信號LASTOE的上升時刻不匹配。因此，可以以下述方式來計算柵極驅動信號的延遲時間將經過削波的復位信號CREsig的上升時刻與最后的輸出使能信號LASTOE的上升時刻相比較，對與從最后的輸出使能信號LASTOE的上升時刻到經過削波的復位信號CREsig的上升時刻的間隔相應的系統時鐘數進行計數，然后產生相應的時鐘計數信號CL0CKC0UNT。負載信號時序調節步驟S500是響應于表示測量的移位寄存器的行波傳送延遲的時鐘計數信號CL0CKC0UNT來調節負載信號TP的下降時刻的步驟。例如，如果柵極線的數量是768并且如果時鐘計數信號CL0CKC0UNT是40，則每個時鐘脈沖被計算出有768/40(總線數/總時鐘脈沖數)=19. 2線。因此，可看到通過與被移位寄存器掃描的每19. 2線一個時鐘相應的移位寄存器產生行波傳送延遲。如果對其進行上舍入，則每20根連續的線I時鐘的累積的TP調節延遲可被產生為移位寄存器掃描的每20根顯示線的大約調節量。因此，以將負載信號TP的下降時刻和與每一根柵極線相應的輸出使能信號OE的上升時刻同步的方式來將數據輸出到與第一柵極線GLl到第二十柵極線GL20連接的像素。而且，以在與每根柵極線相應的輸出使能信號OE的上升時刻之后在這個示例性的情況中將負載信號TP的下降時刻與被延遲了一個時鐘周期的時刻同步的方式將數據輸出到與第二十一柵極線GL21到第四十柵極線GL40連接的像素。而且，以在與每根柵極線相應的輸出使能信號OE的上升時刻之后將負載信號TP的下降時刻與延遲了兩個時鐘的時刻同步的方式將數據輸出到連接到第四十一柵極線GL41到第六十柵極線GL60的像素。而且，對于連接到其余柵極線GL61到GL768的像素，以上述方式來調節負載信號TP的下降時刻，從而可補償由柵極驅動電路134或140所引起的柵極驅動信號的延遲。換句話說，通過使用設置的I幀時間和從啞級STAGE n+1輸出的復位信號REsig的實際時刻來調節通過一個水平周期輸出的負載信號TP的下降時刻，可補償柵極驅動電路130或140的自身延遲而引起的柵極驅動信號的延遲。 如上所述，由相同的并且被設置到柵極線兩側的一對柵極驅動電路來雙重地驅動柵極線。而且，柵極驅動電路的復位信號被反饋。因此，所公開的設計補償了由柵極驅動電路的串聯的級而引起的行波傳送延遲。 在不脫離本教導的精神和范圍的情況下，本領域的技術人員可以對本公開所公開的實施例進行各種修改和改變。因此，本教導意將覆蓋這種修改和改變。
權利要求
1.一種液晶顯示裝置，包括 柵極驅動電路，產生包括復位信號的柵極驅動信號； 時序控制器，通過將復位信號和與所述復位信號相應的輸出使能信號相比較來計算柵極驅動信號的延遲時間，并響應于延遲時間來調節負載信號的時序以決定數據輸出時刻。
2.如權利要求I所述的液晶顯示裝置，還包括削波單元，向時序控制器提供通過對復位信號進行削波而產生的經過削波的復位信號。
3.如權利要求2所述的液晶顯示裝置，所述時序控制器包括 輸出使能信號產生器，提供輸出使能信號； 計數器，通過將經過削波的復位信號與一幀的最后的輸出使能信號相比較來產生時鐘計數信號； 負載信號產生器，響應于時鐘計數信號來調節負載信號的時序。
4.如權利要求3所述的液晶顯示裝置，其中，柵極驅動電路包括具有多個彼此串聯的級的移位寄存器，其中，所述多個級包括產生復位信號的啞級。
5.如權利要求4所述的液晶顯示裝置，其中，計數器將與從輸出使能信號的上升時刻到經過削波的復位信號的上升時刻的間隔相應的時鐘數作為時鐘計數信號而產生。
6.如權利要求5所述的液晶顯示裝置，其中，負載信號產生器通過將向其提供柵極驅動信號的柵極線的數量除以時鐘計數信號的值來計算柵極驅動信號的延遲時間，并相應于計算的柵極驅動信號的延遲時間來延遲負載信號的下降時刻。
7.一種減小柵極驅動信號的延遲的方法，包括 復位信號反饋步驟，將作為柵極驅動電路的啞級的輸出信號的復位信號反饋到時序控制器； 延遲時間計算步驟，通過將復位信號與相應于所述復位信號的輸出使能信號相比較來計算從柵極驅動電路產生的柵極驅動信號的延遲時間；和 負載信號時序調節步驟，響應于所述延遲時間來調節負載信號的時序以決定數據的輸出時刻。
8.如權利要求7所述的方法，其中，復位信號反饋步驟包括將復位信號削波到預定的電壓電平，然后將經過削波的復位信號反饋到時序控制器。
9.如權利要求8所述的方法，其中，延遲時間計算步驟包括通過對與從輸出使能信號的上升時刻到經過削波的復位信號的上升時刻的間隔相應的時鐘數進行計數來產生時鐘計數信號。
10.如權利要求9所述的方法，其中，負載信號時序調節步驟包括通過將向其提供柵極驅動信號的柵極線的數目除以時鐘計數信號的值來計算柵極驅動信號的延遲時間，并相應于計算的柵極驅動信號的延遲時間來延遲負載信號的下降時刻。
11.如權利要求10所述的方法，其中，復位信號反饋步驟還包括分析水平線可視現象，所述現象在下述情況下出現柵極驅動電路順序地將柵極驅動信號施加到多根柵極線時，由于柵極驅動電路產生的延遲而引起的柵極驅動信號晚于數據的輸出時刻被施加。
全文摘要
提供了補償柵極驅動信號的延遲的液晶顯示裝置和方法。所述液晶顯示裝置包括柵極驅動移位寄存器，具有對稱地分開的電路部分，通過所述電路部分，在對LCD裝置的行進行行波傳送掃描期間從多根柵極線中的每根柵極線的兩端雙重驅動每根柵極線。所述LCD裝置包括產生輸出使能信號和柵極時鐘的時序控制器，其中，所述時序控制器調節負載信號的時序以決定數據將被加載到當前激活的顯示行的數據輸出時刻。所述數據輸出時刻是延遲測量反饋信號的函數，所述延遲測量反饋信號被用于測量移位寄存器的順序連接的各級的累積延遲。
文檔編號G09G3/20GK102820011SQ20121026240
公開日2012年12月12日 申請日期2007年12月11日 優先權日2006年12月11日
發明者呂章鉉, 金宇哲, 樸宰亨 申請人:三星電子株式會社