專利名稱：發光控制電路和移位寄存器的制作方法
技術領域：
本實用新型涉及有機發光顯示領域，尤其涉及一種發光控制電路和移位寄存器。
背景技術：
有機發光顯示二極管(OLED)由于具有高亮度、寬視角、較快的響應速度等優點，已越來越多地被應用于高性能顯示中。傳統的無源矩陣有機發光顯示二極管(PMOLED)隨著顯示尺寸的增大，需要更短的單個像素的驅動時間，因而需要增大瞬態電流，增加功耗；同時大電流的應用會造成ITO線上壓降過大，并使OLED工作電壓過高，進而降低其效率。而有源矩陣有機發光顯示二極管(AMOLED)通過開關管逐行掃描輸入OLED電流，可以很好地
解決這些問題。對于AMOLED (有源矩陣有機發光二極管)顯示，不僅需要產生行選通信號，控制與該柵線相連像素的開/關狀態，還需要對于有機發光顯示二極管的開/關狀態進行控制，該有機發光顯示二極管的狀態控制信號對于P型晶體管構成的AMOLED顯示背板是一正電平信號，來確保在顯示數據寫入像素單元的過程中，OLED器件處于關閉狀態，而當顯示數據寫入像素單元之后，OLED器件開啟發光，以此來確保顯示圖像不會由于像素電路在數據的寫入時的不穩定狀態發生閃爍。

實用新型內容本實用新型的主要目的在于提供一種發光控制電路和移位寄存器，可以確保在顯示數據寫入像素單元的過程中，OLED器件處于關閉狀態，而顯示數據寫入像素單元后，OLED器件開啟發光，從而確保顯示圖像不會由于像素電路在數據的寫入的不穩定狀態發生閃爍。為了達到上述目的，本實用新型提供了一種發光控制電路，用于產生在AMOLED中控制OLED發光的發光控制信號，所述發光控制信號與柵極驅動信號反相；所述發光控制電路包括輸入端、輸入采樣單元、輸出單元、復位單元、輸出拉低單元和發光控制信號輸出端，其中，所述輸出拉低單元與所述發光控制信號輸出端連接；用于在第一時鐘信號的控制下對輸入信號進行采樣，并將采樣得到的信號通過所述輸出拉低單元傳送至所述發光控制信號輸出端的所述輸入采樣單元，分別與所述輸入端、第一時鐘信號輸入端和所述輸出拉低單兀連接；用于在所述輸入采樣單元對輸入信號進行采樣后，在第二時鐘信號的控制下產生發光控制信號，并將該發光控制信號傳送至所述發光控制信號輸出端的所述輸出單元，分別與所述輸入采樣單元、第二時鐘信號輸入端和所述發光控制信號輸出端連接；用于在第三時鐘信號的控制下向所述輸出拉低單元發出復位控制信號的所述復位單元，與第三時鐘信號輸入端連接；用于根據該復位控制信號對所述發光控制信號進行復位的所述輸出拉低單元，與所述復位單元連接。實施時，所述輸入采樣單元包括第一薄膜晶體管和第二薄膜晶體管；第一薄膜晶體管，柵極與第一時鐘信號輸入端連接，源極與所述輸出單元連接，漏極與所述輸入端連接；第二薄膜晶體管，柵極與第一時鐘信號輸入端連接，源極與輸出單元連接，漏極與驅動電源的低電平輸出端連接。 實施時，所述輸出單元包括第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管、第一電容和第二電容；第三薄膜晶體管，柵極與第一薄膜晶體管的源極連接，源極與第四薄膜晶體管的柵極連接，漏極與第二時鐘信號輸入端連接；第四薄膜晶體管，柵極與第三薄膜晶體管的源極連接，源極與第六薄膜晶體管的柵極連接，漏極與驅動電源的低電平輸出端連接；第五薄膜晶體管，柵極與第二時鐘信號輸入端連接，源極與驅動電源的高電平輸出端連接，漏極與第二薄膜晶體管的源極連接；第六薄膜晶體管，源極與驅動電源的高電平輸出端連接，漏極與第十二薄膜晶體管的源極連接；第七薄膜晶體管，柵極與第二時鐘信號輸入端連接，源極與驅動電源的高電平輸出端連接，漏極與第十三薄膜晶體管的源極連接；第一電容，連接于第三薄膜晶體管的柵極與源極之間；第二電容，連接于第六薄膜晶體管的柵極和驅動電源的低電平輸出端之間。實施時，所述復位單元包括第八薄膜晶體管和第九薄膜晶體管；第八薄膜晶體管，柵極與第三時鐘信號輸入端連接，源極與驅動電源的高電平輸出端連接，漏極與第一薄膜晶體管的源極連接；第九薄膜晶體管，柵極與第三時鐘信號輸入端連接，源極與第二薄膜晶體管的源極連接，漏極與驅動電源的低電平輸出端連接。實施時，所述輸出拉低單元包括第十薄膜晶體管、第十一薄膜晶體管、第十二薄膜晶體管、第十三薄膜晶體管、第三電容、第四電容、第五電容和第六電容；第十薄膜晶體管，柵極與第十一薄膜晶體管的柵極練級，源極與驅動電源的高電平輸出端連接，漏極與第三薄膜晶體管的源極連接；第十一薄膜晶體管，源極與驅動電源的高電平輸出端連接，漏極與第四薄膜晶體管的源極連接；第十二薄膜晶體管，柵極與第二薄膜晶體管的源極連接，源極與第六薄膜晶體管的漏極連接，漏極與驅動電源的低電平輸出端連接；第十三薄膜晶體管，柵極與第十薄膜晶體管的柵極連接，源極與發光控制信號輸出端連接，漏極與驅動電源的低電平輸出端連接；第三電容，連接于第十二薄膜晶體管的柵極和源極之間；第四電容，連接于第十三薄膜晶體管的柵極和源極之間；第五電容，連接于第十薄膜晶體管的柵極與驅動電源的低電平輸出端之間；第六電容，連接于發光控制信號輸出端與驅動電源的低電平輸出端之間。[0035]實施時，本實用新型所述的發光控制電路還包括反相輸出端；所述第四薄膜晶體管的柵極與所述反相輸出端連接；從所述反相輸出端輸出的信號與所述發光控制信號反相。實施時，第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管、第九薄膜晶體管、第十薄膜晶體管、第十一薄膜晶體管、第十二薄膜晶體管和第十三薄膜晶體管是P型TFT。本實用新型還提供了一種移位寄存器，包括多級上述的發光控制電路；
除了第一級發光控制電路和第二級發光控制電路之外，第η級發光控制電路的輸入信號為與第(η-2)級發光控制電路的發光控制信號反相的信號；第一級發光控制電路的輸入信號和第二級發光控制電路的輸入信號為起始信號;η為大于2而小于等于N的整數，N為所述移位寄存器包括的發光控制電路的級數。與現有技術相比，本實用新型所述的發光控制電路和移位寄存器，與產生柵極驅動信號反相的發光控制信號，以使得在顯示數據寫入像素單元的過程中，OLED器件處于關閉狀態，而顯示數據寫入像素單元后，OLED器件開啟發光，從而確保顯示圖像不會由于像素電路在數據的寫入的不穩定狀態發生閃爍。

圖I是本實用新型第一實施例所述的發光控制電路的電路圖；圖2是本實用新型第二實施例所述的發光控制電路的電路圖；圖3是本實用新型一實施例所述的移位寄存器的電路圖；圖4是本實用新型第二實施例所述的發光控制電路中的工作時序圖；圖5是如圖3所示的移位寄存器的工作時序圖。
具體實施方式
為了使本實用新型實施例的目的、技術方案和優點更加明白，下面結合實施例和附圖，對本實用新型的實施例做進一步詳細的說明。在此，本實用新型的示意性實施例以及說明用于解釋本實用新型，但不作為對本實用新型的限定。對于有源矩陣液晶顯示器(AMIXD)，柵極驅動電路用于產生像素電路陣列的行選通控制。然而對于AMOLED (有源矩陣有機發光二極管)顯示器，OLED為電流驅動器件，因此控制流入OLED的電流通路，即可以控制OLED器件的發光。所以為了在AMOLED (有源矩陣有機發光二極管)顯示器中對OLED的發光進行準確的控制，本實用新型提供了一種發光控制電路和移位寄存器。 本實用新型所述的發光控制電路與傳統的柵極驅動電路配合工作，用于完成OLED和像素電路工作狀態的分別控制。如圖I所示，本實用新型第一實施例所述的發光控制電路，用于產生在AMOLED中控制OLED發光的發光控制信號，所述發光控制信號與柵極驅動信號反相；所述發光控制電路包括輸入端Input、輸入采樣單元11、輸出單元12、復位單元13、輸出拉低單元14和發光控制信號輸出端EM[n]，其中，所述輸入采樣單元11，分別與所述輸入端Input、所述輸出單元12、第一時鐘信號輸入端和所述輸出拉低單元14連接，用于在第一時鐘信號的控制下對輸入信號進行采樣，并將采樣得到的信號通過所述輸出拉低單元14傳送至所述發光控制信號輸出端EM[n]；所述輸出單元12，分別與所述輸入采樣單元11、第二時鐘信號輸入端和所述發光控制信號輸出端EM[n]連接，用于在所述輸入采樣單元11對輸入信號進行采樣后，在第二時鐘信號的控制下產生發光控制信號，并將該發光控制信號傳送至所述發光控制信號輸出端 EM[η]；所述復位單元13，分別與第三時鐘信號輸入端和所述輸出拉低單元14連接，用于在第三時鐘信號的控制下向所述輸出拉低單元發出復位控制信號；所述輸出拉低單元14，與所述發光控制信號輸出端ΕΜ[η]連接，用于根據該復位控制信號對所述發光控制信號進行復位；從第一時鐘信號輸入端輸入第一時鐘信號CKl,從第二時鐘信號輸入端輸入第二時鐘信號CK2，從第三時鐘信號輸入端輸入第三時鐘信號CK3。本實用新型第一實施例所述的發光控制電路能產生在AMOLED中控制OLED發光的發光控制信號，所述發光控制信號與柵極驅動信號反相，可以在AMOLED (有源矩陣有機發光二極管)顯示器中對OLED的發光進行準確的控制，以使得在顯示數據寫入像素單元的過程中，OLED器件處于關閉狀態，而顯示數據寫入像素單元后，OLED器件開啟發光，從而確保顯示圖像不會由于像素電路在數據的寫入的不穩定狀態發生閃爍。圖2是本實用新型第二實施例所述的發光控制電路的電路圖。如圖2所示，本實用新型第二實施例所述的發光控制電路基于本實用新型第一實施例所述的發光控制電路。在本實用新型第二實施例所述的發光控制電路中，所述輸入采樣單元包括第一薄膜晶體管Tl和第二薄膜晶體管Τ2 ；所述輸出單元包括第三薄膜晶體管Τ3、第四薄膜晶體管Τ4、第五薄膜晶體管Τ5、第六薄膜晶體管Τ6、第七薄膜晶體管Τ7、第一電容Cl和第二電容C2 ；所述復位單元包括第八薄膜晶體管Τ8和第九薄膜晶體管T9 ；所述輸出拉低單元包括第十薄膜晶體管Τ10、第十一薄膜晶體管TH、第十二薄膜晶體管Τ12、第十三薄膜晶體管Τ13、第三電容C3、第四電容C4、第五電容C5和第六電容C6 ；第一薄膜晶體管Tl，柵極與第一時鐘信號輸入端連接，源極與所述第三薄膜晶體管Τ3的柵極連接，漏極與所述輸入端Input連接；第二薄膜晶體管T2，柵極與第一時鐘信號輸入端連接，源極與第五薄膜晶體管T5的漏極連接，漏極與驅動電源的低電平輸出端連接；第三薄膜晶體管T3，源極與第四薄膜晶體管T4的柵極連接，漏極與第二時鐘信號輸入端連接；第四薄膜晶體管T4，源極與第六薄膜晶體管T6的柵極連接，漏極與驅動電源的低電平輸出端連接；第五薄膜晶體管T5，柵極與第二時鐘信號輸入端連接，源極與驅動電源的高電平輸出端連接；第六薄膜晶體管，源極與驅動電源的高電平輸出端連接，漏極與第十二薄膜晶體管T12的源極連接；第七薄膜晶體管T7，柵極與第二時鐘信號輸入端連接，源極與驅動電源的高電平輸出端連接，漏極與第十三薄膜晶體管T13的源極連接；第八薄膜晶體管T8，柵極與第三時鐘信號輸入端連接，源極與驅動電源的高電平輸出端連接，漏極與第一薄膜晶體管Tl的源極連接；第九薄膜晶體管T9，柵極與第三時鐘信號輸入端連接，源極與第二薄膜晶體管T2的源極連接，漏極與驅動電源的低電平輸出端連接；第十薄膜晶體管T10，柵極與第十一薄膜晶體管Tll的柵極連接，源極與驅動電源的高電平輸出端連接，漏極與第三薄膜晶體管T3的源極連接；第十一薄膜晶體管T11，源極與驅動電源的高電平輸出端連接，漏極與第四薄膜晶體管T4的源極連接；第十二薄膜晶體管T12，柵極與第二薄膜晶體管T2的源極連接，源極與第六薄膜晶體管T6的漏極連接，漏極與驅動電源的低電平輸出端連接；第十三薄膜晶體管T13，柵極與第十薄膜晶體管TlO的柵極連接，源極與發光控制信號輸出端EM[n]連接，漏極與驅動電源的低電平輸出端連接；第一電容Cl，連接于第三薄膜晶體管T3的柵極與源極之間；第二電容C2，連接于第六薄膜晶體管T6的柵極和驅動電源的低電平輸出端之間；第三電容C3，連接于第十二薄膜晶體管T12的柵極和源極之間；第四電容C4，連接于第十三薄膜晶體管T13的柵極和源極之間；第五電容C5，連接于第十薄膜晶體管TlO的柵極與驅動電源的低電平輸出端之間；第六電容C6,連接于發光控制信號輸出端EM[n]與驅動電源的低電平輸出端之間；從第一時鐘信號輸入端輸入第一時鐘信號CKl,從第二時鐘信號輸入端輸入第二時鐘信號CK2，從第三時鐘信號輸入端輸入第三時鐘信號CK3;驅動電源的高電平輸出端的輸出電壓為VGH，驅動電源的低電平輸出端的輸出電壓為VGL ；NI點是與所述第三薄膜晶體管T3的柵極連接的節點；N2點是與所述第四薄膜晶體管T4的柵極連接的節點；N3點是與所述第六薄膜晶體管T6的柵極連接的節點；N4點是與所述第十二薄膜晶體管T12的柵極連接的節點；N5點是與所述第十三薄膜晶體管T13的柵極連接的節點；N2點(即反相輸出端EM_0ut)與下一級移位寄存器單元電路連接，為下一級移位寄存器單元電路提供輸入信號；從所述反相輸出端EM_0ut輸出的信號與所述發光控制信號反相；其中，Cl、C3和C4為自舉電容，C2、C4和C6為存儲電容；自舉電容主要用于抬高或者拉低節點的電平，而存儲電容主要用于保持節點的電平。第一薄膜晶體管Tl、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6、第七薄膜晶體管T7、第八薄膜晶體管T8、第九薄膜晶體管T9、第十薄膜晶體管T10、第十一薄膜晶體管TH、第十二薄膜晶體管T12和第十三薄膜晶體管T13是P型TFT。如圖3所示，本實用新型一實施例所述的移位寄存器包括多級本實用新型第二實施例所述的發光控制電路；除了第一級發光控制電路和第二級發光控制電路之外，第η級發光控制電路的輸入端Input為與第(η-2)級發光控制電路的反相輸出端EM_0ut連接；第一級發光控制電路的輸入端Input和第二級發光控制電路的輸入端Input與起始信號輸入端連接；從所述起始信號輸入端輸入起始信號STV ； η為大于2而小于等于N的整數，N為所述移位寄存器包括的發光控制電路的級數；在圖3 中，STAGE_1、STAGE_2、STAGE_3、STAGE_4、STAGE_5、STAGE_6、STAGE_7、STAGE_8指示的分別是第一級發光控制電路、第二級發光控制電路、第一級發光控制電路、第二級發光控制電路、第三級發光控制電路、第四級發光控制電路、第五級發光控制電路、第六級發光控制電路、第七級發光控制電路、第八級發光控制電路；并且，與奇數級發光控制電路連接的第一時鐘信號、第二時鐘信號、第三時鐘信號分別為CLKl-l、CLKl-2、CLKl-3;與偶數級發光控制電路連接的第一時鐘信號、第二時鐘信號、第三時鐘信號分別為CLK2-l、CLK2-2、CLK2-3。圖4是本實用新型第二實施例所述的發光控制電路中的工作時序圖，該發光控制電路為移位寄存器中的第一級發光控制電路；STV的脈寬是CKl的脈寬、CK2的脈寬和CK3的脈寬的兩倍；CKl的第一個下降沿和STV的下降沿對齊；CK2的第一個下降沿與CKl的第一個上升沿對齊；CK3的第一個下降沿與STV的上升沿對齊；CKl的占空比、CK2的占空比和CK3的占空比為1/3。如圖4所示，tl階段為輸入采樣階段，此時輸入信號STV亦為低電平，同時CKl為低電平，Tl導通，同時CK2為高電平，T8關閉，則此時NI點的電平被拉低為VGL+ I Vthpl ；同時由于CKl為低電平，T2導通，N4點為低電平，T12導通，點N5為低電平，一方面開啟TlO和T11，相應的，點N2和N3的電平為高電平，晶體管T4和T6關閉，確保了點N3和N5的電平，另一方面使T13導通，發光控制信號輸出端EM[n]輸出的發光控制信號為低電平；其中，Vthp是P型薄膜晶體管的閾值電壓；t2階段為輸出階段，CKl，CK3為高電平，晶體管TI，T3，T2，T9均關閉，由于電容Cl的自舉作用，NI點電平將被相應拉低，T3導通，CK2信號為低電平，此時N2點電平為低，則T4導通，將N3點電平拉低，相應的，T6導通，點N5為高電平，T13關閉；由于CK2為低電平，T7導通，則發光控制信號輸出端EM[n]輸出的發光控制信號為高電平信號，為OLED器件提供開啟信號；t3階段為復位階段，CK3為低，相應的，T8、T9導通，將點NI電平拉高，點Ν4電平拉低。此時Τ12導通，點Ν5電平為低電平。此時Τ10、Τ11導通。將點Ν2和Ν3拉高，Τ4和T6關閉，確保點Ν3和Ν5的電平；由于點Ν5為低電平，Τ13導通，則此時發光控制信號輸出端ΕΜ[η]輸出的發光控制信號重新被拉低，完成發光控制信號的復位。圖5是如圖3所示的移位寄存器的工作時序圖，在圖5中，EM_out_l、EM_out_2、EM_out_n指示的分別是第一級發光控制電路的反相輸出端、第二級發光控制電路的反相輸出端、第η級發光控制電路的反相輸出端；ΕΜ_1、ΕΜ_2、ΕΜ_η指示的分別是第一級發光控制電路輸出的發光控制信號、第二級發光控制電路輸出的發光控制信號、第η級發光控制電路輸出的發光控制信號；η是小于等于移位寄存器包括的發光控制電路的級數的整數；CLKl-I的脈寬、CLK1-2的脈寬、CLK1-3的脈寬、CLK2-1的脈寬、CLK2-2的脈寬和CLK2-3的脈寬相同；所述起始信號STV的脈寬分別是CLKl-I的脈寬、CLK1-2的脈寬、CLK1-3的脈寬、CLK2-1的脈寬、CLK2-2的脈寬和CLK2-3的脈寬的兩倍；CLKl-I的第一個下降沿和STV的下降沿對齊；CLKI-2的第一個下降沿與CLKl-I的第一個上升沿對齊；CLKI-3的第一個下降沿與STV的上升沿對齊；CLK2-1的第一個下降沿位于STV脈寬的1/4處，即位于CLK1-1自身脈寬的1/2處；CLK2-2的第一個下降沿與CLK2-1的第一個上升沿對齊；CLK2-3的第一個下降沿與CLK2-2的第一個上升沿對齊；CLKl-I的占空比、CLKI-2的占空比、CLKI-3的占空比、CLK2-1的占空比、CLK2-2的占空比和CLK2-3的占空比為1/3。以上說明對本實用新型而言只是說明性的，而非限制性的，本領域普通技術人員理解，在不脫離所附權利要求所限定的精神和范圍的情況下，可做出許多修改、變化或等效，但都將落入本實用新型的保護范圍內。
權利要求1.一種發光控制電路，用于產生在AMOLED中控制OLED發光的發光控制信號，其特征在于，所述發光控制信號與柵極驅動信號反相； 所述發光控制電路包括輸入端、輸入采樣單元、輸出單元、復位單元、輸出拉低單元和發光控制信號輸出端，其中， 所述輸出拉低單元與所述發光控制信號輸出 端連接； 用于在第一時鐘信號的控制下對輸入信號進行采樣，并將采樣得到的信號通過所述輸出拉低單元傳送至所述發光控制信號輸出端的所述輸入采樣單元，分別與所述輸入端、第一時鐘信號輸入端和所述輸出拉低單兀連接； 用于在所述輸入采樣單元對輸入信號進行采樣后，在第二時鐘信號的控制下產生發光控制信號，并將該發光控制信號傳送至所述發光控制信號輸出端的所述輸出單元，分別與所述輸入采樣單元、第二時鐘信號輸入端和所述發光控制信號輸出端連接； 用于在第三時鐘信號的控制下向所述輸出拉低單元發出復位控制信號的所述復位單元，與第三時鐘信號輸入端連接； 用于根據該復位控制信號對所述發光控制信號進行復位的所述輸出拉低單元，與所述復位單元連接。
2.如權利要求I所述的發光控制電路，其特征在于， 所述輸入采樣單元包括第一薄膜晶體管和第二薄膜晶體管； 第一薄膜晶體管，柵極與第一時鐘信號輸入端連接，源極與所述輸出單元連接，漏極與所述輸入端連接； 第二薄膜晶體管，柵極與第一時鐘信號輸入端連接，源極與輸出單元連接，漏極與驅動電源的低電平輸出端連接。
3.如權利要求2所述的發光控制電路，其特征在于， 所述輸出單元包括第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管、第一電容和第二電容； 第三薄膜晶體管，柵極與第一薄膜晶體管的源極連接，源極與第四薄膜晶體管的柵極連接，漏極與第二時鐘信號輸入端連接； 第四薄膜晶體管，柵極與第三薄膜晶體管的源極連接，源極與第六薄膜晶體管的柵極連接，漏極與驅動電源的低電平輸出端連接； 第五薄膜晶體管，柵極與第二時鐘信號輸入端連接，源極與驅動電源的高電平輸出端連接，漏極與第二薄膜晶體管的源極連接； 第六薄膜晶體管，源極與驅動電源的高電平輸出端連接，漏極與第十二薄膜晶體管的源極連接； 第七薄膜晶體管，柵極與第二時鐘信號輸入端連接，源極與驅動電源的高電平輸出端連接，漏極與第十三薄膜晶體管的源極連接； 第一電容，連接于第三薄膜晶體管的柵極與源極之間； 第二電容，連接于第六薄膜晶體管的柵極和驅動電源的低電平輸出端之間。
4.如權利要求3所述的發光控制電路，其特征在于， 所述復位單元包括第八薄膜晶體管和第九薄膜晶體管； 第八薄膜晶體管，柵極與第三時鐘信號輸入端連接，源極與驅動電源的高電平輸出端連接，漏極與第一薄膜晶體管的源極連接； 第九薄膜晶體管，柵極與第三時鐘信號輸入端連接，源極與第二薄膜晶體管的源極連接，漏極與驅動電源的低電平輸出端連接。
5.如權利要求4所述的發光控制電路，其特征在于， 所述輸出拉低單元包括第十薄膜晶體管、第十一薄膜晶體管、第十二薄膜晶體管、第十三薄膜晶體管、第三電容、第四電容、第五電容和第六電容； 第十薄膜晶體管，柵極與第十一薄膜晶體管的柵極練級，源極與驅動電源的高電平輸出端連接，漏極與第三薄膜晶體管的源極連接； 第十一薄膜晶體管，源極與驅動電源的高電平輸出端連接，漏極與第四薄膜晶體管的 源極連接； 第十二薄膜晶體管，柵極與第二薄膜晶體管的源極連接，源極與第六薄膜晶體管的漏極連接，漏極與驅動電源的低電平輸出端連接； 第十三薄膜晶體管，柵極與第十薄膜晶體管的柵極連接，源極與發光控制信號輸出端連接，漏極與驅動電源的低電平輸出端連接； 第三電容，連接于第十二薄膜晶體管的柵極和源極之間； 第四電容，連接于第十三薄膜晶體管的柵極和源極之間； 第五電容，連接于第十薄膜晶體管的柵極與驅動電源的低電平輸出端之間； 第六電容，連接于發光控制信號輸出端與驅動電源的低電平輸出端之間。
6.如權利要求5所述的發光控制電路，其特征在于，還包括反相輸出端； 所述第四薄膜晶體管的柵極與所述反相輸出端連接； 從所述反相輸出端輸出的信號與所述發光控制信號反相。
7.如權利要求5或6所述的發光控制電路，其特征在于，第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管、第九薄膜晶體管、第十薄膜晶體管、第十一薄膜晶體管、第十二薄膜晶體管和第十三薄膜晶體管是p型TFT。
8.—種移位寄存器，其特征在于，包括多級如權利要求I至7中任一權利要求所述的發光控制電路； 除了第一級發光控制電路和第二級發光控制電路之外，第n級發光控制電路的輸入信號為與第(n-2)級發光控制電路的發光控制信號反相的信號； 第一級發光控制電路的輸入信號和第二級發光控制電路的輸入信號為起始信號； n為大于2而小于等于N的整數，N為所述移位寄存器包括的發光控制電路的級數。
專利摘要本實用新型提供了一種發光控制電路和移位寄存器。所述發光控制電路包括輸入端、輸入采樣單元、輸出單元、復位單元、輸出拉低單元和發光控制信號輸出端，所述輸入采樣單元在第一時鐘信號的控制下對輸入信號進行采樣；所述輸出單元在所述輸入采樣單元對輸入信號進行采樣后，在第二時鐘信號的控制下產生發光控制信號；所述復位單元在第三時鐘信號的控制下通過所述輸出拉低單元對所述發光控制信號進行復位。本實用新型可以確保在顯示數據寫入像素單元的過程中，OLED器件處于關閉狀態，而顯示數據寫入像素單元后，OLED器件開啟發光，從而確保顯示圖像不會由于像素電路在數據的寫入的不穩定狀態發生閃爍。
文檔編號G09G3/32GK202650492SQ20122034123
公開日2013年1月2日 申請日期2012年7月13日 優先權日2012年7月13日
發明者金泰逵, 金馝奭, 王穎 申請人:京東方科技集團股份有限公司