本發(fā)明涉及視頻圖像處理技術(shù)，尤其涉及顯示裝置及其驅(qū)動(dòng)方法。

背景技術(shù)：

隨著人們不斷追求更高清晰度、更逼真的顯示效果，普通液晶模組因此逐漸無法滿足這種需要。于是市場(chǎng)上出現(xiàn)了一種具有超高分辨率和超高像素密度的新型顯示模組來滿足人們的需求。這種顯示模組的接口和內(nèi)部顯示處理電路采用mipi(mobileindustryprocessorinterface移動(dòng)產(chǎn)業(yè)處理器接口)信號(hào)接口。該接口是由包括arm、三星、intel等公司在內(nèi)的mipi聯(lián)盟所制定，目的是把移動(dòng)、便攜設(shè)備內(nèi)部各組件如攝像頭、顯示屏、處理器等接口標(biāo)準(zhǔn)化并且彼此開放，從而提高了性能，降低了成本和功耗。mipi接口不僅能支持超高分辨率和刷新率，而且具有更遠(yuǎn)的傳輸距離，更好的電磁兼容性，因此帶有mipi接口的顯示模組已成為發(fā)展趨勢(shì)。

vr應(yīng)用(例如vr頭盔，3d眼鏡)中有一個(gè)重要的參數(shù)，vr延遲率，指vr頭盔顯示設(shè)備的視覺觀測(cè)與頭部運(yùn)動(dòng)的匹配程度，分為幀間延遲和幀內(nèi)延遲。幀間延遲指頭部轉(zhuǎn)動(dòng)經(jīng)過的畫面中每一幀之間的處理與顯示時(shí)間。研究表明，頭動(dòng)和視野的延遲不能超過20ms，否則會(huì)有很明顯的拖影感。幀內(nèi)延遲是指人頭轉(zhuǎn)的時(shí)候，構(gòu)成畫面幀的像素點(diǎn)在每一幀結(jié)束時(shí)會(huì)跳回原點(diǎn)，這時(shí)候，人眼的視覺暫留現(xiàn)象會(huì)保留上一幀和這一幀的圖像，產(chǎn)生拖影現(xiàn)象。為解決延遲導(dǎo)致的拖影、模糊等問題，可以提高刷新率，當(dāng)畫面更加連續(xù)切換的時(shí)候，視覺系統(tǒng)會(huì)持續(xù)接收信息，如果刷新率足夠高，人會(huì)徹底分辨不出現(xiàn)實(shí)與虛擬，同時(shí)刷新率越高，肉眼越不會(huì)感覺到flicker，vr體驗(yàn)更佳。

圖1示意性示出現(xiàn)有的驅(qū)動(dòng)顯示面板的系統(tǒng)的框圖。如圖1所示，包 括：顯卡110輸入2160×3840分辨率的視頻數(shù)據(jù)信號(hào)至hdmi橋接芯片(hdmibridge)120中，經(jīng)過hdmi橋接芯片120對(duì)該視頻數(shù)據(jù)信號(hào)進(jìn)行處理后，輸入至fpga130中分為左右兩屏數(shù)據(jù)，其中每屏數(shù)據(jù)分辨率為1080×3840，然后再將該分辨率的分屏后的兩路數(shù)據(jù)分別輸入至第一mipi橋接芯片(mipibridge_l)140和第二mipi橋接芯片(mipibridge_r)150，經(jīng)過第一mipi橋接芯片140和第二mipi橋接芯片150的傳輸輸入至第一面板驅(qū)動(dòng)芯片(sdr1)160和第二面板驅(qū)動(dòng)芯片(sdr2)170，此架構(gòu)下受限于mipi數(shù)據(jù)量為1080×3840，幀率約為30hz。當(dāng)顯示面板以相對(duì)低的頻率被驅(qū)動(dòng)時(shí)，會(huì)產(chǎn)生閃爍，從而會(huì)降低顯示質(zhì)量。在vr3d應(yīng)用下30hz幀率很容易產(chǎn)生閃爍與拖影等影像不佳效果。

因此，需要一種新的顯示裝置及其驅(qū)動(dòng)方法。

在所述背景技術(shù)部分公開的上述信息僅用于加強(qiáng)對(duì)本發(fā)明的背景的理解，因此它可以包括不構(gòu)成對(duì)本領(lǐng)域普通技術(shù)人員已知的現(xiàn)有技術(shù)的信息。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種顯示裝置及其驅(qū)動(dòng)方法，能夠提高顯示效果。

本發(fā)明的其他特性和優(yōu)點(diǎn)將通過下面的詳細(xì)描述變得顯然，或部分地通過本發(fā)明的實(shí)踐而習(xí)得。

根據(jù)本發(fā)明的一方面，提供一種顯示裝置，包括顯示面板，還包括：接收單元，用于接收來自一系統(tǒng)顯卡的具有第一分辨率的視頻數(shù)據(jù)信號(hào)；分路單元，其電連接所述接收單元，用于將所述視頻數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有第二分辨率的第一數(shù)據(jù)信號(hào)和第二數(shù)據(jù)信號(hào)；其中，所述第二分辨率小于所述第一分辨率；分辨率變換單元，其電連接所述分路單元，用于將所述第一數(shù)據(jù)信號(hào)和所述第二數(shù)據(jù)信號(hào)分別轉(zhuǎn)換為具有第三分辨率的第一畫面數(shù)據(jù)信號(hào)和第二畫面數(shù)據(jù)信號(hào)；其中，所述第三分辨率大于所述第一分辨率；以及驅(qū)動(dòng)單元，其電連接所述分辨率變換單元，用于將所述第一畫面數(shù)據(jù)信號(hào)和所述第二畫面數(shù)據(jù)信號(hào)輸入至所述顯示面板進(jìn)行顯示。

根據(jù)本發(fā)明的一實(shí)施方式，其中所述顯示面板為具有第四分辨率的oled面板，其電連接所述驅(qū)動(dòng)單元以接收所述第一畫面數(shù)據(jù)信號(hào)和所述 第二畫面數(shù)據(jù)信號(hào)；其中，所述第四分辨率大于所述第三分辨率。

根據(jù)本發(fā)明的一實(shí)施方式，其中所述分路單元為fpga芯片。

根據(jù)本發(fā)明的一實(shí)施方式，還包括：第一mipi橋接芯片和第二mipi橋接芯片；其中，所述第一mipi橋接芯片和所述第二mipi橋接芯片分別電連接所述fpga芯片，分別用于接收所述第一數(shù)據(jù)信號(hào)和所述第二數(shù)據(jù)信號(hào)。

根據(jù)本發(fā)明的一實(shí)施方式，其中所述分辨率變換單元包括第一面板驅(qū)動(dòng)芯片和第二面板驅(qū)動(dòng)芯片；其中，所述第一面板驅(qū)動(dòng)芯片，其分別與所述第一mipi橋接芯片和所述顯示面板電連接，用于將具有所述第二分辨率的所述第一數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第三分辨率的所述第一畫面數(shù)據(jù)信號(hào)；所述第二面板驅(qū)動(dòng)芯片，其分別與所述第二mipi橋接芯片和所述顯示面板電連接，用于將具有所述第二分辨率的所述第二數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第三分辨率的所述第二畫面數(shù)據(jù)信號(hào)。

根據(jù)本發(fā)明的一實(shí)施方式，其中所述第一面板驅(qū)動(dòng)芯片包括：第一分辨率變換子單元，用于將具有所述第二分辨率的所述第一數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第五分辨率的第三數(shù)據(jù)信號(hào)；其中，所述第五分辨率大于所述第二分辨率；第二分辨率變換子單元，用于將具有所述第五分辨率的所述第三數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第三分辨率的所述第一畫面數(shù)據(jù)信號(hào)；其中，所述第三分辨率小于所述第五分辨率。

根據(jù)本發(fā)明的一實(shí)施方式，其中第二面板驅(qū)動(dòng)芯片包括：第三分辨率變換子單元，用于將具有所述第二分辨率的所述第二數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第五分辨率的第四數(shù)據(jù)信號(hào)；第四分辨率變換子單元，用于將具有所述第五分辨率的所述第四數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第三分辨率的所述第二畫面數(shù)據(jù)信號(hào)。

根據(jù)本發(fā)明的一實(shí)施方式，其中所述接收單元為hdmi橋接芯片，所述hdmi橋接芯片分別與所述系統(tǒng)顯卡和所述fpga芯片電連接，用于接收來自所述顯卡的視頻數(shù)據(jù)信號(hào)并將其輸入至所述fpga芯片中。

根據(jù)本發(fā)明實(shí)施例的另一方面，提供一種應(yīng)用于上述的顯示裝置的驅(qū)動(dòng)方法，包括以下步驟：步驟1、通過所述接收單元接收來自所述系統(tǒng)顯卡的具有所述第一分辨率的所述視頻數(shù)據(jù)信號(hào)并將其輸入至所述分路單 元；步驟2、通過所述分路單元將所述視頻數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第二分辨率的所述第一數(shù)據(jù)信號(hào)和所述第二數(shù)據(jù)信號(hào)并將其輸入至所述分辨率變換單元；步驟3、通過所述分辨率變換單元將所述第一數(shù)據(jù)信號(hào)和所述第二數(shù)據(jù)信號(hào)分別轉(zhuǎn)換為具有所述第三分辨率的所述第一畫面數(shù)據(jù)信號(hào)和所述第二畫面數(shù)據(jù)信號(hào)并輸入至所述驅(qū)動(dòng)單元；以及步驟4、通過所述驅(qū)動(dòng)單元將所述第一畫面數(shù)據(jù)信號(hào)和所述第二畫面數(shù)據(jù)信號(hào)輸入至所述顯示面板進(jìn)行顯示。

根據(jù)本發(fā)明的一實(shí)施方式，其中所述顯示面板為具有第四分辨率的oled面板，其電連接所述驅(qū)動(dòng)單元，所述步驟4包括：由所述oled面板以接收所述第一畫面數(shù)據(jù)信號(hào)和所述第二畫面數(shù)據(jù)信號(hào)；其中，所述第四分辨率大于所述第三分辨率。

根據(jù)本發(fā)明的一實(shí)施方式，其中所述分路單元為fpga芯片。

根據(jù)本發(fā)明的一實(shí)施方式，其中所述顯示裝置還包括第一mipi橋接芯片和第二mipi橋接芯片，所述第一mipi橋接芯片和所述第二mipi橋接芯片分別電連接所述fpga芯片，所述步驟2中包括：由所述第一mipi橋接芯片和所述第二mipi橋接芯片分別用于接收所述第一數(shù)據(jù)信號(hào)和所述第二數(shù)據(jù)信號(hào)。

根據(jù)本發(fā)明的一實(shí)施方式，其中所述分辨率變換單元包括第一面板驅(qū)動(dòng)芯片和第二面板驅(qū)動(dòng)芯片；其中，所述第一面板驅(qū)動(dòng)芯片，其分別與所述第一mipi橋接芯片和所述顯示面板電連接；所述第二面板驅(qū)動(dòng)芯片，其分別與所述第二mipi橋接芯片和所述顯示面板電連接，所述步驟3包括：由所述第一面板驅(qū)動(dòng)芯片將具有所述第二分辨率的所述第一數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第三分辨率的所述第一畫面數(shù)據(jù)信號(hào)；由所述第二面板驅(qū)動(dòng)芯片將具有所述第二分辨率的所述第二數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第三分辨率的所述第二畫面數(shù)據(jù)信號(hào)。

根據(jù)本發(fā)明的一實(shí)施方式，其中所述第一面板驅(qū)動(dòng)芯片包括第一分辨率變換子單元和第二分辨率變換子單元，所述步驟3包括：步驟31、通過所述第一分辨率變換子單元將具有所述第二分辨率的所述第一數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有第五分辨率的第三數(shù)據(jù)信號(hào)并將其輸入至所述第二分辨率變換子單元；其中，所述第五分辨率大于所述第二分辨率；步驟32、通 過所述第二分辨率變換子單元將具有所述第五分辨率的所述第三數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第三分辨率的所述第一畫面數(shù)據(jù)信號(hào)；其中，所述第三分辨率小于所述第五分辨率。

根據(jù)本發(fā)明的一實(shí)施方式，其中第二面板驅(qū)動(dòng)芯片包括第三分辨率變換子單元和第四分辨率變換子單元，所述步驟3包括：步驟33、通過所述第三分辨率變換子單元將具有所述第二分辨率的所述第二數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第五分辨率的第四數(shù)據(jù)信號(hào)并將其輸入至所述第四分辨率變換子單元；步驟34、通過所述第四分辨率變換子單元將具有所述第五分辨率的所述第四數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第三分辨率的所述第二畫面數(shù)據(jù)信號(hào)。

根據(jù)本發(fā)明的一實(shí)施方式，其中所述接收單元為hdmi橋接芯片，所述hdmi橋接芯片分別與所述系統(tǒng)顯卡和所述fpga芯片電連接，所述步驟1包括：由所述hdmi橋接芯片接收來自所述系統(tǒng)顯卡的具有所述第一分辨率的所述視頻數(shù)據(jù)信號(hào)。

根據(jù)本發(fā)明的顯示裝置及其驅(qū)動(dòng)方法，通過整合優(yōu)化算法在顯示面板的驅(qū)動(dòng)芯片端以提高oleduhd的幀率，避免了由于低幀率導(dǎo)致的閃爍與拖影等影像顯示不佳的問題，提高了顯示效果。

應(yīng)當(dāng)理解的是，以上的一般描述和后文的細(xì)節(jié)描述僅是示例性和解釋性的，并不能限制本發(fā)明。

附圖說明

此處的附圖被并入說明書中并構(gòu)成本說明書的一部分，示出了符合本發(fā)明的實(shí)施例，并與說明書一起用于解釋本發(fā)明的原理。

圖1示意性示出現(xiàn)有的驅(qū)動(dòng)顯示面板的系統(tǒng)的框圖；

圖2示意性示出根據(jù)本發(fā)明示例實(shí)施方式的顯示裝置的框圖；

圖3示意性示出根據(jù)本發(fā)明示例實(shí)施方式的顯示裝置的框圖；

圖4示意性示出根據(jù)本發(fā)明示例實(shí)施方式的顯示裝置的框圖；

圖5示意性示出根據(jù)本發(fā)明示例實(shí)施方式的應(yīng)用于顯示裝置的驅(qū)動(dòng)方法的流程圖；

圖6示意性示出根據(jù)本發(fā)明示例實(shí)施方式的應(yīng)用于顯示裝置的驅(qū)動(dòng) 方法的流程圖。

具體實(shí)施方式

現(xiàn)在將參考附圖更全面地描述示例實(shí)施方式。然而，示例實(shí)施方式能夠以多種形式實(shí)施，且不應(yīng)被理解為限于在此闡述的范例；相反，提供這些實(shí)施方式使得本發(fā)明將更加全面和完整，并將示例實(shí)施方式的構(gòu)思全面地傳達(dá)給本領(lǐng)域的技術(shù)人員。附圖僅為本發(fā)明的示意性圖解，并非一定是按比例繪制。圖中相同的附圖標(biāo)記表示相同或類似的部分，因而將省略對(duì)它們的重復(fù)描述。

此外，所描述的特征、結(jié)構(gòu)或特性可以以任何合適的方式結(jié)合在一個(gè)或更多實(shí)施方式中。在下面的描述中，提供許多具體細(xì)節(jié)從而給出對(duì)本發(fā)明的實(shí)施方式的充分理解。然而，本領(lǐng)域技術(shù)人員將意識(shí)到，可以實(shí)踐本發(fā)明的技術(shù)方案而省略所述特定細(xì)節(jié)中的一個(gè)或更多，或者可以采用其它的方法、組元、裝置、步驟等。在其它情況下，不詳細(xì)示出或描述公知結(jié)構(gòu)、方法、裝置、實(shí)現(xiàn)、材料或者操作以避免喧賓奪主而使得本發(fā)明的各方面變得模糊。

附圖中所示的一些方框圖是功能實(shí)體，不一定必須與物理或邏輯上獨(dú)立的實(shí)體相對(duì)應(yīng)。可以采用軟件形式來實(shí)現(xiàn)這些功能實(shí)體，或在一個(gè)或多個(gè)硬件模塊或集成電路中實(shí)現(xiàn)這些功能實(shí)體，或在不同網(wǎng)絡(luò)和/或處理器裝置和/或微控制器裝置中實(shí)現(xiàn)這些功能實(shí)體。

以下示例性實(shí)施例中所描述的實(shí)施方式并不代表與本發(fā)明相一致的所有實(shí)施方式。相反，它們僅是與如所附權(quán)利要求書中所詳述的、本發(fā)明的一些方面相一致的裝置和方法的例子。

圖2示意性示出根據(jù)本發(fā)明示例實(shí)施方式的顯示裝置的框圖。

如圖2所示，該顯示裝置包括顯示面板250，還包括：接收單元210，用于接收來自一系統(tǒng)顯卡(其中，這里的系統(tǒng)顯卡可以是任何可以提供視頻或者圖像信號(hào)的信號(hào)源裝置)的具有第一分辨率的視頻數(shù)據(jù)信號(hào)；分路單元220，其電連接所述接收單元210，用于將所述視頻數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有第二分辨率的第一數(shù)據(jù)信號(hào)和第二數(shù)據(jù)信號(hào)；其中，所述第二分辨率小于所述第一分辨率；分辨率變換單元230，其電連接所述分路單元220， 用于將所述第一數(shù)據(jù)信號(hào)和所述第二數(shù)據(jù)信號(hào)分別轉(zhuǎn)換為具有第三分辨率的第一畫面數(shù)據(jù)信號(hào)和第二畫面數(shù)據(jù)信號(hào)；其中，所述第三分辨率大于所述第一分辨率；以及驅(qū)動(dòng)單元240，其電連接所述分辨率變換單元230，用于將所述第一畫面數(shù)據(jù)信號(hào)和所述第二畫面數(shù)據(jù)信號(hào)輸入至所述顯示面板250進(jìn)行顯示。

在示例性實(shí)施例中，其中所述顯示面板250為具有第四分辨率的oled面板，其電連接所述驅(qū)動(dòng)單元以接收所述第一畫面數(shù)據(jù)信號(hào)和所述第二畫面數(shù)據(jù)信號(hào)；其中，所述第四分辨率大于所述第三分辨率。例如，所述oled面板為uhd面板。

在示例性實(shí)施例中，其中所述分路單元220為fpga芯片。

在示例性實(shí)施例中，還包括：第一mipi橋接芯片和第二mipi橋接芯片；其中，所述第一mipi橋接芯片和所述第二mipi橋接芯片分別電連接所述fpga芯片，分別用于接收所述第一數(shù)據(jù)信號(hào)和所述第二數(shù)據(jù)信號(hào)。

在示例性實(shí)施例中，其中所述分辨率變換單元230包括第一面板驅(qū)動(dòng)芯片和第二面板驅(qū)動(dòng)芯片；其中，所述第一面板驅(qū)動(dòng)芯片，其分別與所述第一mipi橋接芯片和所述顯示面板250電連接，用于將具有所述第二分辨率的所述第一數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第三分辨率的所述第一畫面數(shù)據(jù)信號(hào)；所述第二面板驅(qū)動(dòng)芯片，其分別與所述第二mipi橋接芯片和所述顯示面板250電連接，用于將具有所述第二分辨率的所述第二數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第三分辨率的所述第二畫面數(shù)據(jù)信號(hào)。

在示例性實(shí)施例中，其中所述第一面板驅(qū)動(dòng)芯片包括：第一分辨率變換子單元，用于將具有所述第二分辨率的所述第一數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有第五分辨率的第三數(shù)據(jù)信號(hào)；其中，所述第五分辨率大于所述第二分辨率；第二分辨率變換子單元，用于將具有所述第五分辨率的所述第三數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第三分辨率的所述第一畫面數(shù)據(jù)信號(hào)；其中，所述第三分辨率小于所述第五分辨率。

在示例性實(shí)施例中，其中第二面板驅(qū)動(dòng)芯片包括：第三分辨率變換子單元，用于將具有所述第二分辨率的所述第二數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有第五分辨率的第四數(shù)據(jù)信號(hào)；第四分辨率變換子單元，用于將具有所述第五分辨率的所述第四數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第三分辨率的所述第二畫面數(shù)據(jù) 信號(hào)。

在示例性實(shí)施例中，其中所述接收單元為hdmi橋接芯片，所述hdmi橋接芯片分別與系統(tǒng)顯卡和所述fpga芯片電連接，用于用于接收來自所述系統(tǒng)顯卡的視頻數(shù)據(jù)信號(hào)并將其輸入至所述fpga芯片中。

圖3示意性示出根據(jù)本發(fā)明示例實(shí)施方式的顯示裝置的框圖。

如圖3所示，該顯示裝置，采用具有排列成矩陣形的多個(gè)像素、并使電信號(hào)在各個(gè)像素上進(jìn)行顯示的顯示面板180，包括：hdmi橋接芯片120，用于接收來自系統(tǒng)顯卡110的具有所述第一分辨率(例如，1080×1920)的視頻數(shù)據(jù)信號(hào)并輸入至fpga130；所述fpga130將所述視頻數(shù)據(jù)信號(hào)分成具有所述第二分辨率(例如，540×1920)的所述第一數(shù)據(jù)信號(hào)和所述第二數(shù)據(jù)信號(hào)，其中所述第二分辨率小于所述第一分辨率；第一mipi橋接芯片140，所述第一mipi橋接芯片140電連接所述fpga130，用于接收所述第一數(shù)據(jù)信號(hào)；第二mipi橋接芯片150，所述第二mipi橋接芯片150電連接所述fpga130，用于接收所述第二數(shù)據(jù)信號(hào)；第一面板驅(qū)動(dòng)芯片510，其分別與所述第一mipi橋接芯片140和所述顯示面板180電連接，用于將所述第一數(shù)據(jù)信號(hào)轉(zhuǎn)換成具有所述第三分辨率(例如，720×3840)的所述第一畫面數(shù)據(jù)信號(hào)，并以一幀率(例如，100hz)將所述第一畫面數(shù)據(jù)信號(hào)輸入至所述顯示面板180；第二面板驅(qū)動(dòng)芯片520，其分別與所述第二mipi橋接芯片150和所述顯示面板180電連接，用于將所述第二數(shù)據(jù)信號(hào)轉(zhuǎn)換成具有所述第三分辨率的所述第二畫面數(shù)據(jù)信號(hào)，并將所述第二畫面數(shù)據(jù)信號(hào)輸入至所述顯示面板180；其中，所述第三分辨率大于所述第一分辨率。圖示中雖然以fpga為例說明，但本發(fā)明不限于此，可以采用任意的視頻信號(hào)處理芯片。

需要說明的是，本發(fā)明實(shí)施例中給出的分辨率和幀率的值僅是用于示例性說明的，其具體取值可以根據(jù)系統(tǒng)設(shè)計(jì)的需求選擇不同的參數(shù)，在此不做限定。

在示例性實(shí)施例中，其中所述顯示面板180是oled顯示面板。有機(jī)發(fā)光二極管又稱為有機(jī)電激光顯示(organiclight-emittingdiode，oled)，oled顯示技術(shù)具有自發(fā)光的特性，采用非常薄的有機(jī)材料涂層和玻璃基板，當(dāng)有電流通過時(shí)，這些有機(jī)材料就會(huì)發(fā)光，而且oled 顯示屏幕可視角度大，并且能夠節(jié)省電能。

所述oled顯示面板可以顯示uhd效果即具有例如2160×3840的分辨率。其中fhd，即全高清一般能達(dá)到分辨率1920×1080。其中uhd(ultrahighdefinition，超高清)，將屏幕的物理分辨率達(dá)到3840×2160(4k×2k)及以上的顯示，是fhd寬高的各兩倍，面積的四倍。

所述第一面板驅(qū)動(dòng)芯片510和所述第二面板驅(qū)動(dòng)芯片520包括時(shí)序控制器、柵極驅(qū)動(dòng)器、伽馬參考電壓產(chǎn)生器和數(shù)據(jù)驅(qū)動(dòng)器。顯示面板180具有顯示圖像的顯示區(qū)域和與顯示區(qū)域相鄰的外圍區(qū)域。

所述顯示面板180包括多條柵極線gl、多條數(shù)據(jù)線dl以及連接到柵極gl和數(shù)據(jù)線dl(例如，在柵極線gl和數(shù)據(jù)線dl的交叉處)的多個(gè)單位像素。柵極線gl沿著第一方向延伸，數(shù)據(jù)線dl沿著與第一方向交叉的第二方向延伸。

每個(gè)單位像素包括開關(guān)元件和存儲(chǔ)電容器。存儲(chǔ)電容器連接到開關(guān)元件。單位像素可以呈矩陣形式。時(shí)序控制器接收輸入圖像數(shù)據(jù)rgb和輸入控制信號(hào)。輸入圖像數(shù)據(jù)可以包括紅色圖像數(shù)據(jù)、綠色圖像數(shù)據(jù)和藍(lán)色圖像數(shù)據(jù)。輸入控制信號(hào)可以包括主時(shí)鐘信號(hào)和數(shù)據(jù)使能信號(hào)。輸入控制信號(hào)還可以包括垂直同步信號(hào)和水平同步信號(hào)。

所述時(shí)序控制器基于輸入圖像數(shù)據(jù)rgb產(chǎn)生數(shù)據(jù)信號(hào)。時(shí)序控制器將數(shù)據(jù)信號(hào)輸出數(shù)據(jù)驅(qū)動(dòng)器。例如，時(shí)序控制器可以基于輸入圖像數(shù)據(jù)rgb來調(diào)節(jié)顯示面板的幀率。數(shù)據(jù)驅(qū)動(dòng)器從時(shí)序控制器接收數(shù)據(jù)信號(hào)，并且從伽馬參考電壓產(chǎn)生器接收伽馬參考電壓。其中，伽馬參考電壓具有與數(shù)據(jù)信號(hào)的電平對(duì)應(yīng)的值。數(shù)據(jù)驅(qū)動(dòng)器利用伽馬參考電壓將數(shù)據(jù)信號(hào)轉(zhuǎn)換為模擬形式的數(shù)據(jù)電壓。數(shù)據(jù)驅(qū)動(dòng)器將數(shù)據(jù)電壓輸出到數(shù)據(jù)線dl。

所述顯示面板180與所述fpga130通過mipi接口(例如，所述第一mipi橋接芯片mipibridge_l和所述第二mipi橋接芯片mipibridge_r)連接。由于mipi接口的架構(gòu)可通過減少其差分串行接口中的i/o數(shù)目來降低處理器的引腳數(shù)目及功耗，同時(shí)動(dòng)態(tài)可調(diào)的低功耗和高速數(shù)據(jù)模式以及高速模式下的低信號(hào)擺幅(signalswing)，也可為mipi提供比單端接口更好的emi輻射性能和emi抗干擾性能，由于連線減少，pcb設(shè)計(jì)靈活性得以提高，從而能夠改進(jìn)連接器或外設(shè)器件的布局，與其他接口比較 引腳數(shù)目減少功耗降低，布線方式靈活，emi抗干擾能力強(qiáng)，大大提高液晶顯示模組的電性能和可靠性。視頻信號(hào)處理電路發(fā)送信號(hào)通過mipi接口傳輸，使信息傳輸?shù)斤@示面板，從而顯示各種畫面。

所述mipi信號(hào)為差分?jǐn)?shù)據(jù)，包含一個(gè)時(shí)鐘差分對(duì)和兩個(gè)數(shù)據(jù)差分對(duì)。每個(gè)數(shù)據(jù)傳輸通道都有2種傳輸模式：lp(低功耗模式)和hs(高速模式)。lp模式傳輸速率為10mbit/s、信號(hào)為0～1.2v擺幅。hs模式傳輸速率可高達(dá)1gbit/s、信號(hào)為100～300mv擺幅。兩種模式混疊在一起傳輸。lp傳輸分為長(zhǎng)數(shù)據(jù)包和短數(shù)據(jù)包。長(zhǎng)數(shù)據(jù)包為圖像數(shù)據(jù)信息，短數(shù)據(jù)包為行、場(chǎng)同步等信息。

較寬的脈沖為垂直同步信號(hào)，較窄的脈沖為水平同步信號(hào)。根據(jù)兩種脈沖的寬度差異設(shè)計(jì)fpga模塊自動(dòng)提取行、垂直同步信號(hào)。當(dāng)lp通道檢測(cè)到垂直同步信號(hào)下降沿時(shí)，表示垂直同步信號(hào)開始。設(shè)置大約50個(gè)像素延時(shí)后開始接收數(shù)據(jù)。ecc為錯(cuò)誤校驗(yàn)，如果校驗(yàn)出錯(cuò)，此時(shí)產(chǎn)生誤檢，此數(shù)據(jù)包丟掉，重新開始等待垂直同步信號(hào)。ecc位之后就可以依次接收像素?cái)?shù)據(jù)，此次采集到的數(shù)據(jù)為第一行數(shù)據(jù)，接下根據(jù)水平同步信號(hào)的下降沿分別開始接收數(shù)據(jù)，接收每一行的數(shù)據(jù)。至此，實(shí)現(xiàn)了將mipi協(xié)議的接口與fpga的結(jié)合，并使用fpga直接實(shí)現(xiàn)了圖像處理功能。

當(dāng)顯示中小分辨率的視頻圖像時(shí)，視頻信號(hào)會(huì)被分配到1到4個(gè)lane的mipi數(shù)據(jù)線上送給模組，視頻分辨率越高數(shù)據(jù)量越大，其視頻信號(hào)被分配到的mipi數(shù)據(jù)線lane數(shù)也越多。當(dāng)顯示超高清分辨率的視頻圖像時(shí)，視頻數(shù)據(jù)量巨大，需要更多的lane數(shù)傳輸和更高的傳輸率，但由于mipi協(xié)議對(duì)單個(gè)標(biāo)準(zhǔn)化模組的lane數(shù)限制(1到4個(gè)lane數(shù))以及每個(gè)lane的傳輸率的限制，因此出現(xiàn)了8lane或16lanemipi模組和傳輸方式。對(duì)8lane或16lane的mipi模組的傳輸方式基本原理就是將所要顯示視頻圖像按某種方式進(jìn)行分屏處理(如左右半分屏、奇偶像素分屏等)，從而完整的視頻圖像被分為兩個(gè)或四個(gè)分屏視頻數(shù)據(jù)，相應(yīng)的，8lane或16lane的mipi模組也被分為兩個(gè)或四個(gè)子模組，為確保最大的視頻傳輸率，每個(gè)子模組自身則為4lane的標(biāo)準(zhǔn)模組，因此分屏視頻數(shù)據(jù)被對(duì)應(yīng)的傳輸給各個(gè)子模組里，之后mipi模組再將它們進(jìn) 行合并來顯示出正常畫面。

在示例性實(shí)施例中，其中所述第一面板驅(qū)動(dòng)芯片510包括：第一分辨率變換子單元，用于將具有所述第二分辨率的所述第一數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有第五分辨率的第三數(shù)據(jù)信號(hào)(scaleup算法)；其中，所述第五分辨率大于所述第二分辨率；第二分辨率變換子單元，用于將具有所述第五分辨率的所述第三數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第三分辨率的所述第一畫面數(shù)據(jù)信號(hào)(rendering算法)；其中，所述第三分辨率小于所述第五分辨率。

在示例性實(shí)施例中，其中所述第二面板驅(qū)動(dòng)芯片520包括：第三分辨率變換子單元，用于將具有所述第二分辨率的所述第二數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第五分辨率的第四數(shù)據(jù)信號(hào)(scaleup算法)；第四分辨率變換子單元，用于將具有所述第五分辨率的所述第四數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第三分辨率的所述第二畫面數(shù)據(jù)信號(hào)(rendering算法)。

在示例性實(shí)施例中，hdmi(highdefinitionmultimediainterface，高清晰度多媒體接口)，是一種數(shù)字化視頻/音頻接口技術(shù)，是適合影像傳輸?shù)膶Ｓ眯蛿?shù)字化接口，其可同時(shí)傳送音頻和影像信號(hào)高速信號(hào)。

在示例性實(shí)施例中，所述hdmibridge120將所述顯卡110輸入的視頻數(shù)據(jù)信號(hào)轉(zhuǎn)化成rgb信號(hào)、vsync、hsync、de等信號(hào)。其中vsync代表垂直同步信號(hào)，hsync代表水平同步信號(hào)。垂直同步信號(hào)，其作用主要是讓顯卡的運(yùn)算和顯示面板刷新率一致以穩(wěn)定輸出的畫面質(zhì)量。vsync有效時(shí)，接收到的信號(hào)屬于同一幀(frame)。hsync有效時(shí)，接收到的信號(hào)屬于同1行。比如，要顯示一個(gè)a×b的畫面，則有：vsync＝hsync×b，hsync＝pclk×a。所述fpga130將輸入的視頻數(shù)據(jù)信號(hào)(可以包括圖像數(shù)據(jù)和/或視頻數(shù)據(jù))一分為二(bypass1to2data)，分別送給所述第一mipi橋接芯片(mipibridge_l)140和所述第二mipi橋接芯片(mipibridge_r)150。所述第一面板驅(qū)動(dòng)芯片(sdr1，sourcedriver的簡(jiǎn)寫)510和第二面板驅(qū)動(dòng)芯片(sdr2)520，主要用于處理所述(mipibridge_l)140和所述mipibridge_r150的輸入數(shù)據(jù)，然后輸出至所述顯示面板180。

在示例性實(shí)施例中，所述mipibridge_l140和所述mipibridge_r150的傳輸速率計(jì)算公式為：

v＝h_total×v_total×fr×3×8bit×mipi_tolerance

其中，h_total×v_total為輸入所述mipibridge_l140和所述mipibridge_r150的信號(hào)的分辨率，fr代表mipi橋接芯片的幀率(framerate)，mipi_tolerance代表公差，上述公式主要根據(jù)mipibridge_l140和mipibridge_r150輸入信號(hào)來計(jì)算。

從上述公式可以得出，通過降低mipibridge_l140和mipibridge_r150輸入的信號(hào)的分辨率以利幀率的提升，而分辨率與幀率會(huì)決定mipibridge_l140和mipibridge_r150所需的傳輸速率，理論上只要不超過mipibridge_l140和mipibridge_r150傳輸速率的上限，都可以正常顯示。當(dāng)然，在此前提下，幀率越高，顯示效果越佳。

圖3為整合scaleup與rendering算法在面板驅(qū)動(dòng)芯片端(所述第一面板驅(qū)動(dòng)芯片510和所述第二面板驅(qū)動(dòng)芯片520)，將mipi輸出數(shù)據(jù)量降低至540x1920，從而能夠達(dá)到100hz的幀率。

例如，所述第一面板驅(qū)動(dòng)芯片510對(duì)所述第一數(shù)據(jù)信號(hào)首先進(jìn)行以下轉(zhuǎn)換具有第五分辨率的第三數(shù)據(jù)信號(hào)：

540x1920scaleupto1080x3840；

然后，再通過以下轉(zhuǎn)換將所述第三數(shù)據(jù)信號(hào)轉(zhuǎn)換成具有所述第三分辨率的所述第一畫面數(shù)據(jù)信號(hào)：

1080x3840renderingto720x3840。

具體的算法依不同驅(qū)動(dòng)ic廠商可能會(huì)不一樣，但原理是類似的。

雖然在圖3中，輸入的所述視頻數(shù)據(jù)信號(hào)(1080x1920)fhd，不同于圖1中的uhd(2160x3840)輸入數(shù)據(jù)，但是輸入fhd的數(shù)據(jù)，通過面板驅(qū)動(dòng)芯片端scaleup和rendering算法后，可以實(shí)現(xiàn)uhd的顯示效果。

本發(fā)明實(shí)施例中其它內(nèi)容參考上述發(fā)明實(shí)施例中的內(nèi)容，在此不再贅述。

為了更進(jìn)一步解釋取得上述發(fā)明實(shí)施例的顯示效果的原理，下面通過圖4做更詳細(xì)的解釋。

圖4示意性示出根據(jù)本發(fā)明示例實(shí)施方式的顯示裝置的框圖。

如圖4所示，該顯示裝置，采用具有排列成矩陣形的多個(gè)像素、并使電信號(hào)在各個(gè)像素上進(jìn)行顯示的顯示面板180，包括：fpga630，用于接收通過hdmi橋接芯片120接收的來自系統(tǒng)顯卡110的具有第一分辨率 (例如，1080×1920)的視頻數(shù)據(jù)信號(hào)，將所述視頻數(shù)據(jù)信號(hào)分成具有第二分辨率(例如，720×3840)的第一數(shù)據(jù)信號(hào)和第二數(shù)據(jù)信號(hào)；第一mipi橋接芯片140，所述第一mipi橋接芯片140電連接所述fpga630，用于接收所述第一數(shù)據(jù)信號(hào)；第二mipi橋接芯片150，所述第二mipi橋接芯片150電連接所述fpga630，用于接收所述第二數(shù)據(jù)信號(hào)；第一面板驅(qū)動(dòng)芯片160，其分別與所述第一mipi橋接芯片140和所述顯示面板180電連接，用于將所述第一數(shù)據(jù)信號(hào)輸入至所述顯示面板180進(jìn)行顯示；第二面板驅(qū)動(dòng)芯片170，其分別與所述第二mipi橋接芯片150和所述顯示面板180電連接，用于將所述第二數(shù)據(jù)信號(hào)輸入至所述顯示面板180進(jìn)行顯示。

在示例性實(shí)施例中，其中所述顯示面板是具有第四分辨率(例如，2160×3840)的oled顯示面板。其中，所述第二分辨率小于所述第四分辨率。

在示例性實(shí)施例中，還包括：第一存儲(chǔ)單元(ddr_l)610和第二存儲(chǔ)單元(ddr_r)620，其分別與所述視頻信號(hào)處理電路630電連接。ddr_l610和ddr_r620中存儲(chǔ)的分別是經(jīng)過scaleup和rendering算法后的屏幕的所述第一數(shù)據(jù)信號(hào)和所述第二數(shù)據(jù)信號(hào)，用于將外部數(shù)據(jù)以低速率輸入先存儲(chǔ)到ddr中，再以高速率從ddr中讀取出來。其中fpga、hdmibridge以及ddr_l、ddr_r之間是ttl接口。

在示例性實(shí)施例中，所述fpga630中具體實(shí)現(xiàn)1080×1920scaleupto2160×3840是通過補(bǔ)點(diǎn)，例如參考相鄰像素后插入增加的像素；2160×3840renderingdownto1440×3840是通過降低點(diǎn)數(shù)，例如參考相鄰像素后去掉多余的像素。具體的實(shí)現(xiàn)方法在此不作限定。

fpga(現(xiàn)場(chǎng)可編程邏輯陣列)芯片是一種可編程的半定制芯片，能實(shí)現(xiàn)多鏈路視頻數(shù)據(jù)的同步處理、并行轉(zhuǎn)換，可達(dá)到較高的性能，不僅工作穩(wěn)定、實(shí)現(xiàn)容易，而且價(jià)格便宜，避免了因使用各種專用芯片而導(dǎo)致的設(shè)計(jì)復(fù)雜、穩(wěn)定性差、設(shè)計(jì)成本高等問題。

參照?qǐng)D1、3和4，假設(shè)mipi傳輸速率是相同的，例如小于1g，根據(jù)mipi橋接芯片的輸入信號(hào)，再根據(jù)上述公式，可得：

1080×3840對(duì)應(yīng)30hz，即1080x3840x30(hz)x24/4x1.2＝895m；

720×3840對(duì)應(yīng)40hz，即720x3840x40(hz)x24/4x1.2＝796m；

540×1920對(duì)應(yīng)100hz，即540x1920x100(hz)x24/4x1.2＝746m。

其中30hz、40hz、100hz是理論值，具體應(yīng)用視實(shí)際調(diào)試而定。

圖4增加了scaleup與rendering算法在面板驅(qū)動(dòng)的系統(tǒng)端，在scaleup和rendering算法后降低了mipi橋接芯片的輸入信號(hào)的分辨率后可以提高幀率至40hz。

圖4和圖3是遞進(jìn)關(guān)系。算法整合在系統(tǒng)端和驅(qū)動(dòng)芯片端，兩者提高幀率的效果會(huì)有較大的不同，是主要受限于mipi橋接芯片的傳輸速率。當(dāng)算法整合在系統(tǒng)端時(shí)，依據(jù)圖4中mipi橋接芯片的輸入信號(hào)為720×384，而算法整合在驅(qū)動(dòng)芯片端時(shí)，依據(jù)圖3中mipi橋接芯片的輸入信號(hào)為540×1920，在mipi橋接芯片傳輸相同的數(shù)據(jù)量的前提下，算法整合在驅(qū)動(dòng)芯片端的幀率就可以提高的更高。

本發(fā)明直接在驅(qū)動(dòng)芯片端整合scaleup和rendering算法也是可以實(shí)現(xiàn)將幀率提高到100hz的，圖4的中間過程是為了更好地說明100hz是如何實(shí)現(xiàn)的。

本發(fā)明實(shí)施例中其它內(nèi)容參考上述發(fā)明實(shí)施例中的內(nèi)容，在此不再贅述。

圖5示意性示出根據(jù)本發(fā)明示例實(shí)施方式的應(yīng)用于顯示裝置的驅(qū)動(dòng)方法的流程圖。

如圖5所示，在步驟s110，通過所述接收單元接收來自系統(tǒng)顯卡的具有第一分辨率的所述視頻數(shù)據(jù)信號(hào)并將其輸入至所述分路單元。

在步驟s120，通過所述分路單元將所述視頻數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第二分辨率的所述第一數(shù)據(jù)信號(hào)和所述第二數(shù)據(jù)信號(hào)并將其輸入至所述分辨率變換單元；其中，所述第二分辨率小于所述第一分辨率。

在示例性實(shí)施例中，其中所述分路單元為fpga芯片。

在示例性實(shí)施例中，其中所述顯示裝置還包括第一mipi橋接芯片和第二mipi橋接芯片，所述第一mipi橋接芯片和所述第二mipi橋接芯片分別電連接所述fpga芯片，所述步驟120中包括：由所述第一mipi橋接芯片和所述第二mipi橋接芯片分別用于接收所述第一數(shù)據(jù)信號(hào)和所述第二數(shù)據(jù)信號(hào)。

在步驟s130，通過所述分辨率變換單元將所述第一數(shù)據(jù)信號(hào)和所述第二數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有第三分辨率的第一畫面數(shù)據(jù)信號(hào)和第二畫面數(shù)據(jù)信號(hào)并輸入至驅(qū)動(dòng)單元；其中，所述第三分辨率大于所述第一分辨率。

在示例性實(shí)施例中，其中所述分辨率變換單元包括第一面板驅(qū)動(dòng)芯片和第二面板驅(qū)動(dòng)芯片；其中，所述第一面板驅(qū)動(dòng)芯片，其分別與所述第一mipi橋接芯片和所述顯示面板電連接；所述第二面板驅(qū)動(dòng)芯片，其分別與所述第二mipi橋接芯片和所述顯示面板電連接，所述步驟130包括：由所述第一面板驅(qū)動(dòng)芯片將具有所述第二分辨率的所述第一數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第三分辨率的所述第一畫面數(shù)據(jù)信號(hào)；由所述第二面板驅(qū)動(dòng)芯片將具有所述第二分辨率的所述第二數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第三分辨率的所述第二畫面數(shù)據(jù)信號(hào)。

在示例性實(shí)施例中，其中所述第一面板驅(qū)動(dòng)芯片包括第一分辨率變換子單元和第二分辨率變換子單元，所述步驟s130包括：步驟131、通過所述第一分辨率變換子單元將具有所述第二分辨率的所述第一數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有第五分辨率的第三數(shù)據(jù)信號(hào)并將其輸入至所述第二分辨率變換子單元；其中，所述第五分辨率大于所述第二分辨率；步驟132、通過所述第二分辨率變換子單元將具有所述第五分辨率的所述第三數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第三分辨率的所述第一畫面數(shù)據(jù)信號(hào)；其中，所述第三分辨率小于所述第五分辨率。

在示例性實(shí)施例中，其中第二面板驅(qū)動(dòng)芯片包括第三分辨率變換子單元和第四分辨率變換子單元，所述步驟s130還包括：步驟133、通過所述第三分辨率變換子單元將具有所述第二分辨率的所述第二數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第五分辨率的第四數(shù)據(jù)信號(hào)并將其輸入至所述第四分辨率變換子單元；步驟134、通過所述第四分辨率變換子單元將具有所述第五分辨率的所述第四數(shù)據(jù)信號(hào)轉(zhuǎn)換為具有所述第三分辨率的所述第二畫面數(shù)據(jù)信號(hào)。

在示例性實(shí)施例中，其中所述第五分辨率可以為所述第二分辨率的4倍。

在示例性實(shí)施例中，其中所述步驟131和步驟133包括：根據(jù)所述第一數(shù)據(jù)信號(hào)和所述第二數(shù)據(jù)信號(hào)的多個(gè)相鄰像素，生成插補(bǔ)像素信號(hào)；將 所述插補(bǔ)像素信號(hào)插入所述第一數(shù)據(jù)信號(hào)和所述第二數(shù)據(jù)信號(hào)，生成所述第三數(shù)據(jù)信號(hào)和所述第四數(shù)據(jù)信號(hào)。

例如，在第一面板驅(qū)動(dòng)芯片和第二面板驅(qū)動(dòng)芯片中以寫入頻率為所述幀率分別寫入1幀的視頻/圖像數(shù)據(jù)，同時(shí)以所述幀率進(jìn)行讀出。寫入的視頻/圖像數(shù)據(jù)輸入到一中間值檢測(cè)電路及一插入電路。所述中間值檢測(cè)電路對(duì)所輸入的相鄰2幀的各像素上的中間值進(jìn)行檢測(cè)。例如，如果寫入第一面板驅(qū)動(dòng)芯片的幀的某像素位置上的像素值為200，而寫入第二面板驅(qū)動(dòng)芯片的幀在該像素位置上的像素值為100，則中間值為150。所述插入電路對(duì)寫入的2幀量的視頻/圖像數(shù)據(jù)，插入該中間值信號(hào)，作為視頻/圖像數(shù)據(jù)信號(hào)輸入至顯示面板。

當(dāng)然，本發(fā)明實(shí)施例不限定于此一種方法，可通過各種幀插值來實(shí)現(xiàn)，例如，幀重復(fù)(framerepetition)、幀平均(frameaveraging)以及運(yùn)動(dòng)補(bǔ)償幀插值(motion-compensatedframeinterpolation)。

在示例性實(shí)施例中，其中所述步驟132和步驟134包括：根據(jù)所述第三數(shù)據(jù)信號(hào)和所述第四數(shù)據(jù)信號(hào)的多個(gè)相鄰像素，確定所述第三數(shù)據(jù)信號(hào)和所述第四數(shù)據(jù)信號(hào)中多余的像素信號(hào)；將所述多余的像素信號(hào)從所述第三數(shù)據(jù)信號(hào)和所述第四數(shù)據(jù)信號(hào)中相應(yīng)的位置刪除，生成所述第一畫面數(shù)據(jù)信號(hào)和所述第二畫面數(shù)據(jù)信號(hào)。

在步驟s140，通過所述驅(qū)動(dòng)單元將所述第一畫面數(shù)據(jù)信號(hào)和所述第二畫面數(shù)據(jù)信號(hào)以一幀率輸入至顯示面板進(jìn)行顯示。

在示例性實(shí)施例中，其中所述顯示面板為具有第四分辨率的oled面板，其電連接所述驅(qū)動(dòng)單元，所述步驟140包括：由所述oled面板以接收所述第一畫面數(shù)據(jù)信號(hào)和所述第二畫面數(shù)據(jù)信號(hào)；其中，所述第四分辨率大于所述第三分辨率。

在示例性實(shí)施例中，其中所述接收單元為hdmi橋接芯片，所述hdmi橋接芯片分別與所述系統(tǒng)顯卡和所述fpga芯片電連接，所述步驟s110包括：通過所述hdmi橋接芯片接收來自所述系統(tǒng)顯卡的具有所述第一分辨率的視頻數(shù)據(jù)信號(hào)并將其輸入至所述fpga芯片中。

圖6示意性示出根據(jù)本發(fā)明示例實(shí)施方式的應(yīng)用于顯示裝置的驅(qū)動(dòng)方法的流程圖。

如圖6所示，在步驟s210，所述hdmi橋接芯片接收來自所述系統(tǒng)顯卡的具有第一分辨率的視頻數(shù)據(jù)信號(hào)，所述fpga芯片將所述視頻數(shù)據(jù)信號(hào)分成具有第二分辨率的第一數(shù)據(jù)信號(hào)和第二數(shù)據(jù)信號(hào)，將其分別輸入至所述第一mipi橋接芯片和所述第二mipi橋接芯片。

在步驟s220，通過所述第一mipi橋接芯片將所述第一數(shù)據(jù)信號(hào)輸入至第一面板驅(qū)動(dòng)芯片，通過所述第二mipi橋接芯片將所述第二數(shù)據(jù)信號(hào)輸入至所述第二面板驅(qū)動(dòng)芯片。

在步驟s230，在所述第一面板驅(qū)動(dòng)芯片中，根據(jù)所述第一數(shù)據(jù)信號(hào)的多個(gè)相鄰像素，生成第一插補(bǔ)像素信號(hào)，將所述第一插補(bǔ)像素信號(hào)插入所述第一數(shù)據(jù)信號(hào)，生成具有第五分辨率的第三數(shù)據(jù)信號(hào)；其中，所述第五分辨率大于所述第二分辨率。

在步驟s240，在所述第一面板驅(qū)動(dòng)芯片中，根據(jù)所述第三數(shù)據(jù)信號(hào)的多個(gè)相鄰像素，確定所述第三數(shù)據(jù)信號(hào)中多余的像素信號(hào)，將所述多余的像素信號(hào)從所述第三數(shù)據(jù)信號(hào)中相應(yīng)的位置刪除，生成具有第三分辨率的第一畫面數(shù)據(jù)信號(hào)；其中，所述第三分辨率小于所述第五分辨率。

在步驟s250，在所述第二面板驅(qū)動(dòng)芯片中，根據(jù)所述第二數(shù)據(jù)信號(hào)的多個(gè)相鄰像素，生成第二插補(bǔ)像素信號(hào)，將所述第二插補(bǔ)像素信號(hào)插入所述第二數(shù)據(jù)信號(hào)，生成具有所述第五分辨率的第四數(shù)據(jù)信號(hào)。

在步驟s260，在所述第二面板驅(qū)動(dòng)芯片中，根據(jù)所述第四數(shù)據(jù)信號(hào)的多個(gè)相鄰像素，確定所述第四數(shù)據(jù)信號(hào)中多余的像素信號(hào)，將所述多余的像素信號(hào)從所述第四數(shù)據(jù)信號(hào)中相應(yīng)的位置刪除，生成具有所述第三分辨率的第二畫面數(shù)據(jù)信號(hào)。

在步驟s270，將所述第一畫面數(shù)據(jù)信號(hào)和所述第二畫面數(shù)據(jù)信號(hào)輸入至所述顯示面板進(jìn)行顯示。

在示例性實(shí)施例中，上述過程中讀取或者寫入信號(hào)的幀率為100hz。

本發(fā)明實(shí)施例中其它內(nèi)容參考上述發(fā)明實(shí)施例中的內(nèi)容，在此不再贅述。

圖5和6示出根據(jù)本發(fā)明示例實(shí)施方式的應(yīng)用于顯示裝置的驅(qū)動(dòng)方法的流程圖。該方法可例如利用如圖2、3或4所示的顯示裝置實(shí)現(xiàn)，但本發(fā)明不限于此。需要注意的是，圖5和6僅是根據(jù)本發(fā)明示例實(shí)施方式的 方法所包括的處理的示意性說明，而不是限制目的。易于理解，圖5和6所示的處理并不表明或限制這些處理的時(shí)間順序。另外，也易于理解，這些處理可以是例如在多個(gè)模塊/進(jìn)程/線程中同步或異步執(zhí)行的。

通過以上的實(shí)施方式的描述，本領(lǐng)域的技術(shù)人員易于理解，這里描述的示例實(shí)施方式可以通過軟件實(shí)現(xiàn)，也可以通過軟件結(jié)合必要的硬件的方式來實(shí)現(xiàn)。因此，根據(jù)本發(fā)明實(shí)施方式的技術(shù)方案可以以軟件產(chǎn)品的形式體現(xiàn)出來，該軟件產(chǎn)品可以存儲(chǔ)在一個(gè)非易失性存儲(chǔ)介質(zhì)(可以是cd-rom，u盤，移動(dòng)硬盤等)中或網(wǎng)絡(luò)上，包括若干指令以使得一臺(tái)計(jì)算設(shè)備(可以是個(gè)人計(jì)算機(jī)、服務(wù)器、移動(dòng)終端、或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行根據(jù)本發(fā)明實(shí)施方式的方法。

本發(fā)明的顯示裝置及其驅(qū)動(dòng)方法，根據(jù)本發(fā)明的顯示裝置及其驅(qū)動(dòng)方法，針對(duì)oleduhd面板上vr(虛擬現(xiàn)實(shí))的應(yīng)用，通過整合優(yōu)化算法在顯示面板的驅(qū)動(dòng)芯片端來降低mipi傳輸數(shù)據(jù)以提高oleduhd的幀率(刷新率)，避免了由于低幀率導(dǎo)致的閃爍與拖影等影像顯示不佳的問題，提高了顯示效果。

本領(lǐng)域技術(shù)人員在考慮說明書及實(shí)踐這里公開的發(fā)明后，將容易想到本發(fā)明的其它實(shí)施方案。本申請(qǐng)旨在涵蓋本發(fā)明的任何變型、用途或者適應(yīng)性變化，這些變型、用途或者適應(yīng)性變化遵循本發(fā)明的一般性原理并包括本發(fā)明未公開的本技術(shù)領(lǐng)域中的公知常識(shí)或慣用技術(shù)手段。說明書和實(shí)施例僅被視為示例性的，本發(fā)明的真正范圍和精神由下面的權(quán)利要求指出。

以上具體地示出和描述了本發(fā)明的示例性實(shí)施方式。應(yīng)可理解的是，本發(fā)明不限于這里描述的詳細(xì)結(jié)構(gòu)、設(shè)置方式或?qū)崿F(xiàn)方法；相反，本發(fā)明意圖涵蓋包含在所附權(quán)利要求的精神和范圍內(nèi)的各種修改和等效設(shè)置。