本發明涉及微納加工、先進封裝及生物醫療領域，尤其涉及一種納米孔測序芯片及其制備方法和封裝結構。

背景技術：

1、納米孔測序技術，具有長讀長、低成本、高通量、高集成等特點，在分子檢測和基因測序等生物領域具有廣泛的應用。

2、納米孔測序技術的基本工作原理為：在充滿電解液的腔內，帶有納米級小孔的絕緣防滲膜將腔體分成2個小室，當電壓作用于電解液室，離子或其他帶電分子物質可穿過小孔，形成穩定的可檢測的離子電流，當待測分子通過電場力驅動穿過納米孔時會引起離子電流信號的時序變化，從而可以從該連續變化的離子電流信號分析出分析物的信息，包括核酸分子的序列信息等。

3、納米孔測序芯片包括光刻膠層和設置在光刻膠層的孔陣列，孔陣列中的每個單獨的孔為獨立的測序單元，因此，單張芯片上孔陣列中所形成的薄膜的數量以及穩定性對檢測的通量及質量至關重要。同時，納米孔測序芯片的成本直接關系到納米孔測序應用的終端價格，進而影響到產品的市場推廣。目前的納米孔測序芯片基本為雙層結構，如牛津納米孔公司在專利cn115803624a中公開的一些結構，這些結構形狀復雜，加工成本較高且難度大。此外，由于孔尺寸較小且光刻膠層呈疏水性，這些特性導致孔底部疏水，離子溶液難以浸潤孔底部與電極導通，使孔浸潤性不佳、導通率低，從而影響成膜率和成膜后膜的穩定性。

技術實現思路

1、為了解決上述現有技術存在的問題，本發明的目的在于提供一種納米孔測序芯片及其制備方法和封裝結構，本發明的納米孔測序芯片成本低廉、良率高，結構浸潤性好、導通率高，制備方法簡單、成膜快且成膜后薄膜的穩定性好。

2、本發明提供了如下的技術方案：

3、第一方面，本發明提供一種納米孔測序芯片，包括第一絕緣層、第二絕緣層和電極，所述的第二絕緣層設置在第一絕緣層上，所述的第二絕緣層上設有若干個陣列排布的孔；所述的孔貫穿第二絕緣層，與第一絕緣層連通；所述的電極設置在孔底部；所述的第二絕緣層上設有疏水區，所述的疏水區位于孔的上方，并環繞每個孔設置，所述的疏水區有利于膜的生成、固定及有機溶劑的儲存；所述的第二絕緣層和疏水區形成類雙層絕緣層孔序列結構；所述的孔底部設有親水改性區；所述的親水改性區通過親水改性溶液改性得到，所述的親水改性溶液選自殼聚糖溶液、多巴胺溶液、多聚賴氨酸溶液中的一種。

4、進一步地，所述陣列排布的孔彼此之間通過第二絕緣層介質進行分隔，所述孔的形狀可為圓形或不規則圖形。

5、進一步地，所述電極的形狀可為圓形或多邊形，所述電極的形狀幾何中心與第二絕緣層上孔形狀的幾何中心重合。

6、進一步地，所述的疏水區為儲油區和\或疏水改性區。所述的儲油區通過在第二絕緣層表面形成表面微觀結構得到；所述的疏水改性區通過在孔的頂部進行疏水改性得到。

7、進一步地，所述的納米孔測序芯片還包括信號傳輸組件，所述的信號傳輸組件與電極連接，用于傳輸測試信號。

8、進一步地，所述的信號傳輸組件包括電極線和芯片焊盤，所述的芯片焊盤設置在第一絕緣層或第二絕緣層的外部，所述的芯片焊盤通過電極線與電極連接。

9、優選地，所述的疏水區包括儲油區。所述的儲油區可以與第二絕緣層形成類雙層絕緣層結構，通過設計蜂窩狀的類雙層絕緣層結構，可降低微納加工時光刻膠產生的應力，可以取消芯片上外圍儲油區的設置，縮小芯片面積，降低芯片的制造成本。

10、優選地，所述的儲油區邊緣與孔邊緣之間的距離為3μm-50μm。

11、優選地，所述儲油區的高度為1μm-50μm。

12、優選地，所述的第一絕緣層為單晶硅層或玻璃層。

13、優選地，所述的第二絕緣層的材料呈疏水性；所述的第二絕緣層由光敏性絕緣材料制備得到。優選地，所述的光敏性材料選自光刻膠、uv膠和光刻膠片中的一種。

14、優選地，所述的第二絕緣層表面設有多個凸臺結構或多個凹槽結構，所述的多個凸臺結構之間的空間或多個凹槽結構形成儲油區。所述的第二絕緣層和其表面的多個凸臺結構或多個凹槽結構形成可以提高成膜穩定性的類雙層絕緣層孔結構。

15、進一步地，所述凸臺結構的形狀可為圓形、類圓形或多邊形，所述的多邊形包括規則多邊形和不規則多邊形。

16、優選地，所述的凸臺結構的形狀為六邊形，多個所述的六邊形的凸臺結構規則排列在第二絕緣層上。優選地，所述的六邊形的凸臺結構的邊距為1μm-50μm。

17、優選地，多個所述的六邊形的凸臺狀結構之間形成規則流道，所述的規則流道與六邊形的凸臺結構形成蜂窩狀結構。優選地，所述規則流道的深度為1μm-50μm。

18、進一步地，所述凹槽結構的形狀為圓形或不規則多邊形，所述的多個凹槽結構規則排列形成儲油區。優選地，所述凹槽結構的深度1μm-50μm。

19、優選地，所述的孔為圓孔結構，所述的孔的直徑為20μm-150μm。所述的孔的高度為10μm-150μm。

20、優選地，所述的疏水區包括疏水改性區，所述的疏水改性區通過疏水改性溶液進行疏水改性得到，所述的疏水改性溶液選自含氟化合物、聚硅化合物、合成碳鏈化合物中的一種。

21、優選地，所述的疏水改性溶液的質量濃度為10％-60％。

22、進一步地，所述的疏水改性包括以下步驟：

23、將疏水改性溶液滴加在第二絕緣層表面幾何中心的位置，使疏水改性溶液向四周蔓延，覆蓋第二絕緣層上表面及孔的上端而不滲入孔的底部；然后在100℃-200℃的溫度條件下加熱30min-180min，形成孔上方的疏水區。

24、優選地，所述的疏水改性溶液滴加的體積為0.5μl-5μl。

25、優選地，所述的疏水改性溶液選用含氟化合物，所述的疏水改性包括以下步驟：

26、將含氟化合物滴加至加熱裝置，在高溫作用下含氟化合物被蒸發為氣態，利用高純的氮氣或惰性氣體帶動氣態含氟化合物充斥改性環境中并均勻地沉積于第二絕緣層表面形成疏水區。

27、所述的改性環境由密閉透明的腔體構成，所述腔體的頂部設置有進氣口及排氣孔，所述的進氣口的對立面表面設置有加熱裝置及樣品承載裝置。

28、改性過程中，所述的樣品承載裝置勻速帶動待改性樣品轉動，所述的進氣口持續供應加熱氮氣或惰性氣體，所述的加熱裝置能迅速控制溫度變化。

29、進一步地，由于孔的孔徑較小，且光刻膠為疏水材料，極性液體難以浸潤至孔底部，通常需要真空或其他氣體置換等方法對其進行浸潤導通，如成都齊碳科技有限公司在專利cn215757392u中公開了使用二氧化碳置換技術對孔進行導通的技術方案；此外，對孔底部進行親水改性，可使得納米孔測序芯片在非真空或不加入其他氣體置換等方法情況下也能進行浸潤導通，但對孔進行部分親水改性難度較大。

30、因此，本發明提供一種上述納米孔測序芯片中親水改性區的制備方法，包括以下步驟：

31、s1、親水改性；用質量濃度為5％-20％的親水改性溶液浸潤孔，在溫度為20℃-50℃的條件下改性30min-180min；若親水改性溶液濃度大于本技術的范圍，溶液改性時容易出現絮狀物沉淀在芯片表面，加大后續清洗難度，并且影響孔內的浸潤效果從而影響改性效果；

32、s2、去除孔口部的親水改性溶液并保留孔底部的親水改性溶液，使孔上端恢復疏水狀態；再將其進行陳化5天以上，使孔底部在親水改性溶液的作用下形成親水改性區。

33、優選的，所述的親水改性溶液為殼聚糖溶液，所述的殼聚糖溶液改性穩定性高，效果持久，和疏水高分子材料粘附性強。所述的殼聚糖溶液的溶劑為乙酸溶液，所述的乙酸溶液通過將1mol/l的乙酸用純水稀釋100倍制備得到。

34、進一步地，去除孔口部的親水改性溶液并保留孔底部的親水改性溶液具體步驟如下：

35、將孔序列結構用純水清洗其表面并擦干，然后使其在真空吸附條件下勻速轉動并用高壓水槍沖洗其表面直至孔上部以及第二絕緣層表面的親水改性溶液清洗干凈并使孔底部殘留有親水改性溶液；再用氣槍吹干其表面的水，使第二絕緣層表面的水分去除且孔內保持濕潤狀態。

36、優選地，所述的高壓水槍的槍口與其表面的角度為15°-60°；所述的氣槍槍口與其表面的角度維持在15°-60°。

37、進一步地，所述的步驟s2中，陳化后還包括用高壓水槍再次清洗芯片，去除結晶物，然后吹干并加熱烘干水分。

38、第二方面，本發明還提供另一種納米孔測序芯片，其在第一方面所述的納米孔測序芯片的基礎上，納米孔測序芯片的信號傳輸組件還包括集成電路區和第一電極線，所述的集成電路區設置在第一絕緣層上，通過所述的第一電極線與電極連接。所述的電極線一端與芯片焊盤連接，另一端通過集成電路區以及第一電極線和電極連接。

39、進一步地，所述的第一絕緣層包括基底層和絕緣層，所述的絕緣層設置在第二絕緣層和基底層之間；所述的集成電路區位于基底層和絕緣層之間。

40、優選地，所述的電極設置在基底層上，并與第一絕緣層的外部連通，所述的第一電極線設置在基底層的內部，連接所述的電極和集成電路區。

41、進一步地，所述的第二絕緣層上多個陣列排布的孔形成孔測序區，所述的集成電路區設置在孔測序區的側面。

42、進一步地，所述的基底層包括單晶硅層，所述的集成電路區設置在單晶硅層和絕緣層之間。

43、優選地，所述的基底層還包括玻璃層，所述的單晶硅層位于玻璃層和絕緣層之間。

44、優選地，所述的集成電路區包括信號放大器(tia)、多路選擇器(mux)和模擬數字轉換器(adc)；所述的電極通過第一電極線與信號放大器連接；所述的信號放大器、多路選擇器和模擬數字轉換器依次通過第四電極線連接。

45、優選地，所述的電極接收信號后，可以通過第一電極線將電流信號傳送至信號放大器，電流信號通過信號放大器放大后再通過第四電極線傳輸給多路選擇器，通過一個多路選擇器同時接收多個電極的電流信號，再將電流信號通過第四電極線傳輸給模擬數字轉換器，模擬數字轉換器可以將電流信號轉換成數字信號后進行輸出。

46、優選地，所述的集成電路區設有多個。

47、第三方面，本發明還提供一種如第一方面所述的納米孔測序芯片的制備方法，該方法利用光的衍射特性，可以通過一次光刻曝光技術便使納米孔測序芯片加工出類雙層絕緣層孔結構，本發明中類雙層絕緣層蜂窩狀結構不僅能形成類似溫澤-凱西(wenzel-cassie)模型中的疏水結構，讓表面呈現出強大的疏水性，同時該蜂窩狀結構還可充當應力釋放區，進而無需在芯片上設置應力釋放功能區，節省芯片面積，降低成本；該方法包括以下步驟：

48、在第一絕緣層上設置電極，再在第一絕緣層表面涂布光刻膠，形成光刻膠面，根據光的衍射特性，使掩模板上的圖案轉移至第二絕緣層上，并在第二絕緣層上形成多個與電極對應連通的孔，同時形成儲油區；最后對孔的底部進行親水改性，在其底部形成親水改性區，得到納米孔測序芯片。

49、進一步的，所述的光刻膠面與電極均位于第一絕緣層的同一面，所述的掩模板制作儲油區的透光區域小于等于第二絕緣層的結構大小。

50、所述的第二絕緣層僅通過旋涂一層光刻膠且對光刻膠曝光一次制備得到，所述的第二絕緣層上層和下層呈現不同的結構，即類雙層結構。

51、優選地，所述納米孔測序芯片進行親水改性后還可以對其表面進行疏水改性，從而在孔的上端和第二絕緣層表面形成疏水改性區。所述的疏水改性區可以進一步加強第二絕緣層和孔頂部的疏水性能，提高其成膜率和成膜后膜的穩定性。所述的疏水改性通過調控疏水改性溶液的成分與劑量，使疏水改性溶液不進入/或比較少進入孔的底部，或疏水改性溶液與親水層不發生物理/化學反應，從而形成孔底部親水而孔頂部和第二絕緣層表面疏水的非對稱親疏水結構。

52、進一步地，所述的光刻曝光技術包括制備相應線寬的掩膜板，并對應調節曝光劑量。

53、進一步地，所述的光刻曝光的曝光模式可以選自真空接觸式、軟接觸式、硬接觸式和接近式曝光中的一種。

54、進一步地，所述的曝光模式為接近式曝光時，掩膜板底部與第二絕緣層之間的距離小于等于3μm。

55、進一步地，所述的曝光模式為硬接觸式或真空接觸式時，曝光劑量為常規曝光劑量的1.5倍-3倍。

56、此外，由于納米孔測序芯片需要進行封裝，而現有的封裝結構存在以下問題：1、傳統納米孔測序芯片采用pc塑料或者亞克力等外殼進行鍵合封裝，成本高且密封性較差；2、納米孔測序芯片尺寸較大，通過球柵陣列封裝(bga)和電路板進行鍵合，對設備要求較高，步驟繁瑣，成本高，良率低；3、測序芯片采用蛋白孔、緩沖溶液、芯片集中一起的運輸方式，保質期有限，使芯片保質期極短；4、市面上的一些測序芯片需要在裸片上設計應力釋放區，封裝面積過大，增大成本。

57、因此，第四方面，為解決上述問題，本發明提供一種適用于第一方面所述的納米孔測序芯片的封裝結構，包括如第一方面所述的納米孔測序芯片、第一塑封外殼、封裝框架和第一金屬引線。

58、優選的，塑封外殼上設有第一通孔，所述的封裝框架安裝在第一通孔底部，所述的封裝框架用于承載納米孔測序芯片并散熱，達到控溫及固定的效果。

59、所述的第一通孔可為開窗，所述開窗俯視圖形狀可為四邊形、圓形及不規則圖形；所述開窗上表面圖形及下表面圖形可一致/或不一致；側壁可設置為垂直/或非垂直，或垂直與非垂直交替組合。

60、所述開窗可設置為長方體、通孔、倒錐臺及不規則凹槽。

61、所述的納米孔測序芯片卡設在封裝框架內部；所述的第一通孔上端與納米孔測序芯片上表面之間形成第一儲液槽。

62、所述的信號傳輸組件為第一信號傳輸組件，所述的第一信號傳輸組件包括與孔的數量對應的第二電極線和第一芯片焊盤，所述的第一芯片焊盤設置在納米孔測序芯片的側面，所述的第二電極線設置在納米孔測序芯片的內部，所述的第一芯片焊盤通過第二電極線與電極連接；所述的封裝框架側面環繞設有多個與第一芯片焊盤對應的封裝框架焊盤；所述的第一金屬引線位于納米孔測序芯片的上方；每個所述的第一芯片焊盤和封裝框架焊盤通過第一金屬引線連接。

63、所述的塑封外殼底部外側環繞設有多個第一金屬觸點，所述的第一金屬觸點用于連接導電。

64、進一步地，所述納米孔測序芯片的孔之間形成孔測序區，所述的孔測序區完全顯露在儲液槽中，以進一步確保納米孔測序芯片的成膜率。

65、優選地，所述的第一塑封外殼通過在納米孔測序芯片外表面直接注塑而成。

66、優選地，所述第一塑封外殼還可通過機加工或壓模制作。

67、優選地，所述的第一塑封外殼的材料選自有機玻璃、傳統塑料、氧化硅-環氧樹脂混合物中的一種。

68、優選地，所述的封裝框架選自金屬框架、印制線路板(pcb)、陶瓷基板、硅基板、石英基板中的一種。

69、進一步地，所述的第一金屬觸點數量選自1-120中的一種；所述第一金屬觸點、第一芯片焊盤和封裝框架焊盤的數量均與所述孔的數量對應。優選地，所述的封裝框架為矩形或圓形結構；所述的第一塑封外殼底部形狀與封裝框架形狀保持一致。

70、第五方面，本發明還提供一種可以解決上述問題的、適用于第二方面所述納米孔測序芯片的封裝結構，其與第四方面所述的封裝結構的不同之處在于：

71、其包括如第二方面所述的納米孔測序芯片、第一塑封外殼、封裝框架和第一金屬引線。

72、所述的信號傳輸組件為第二信號傳輸組件，所述的第二信號傳輸組件包括依次連接的第一電極線、集成電路區、第三電極線和第二芯片焊盤，所述的第二芯片焊盤設置在納米孔測序芯片的側面，所述的第三電極線設置在納米孔測序芯片內部，所述的第二芯片焊盤通過第三電極線與集成電路區連接。所述的第二芯片焊盤通過第一金屬引線與封裝框架焊盤連接。第一金屬觸點、第二芯片焊盤和封裝框架焊盤的數量對應設置。

73、進一步地，所述的納米孔測序芯片中孔的數量為第二芯片焊盤數量的整數倍。

74、進一步地，該封裝結構中納米孔測序芯片中孔的數量無需與第二芯片焊盤的數量一一對應，其可以為第二芯片焊盤數量的n倍，其中n為正整數。因此，第二芯片焊盤所需的數量可以遠少于孔的數量，從而可以提高單顆芯片上孔的密度和數量，以及測序通量，進一步減小體積，降低測序成本。此外，本封裝結構可以通過集成電路區直接將實時所測的數據進行轉換，并通過第二芯片焊盤進行輸出，可以降低信號傳輸時產生的干擾。

75、第六方面，本發明還提供另一種可以解決上述問題、適用于第一方面所述的納米孔測序芯片的封裝結構，包括第一方面所述的納米孔測序芯片、第二塑封外殼、封裝基底、高分子墊片和第二金屬引線。

76、所述的納米孔測序芯片設置在封裝基底上，所述的信號傳輸組件為第一信號傳輸組件，所述的第一信號傳輸組件包括第一芯片焊盤和第二電極線，所述的第一芯片焊盤設置在納米孔測序芯片的側面，所述的第二電極線設置在納米孔測序芯片的內部，所述的第二電極線連接所述的第一芯片焊盤和電極；所述的封裝基底設置在第二塑封外殼的內部，所述的高分子墊片設置在納米孔測序芯片和第二塑封外殼之間。所述的上殼設有進液口、第二儲液槽、廢液槽、流道及閥門，所述的儲液槽和廢液槽位于上殼的底部，所述的流道用于連通第二儲液槽和廢液槽，所述的閥門位于上殼的頂部；所述的閥門用于控制流道是否連通。所述封裝基底不含高密度集成電路；所述的封裝基底設置納米孔測序芯片的一面上設有與第一芯片焊盤對應設置的基底焊盤，另一面設有陣列排列的第二金屬觸點；所述的第二金屬引線穿設在封裝基底的內部，一端連接基底焊盤，另一端連接第二金屬觸點。所述的基底焊盤位于納米孔測序芯片的外側，所述的第二金屬引線連接基底焊盤的一端延伸至封裝基底外部并與第一芯片焊盤連接。

77、優選地，所述的封裝基底為pcb。

78、進一步地，所述的第二塑封外殼包括上殼及底殼，所述的納米孔測序芯片位于上殼和底殼之間，所述的納米孔測序芯片的正面朝向上殼設置。

79、進一步地，所述的底殼上設有基底卡槽，所述的封裝基底卡設在卡槽內。

80、進一步地，所述的上殼和底殼可拆卸連接。

81、優選地，納米孔測序芯片的封裝結構還包括螺紋結構，所述上殼的側面設有第一螺紋孔；所述底殼的側面設有與第一螺紋孔對應的第二螺紋孔，所述的螺紋結構穿設在第一螺紋孔和第二螺紋孔內，通過螺紋固定連接所述的上殼及底殼。

82、進一步地，所述高分子墊片內部設有四邊形或橢圓形的第二通孔；所述的第二通孔與納米孔測序芯片上陣列排布的孔對應設置。

83、進一步地，所述的底殼置于下層，所述的底殼與封裝基底上的設置第二金屬觸點的一面貼合；所述封裝基底設置有基底焊盤的一面與高分子墊片貼合，所述的上殼覆蓋高分子墊片表面并與底殼固定連接。

84、優選地，所述的基底焊盤的數量選自120-512中的一種；所述的基底焊盤、第一芯片焊盤和第二金屬觸點的數量與孔的數量對應。

85、第七方面，本發明還提供另一種可以解決上述問題、適用于第一方面所述的納米孔測序芯片的封裝結構，其與第六方面所述的封裝結構的不同之處如下：

86、所述的封裝基底上設有集成電路模塊和貫穿所述的封裝基底的導熱模塊，所述的集成電路模塊設置在導熱模塊的側面，所述的納米孔測序芯片設置在導熱模塊上；所述封裝基底的上下兩面均設有所述的集成電路模塊；所述封裝基底的側面設有由金屬連接插件構成的數據傳輸接口，所述的底殼上設有與數據傳輸接口對應的第三通孔，所述的數據傳輸接口可以穿設在第三通孔內，并延伸至第二塑封外殼的外部。

87、第八方面，本發明還提供另一種適用于第二方面所述的納米孔測序芯片的封裝結構，其包括第二方面所述的納米孔測序芯片、第二塑封外殼、封裝基底、高分子墊片和第二金屬引線。

88、其與第六方面所述的不同之處在于：

89、所述的信號傳輸組件為第二信號傳輸組件，所述的第二信號傳輸組件包括依次連接的第一電極線、集成電路區、第三電極線和第二芯片焊盤，所述的第二芯片焊盤設置在納米孔測序芯片的側面，所述的第三電極線設置在納米孔測序芯片內部，所述的第二芯片焊盤通過第三電極線與集成電路區連接。第二芯片焊盤通過第二金屬引線與基底焊盤連接。第二金屬觸點、第二芯片焊盤和封裝框架焊盤的數量對應設置。

90、進一步地，該封裝結構可以通過集成電路區直接將實時所測的數據進行轉換，并通過第二芯片焊盤進行輸出，可以降低信號傳輸時產生的干擾；同時第二芯片焊盤所需的數量可以遠少于孔的數量，從而提高單顆芯片上孔的密度和數量，以及測序通量，進一步減小體積，降低測序成本。

91、總而言之，本發明中的金屬引線和方形扁平無引腳封裝形式，適用于多種孔數量的納米孔測序芯片，可以減小體積、降低成本，同時密封性好，降低金屬引線之間引起的串擾問題；且納米孔測序芯片可以實現分離式運輸，在運輸過程中，納米孔測序芯片不會與任何液體接觸，可以有效提高納米孔測序芯片的保質期。

92、所述的納米孔測序芯片的封裝結構可配合夾具實現手動、半自動及全自動鋪膜。

93、進一步地，本發明的納米孔測序芯片結合上述封裝方法和鋪膜方法，可以在30分鐘內現鋪現用并出實驗數據。

94、本發明具有以下技術效果：

95、本發明的納米孔測序芯片成本低廉，加工步驟少且良率高；測序芯片結構通過在孔底部形成親水改性區可以使納米孔的浸潤性好、導通率高；通過在第二絕緣層上設置疏水區，可以提高第二絕緣層表面的疏水性，從而提高油性膜的生成率和油性膜的穩定性。