非易失性存儲裝置和數(shù)據(jù)處理方法
【專利摘要】本發(fā)明提供了一種具有近/遠(yuǎn)存儲單元分組的非易失性存儲裝置和數(shù)據(jù)處理方法。一種非易失性存儲裝置包括：存儲單元陣列，指定第一存儲單元組和第二存儲單元組，第一存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離小于參考距離的第一存儲單元，第二存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離大于參考距的第二存儲單元離；以及控制邏輯，被構(gòu)造為在數(shù)據(jù)處理操作期間向第一存儲單元之中的第一目標(biāo)存儲單元提供第一字線電壓，并且向第二存儲單元之中的第二目標(biāo)存儲單元提供與第一字線電壓不同的第二字線電壓。
【專利說明】非易失性存儲裝置和數(shù)據(jù)處理方法
[0001]相關(guān)申請的交叉引用
[0002]要求于2012年8月21日提交的第10-2012-0091482號韓國專利申請的優(yōu)先權(quán)，該申請的主題通過引用全部包含于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明構(gòu)思涉及非易失性存儲裝置和數(shù)據(jù)處理方法。
【背景技術(shù)】
[0004]非易失性存儲裝置已經(jīng)變成當(dāng)代計(jì)算平臺和消費(fèi)電子裝置中的重要組件。非易失性存儲裝置在沒有被施加功率時(shí)保持所存儲數(shù)據(jù)的能力是尤為可取的品質(zhì)。非易失性存儲裝置包括只讀存儲器(ROM)、可編程ROM (PR0M)、電可編程ROM (EPR0M)、電可擦除可編程ROM (EEPROM)-包括所謂的“閃速存儲器”、相變RAM (PRAM)、磁性RAM (MRAM)、阻性RAM(RRAM)、鐵電 RAM (FRAM)等。
[0005]閃速存儲器由于其相對快速的數(shù)據(jù)訪問、低功耗和高數(shù)據(jù)存儲密度已經(jīng)被廣泛合并到許多應(yīng)用中。閃速存儲器當(dāng)前存在兩種主要類型:N0R型和NAND型。
[0006]包括所有形式的非易失性存儲器的當(dāng)代半導(dǎo)體存儲裝置包括大量的個(gè)體存儲單元。如常規(guī)理解的，非易失性存儲裝置的構(gòu)成存儲單元陣列被劃分成多個(gè)存儲塊，每個(gè)存儲塊再被劃分成多個(gè)頁，其中，每個(gè)頁包括多個(gè)存儲單元。在數(shù)據(jù)訪問操作(例如，讀、編程和擦除)和一般的非易失性存儲裝置管理期間，存儲單元陣列中的眾多存儲單元的這種邏輯劃分是非常有用的。例如，閃速存儲器可以以逐塊為基礎(chǔ)執(zhí)行擦除操作，同時(shí)以逐頁為基礎(chǔ)執(zhí)行讀操作/編程操作。
[0007]當(dāng)代非易失性存儲器中的存儲單元陣列的存儲單元通常根據(jù)“字線”和“位線”相交的矩陣來布置。在每個(gè)數(shù)據(jù)訪問操作期間，以各種方式將特定控制電壓(例如，編程電壓、讀電壓、驗(yàn)證電壓、擦除電壓、預(yù)充電電壓、禁止電壓、選擇電壓等)施加到存儲單元陣列的一個(gè)或多個(gè)字線和/或一個(gè)或多個(gè)位線。在非易失性存儲裝置執(zhí)行各種操作期間，為了施加控制電壓(一個(gè)或多個(gè))的應(yīng)用，必須顧及到多個(gè)時(shí)序方面的考慮。

【發(fā)明內(nèi)容】

[0008]在一個(gè)實(shí)施例中，本發(fā)明構(gòu)思提供了 一種非易失性存儲裝置，所述非易失性存儲裝置包括:存儲單元陣列，指定第一存儲單元組和第二存儲單元組，第一存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離小于參考距離的第一存儲單元，第二存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離大于參考距離的第二存儲單元；以及控制邏輯，被構(gòu)造為在數(shù)據(jù)處理操作期間向第一存儲單元之中的第一目標(biāo)存儲單元提供第一字線電壓，并且向第二存儲單元之中的第二目標(biāo)存儲單元提供與第一字線電壓不同的第二字線電壓。
[0009]在另一個(gè)實(shí)施例中，本發(fā)明提供了一種非易失性存儲裝置，所述非易失性存儲裝置包括:存儲單元陣列，指定第一存儲單元組和第二存儲單元組，第一存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離小于參考距離的第一存儲單元，第二存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離大于參考距離的第二存儲單元；與第一存儲單元組的存儲單元連接的第一位線組和與第二存儲單元組的存儲單元連接的第二位線組；以及控制邏輯，被構(gòu)造為在數(shù)據(jù)處理操作期間向第一位線組提供第一預(yù)充電電壓并且向第二位線組提供第二預(yù)充電電壓，第二預(yù)充電電壓的電平與第一預(yù)充電電壓的電平不同。
[0010]在另一個(gè)實(shí)施例中，本發(fā)明構(gòu)思提供了一種非易失性存儲裝置，所述非易失性存儲裝置包括:存儲單元陣列，指定第一存儲單元組和第二存儲單元組，第一存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離小于參考距離的第一存儲單元，第二存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離大于參考距離的第二存儲單元；與第一存儲單元組的存儲單元連接的第一位線組和與第二存儲單元組的存儲單元連接的第二位線組；數(shù)據(jù)輸入/輸出(I/o)單元，連接第一位線組和第二位線組；以及控制邏輯，被構(gòu)造為在數(shù)據(jù)處理操作期間控制數(shù)據(jù)I/o單元以限定用于第一位線組的第一感測時(shí)間和用于第二位線組的第二感測時(shí)間，其中，第一感測時(shí)間和第二感測時(shí)間不同。
[0011]在另一個(gè)實(shí)施例中，本發(fā)明構(gòu)思提供了一種非易失性存儲裝置，所述非易失性存儲裝置包括:存儲單元陣列，指定第一存儲單元組和第二存儲單元組，第一存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離小于參考距離的第一存儲單元，第二存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離大于參考距離的第二存儲單元；至少一個(gè)共源線驅(qū)動器，與第一存儲單元組和第二存儲單元組中的存儲單元連接并且被構(gòu)造為提供共源線電壓；以及控制邏輯，被構(gòu)造為在數(shù)據(jù)處理操作期間控制至少一個(gè)共源線(CSL)驅(qū)動器，以限定提供到第一位線組的第一 CSL電壓和提供到第二位線組的第二 CSL電壓，其中，第一 CSL電壓和第二 CSL電壓不同。
【專利附圖】

【附圖說明】
[0012]通過參考附圖考慮下面的描述，可以容易地理解本發(fā)明構(gòu)思的以上和其它目的和特征連同其制造和使用。
[0013]圖1是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲裝置的框圖。
[0014]圖2A、圖2B和圖2C是示出當(dāng)圖1的非易失性存儲裝置的相對近和遠(yuǎn)的存儲單元被編程時(shí)的閾值電壓的示圖。
[0015]圖3是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲裝置的框圖。
[0016]圖4是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲裝置可以執(zhí)行的編程驗(yàn)證方法的時(shí)序圖。
[0017]圖5是示出根據(jù)本發(fā)明構(gòu)思的另一個(gè)實(shí)施例的非易失性存儲裝置可以執(zhí)行的編程驗(yàn)證方法的時(shí)序圖。
[0018]圖6是示出根據(jù)本發(fā)明構(gòu)思的另一個(gè)實(shí)施例的非易失性存儲裝置的框圖。
[0019]圖7是示出圖6的非易失性存儲裝置可以執(zhí)行的編程驗(yàn)證方法的時(shí)序圖。
[0020]圖8是示出根據(jù)本發(fā)明構(gòu)思的又一個(gè)實(shí)施例的非易失性存儲裝置的框圖。[0021]圖9是示出針對同一編程狀態(tài)的近單元組和遠(yuǎn)單元組的各個(gè)閾值電壓分布的示圖。
[0022]圖10是示出在對圖8的非易失性存儲裝置應(yīng)用編程操作期間可以施加的一系列字線電壓的示圖。
[0023]圖11是總結(jié)根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲裝置的數(shù)據(jù)處理方法的流程圖。
[0024]圖12是進(jìn)一步示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的圖1的存儲裝置的存儲單元陣列的示圖。
[0025]圖13是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的圖12的存儲塊的一部分的頂視圖。
[0026]圖14是沿著圖13中的IV-1V’線截取的透視圖。
[0027]圖15是沿著圖13中的IV-1V’線截取的剖視圖。
[0028]圖16是示出圖15中的單元晶體管之一的放大圖。
[0029]圖17是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的在圖13的頂視圖中標(biāo)注的部分EC的等效電路。
[0030]圖18是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的可以合并非易失性存儲裝置的存儲卡系統(tǒng)的框圖。
[0031]圖19是示出應(yīng)用根據(jù)本發(fā)明構(gòu)思的可以合并存儲裝置的固態(tài)驅(qū)動(SSD)系統(tǒng)的框圖。
[0032]圖20是進(jìn)一步示出圖19的SSD控制器的框圖。
[0033]圖21是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的可以合并存儲系統(tǒng)的電子裝置的框圖。【具體實(shí)施方式】
[0034]現(xiàn)在，將參照附圖用一些額外細(xì)節(jié)描述發(fā)明構(gòu)思的實(shí)施例。然而，本發(fā)明構(gòu)思可以用各種不同形式來實(shí)施并且不應(yīng)該被解釋為僅僅局限于圖示的實(shí)施例。相反地，提供這些實(shí)施例作為示例，使得本公開將是徹底和完全的，并且將把本發(fā)明構(gòu)思的構(gòu)思充分地傳達(dá)給本領(lǐng)域的技術(shù)人員。因此，沒有針對本發(fā)明構(gòu)思的一些實(shí)施例描述已知的處理、元件和技術(shù)。除非另外指出，否則在附圖和書面描述中始終是相同的參考標(biāo)號和標(biāo)記表示相似或類似的元件。在附圖中，為了清晰起見，可以夸大層和區(qū)域的尺寸(一個(gè)或多個(gè))和相對尺寸(一個(gè)或多個(gè))。
[0035]應(yīng)該理解的是，盡管在這里可以使用術(shù)語“第一”、“第二”、“第三”等來描述各種元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分應(yīng)該不受這些術(shù)語的限制。這些術(shù)語只是用來將一個(gè)元件、組件、區(qū)域、層或部分與另一個(gè)區(qū)域、層或部分區(qū)分開來。因此，在不脫離本發(fā)明構(gòu)思的教導(dǎo)的情況下，下面討論的第一元件、組件、區(qū)域、層或部分可被命名為第二元件、組件、區(qū)域、層或部分。
[0036]在這里可以使用空間相對術(shù)語，如“之下”、“下方”、“下層的”、“下面的”、“上面的”、“上部的”等，用來容易地描述如圖中所示的一個(gè)元件或特征與其它元件(一個(gè)或多個(gè))或特征(一個(gè)或多個(gè))的關(guān)系。應(yīng)該理解的是，空間相對術(shù)語意在包含除了在附圖中描述的方位之外的裝置在使用或操作時(shí)的不同方位。例如，如果在附圖中裝置被翻轉(zhuǎn)，則被描述為在其它元件或特征“下方”、“之下”或“下面”的元件將被定位為其它元件或特征“上面”。因此，示例性術(shù)語“下方”或“下面”可包括上面和下面這兩種方位。所述裝置可被另外定位(旋轉(zhuǎn)90度或者在其它方位)，相應(yīng)地解釋這里使用的空間相對描述符。另外，還應(yīng)該理解，當(dāng)層被稱為“在”兩個(gè)層“之間”時(shí)，它可以是這兩個(gè)層之間的唯一層，或者可能還存在一個(gè)或多個(gè)中間層。
[0037]這里使用的術(shù)語僅為了描述特定實(shí)施例的目的，而不意圖限制本發(fā)明構(gòu)思。如這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。還將理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時(shí)，說明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其它特征、整體、步驟、操作、元件、組件和/或其組合。如這里所使用的，術(shù)語“和/或”包括一個(gè)或多個(gè)相關(guān)所列的項(xiàng)目的任意組合和所有組合。另外，術(shù)語“示例性”意圖指示例或例證。
[0038]應(yīng)該理解的是，當(dāng)元件或?qū)颖环Q作在另一元件或?qū)印吧稀薄ⅰ斑B接到”、“耦接到”另一元件或?qū)踊颉芭c”另一個(gè)元件或?qū)印跋噜彙睍r(shí)，該元件或?qū)涌梢灾苯釉谄渌驅(qū)由稀⒅苯舆B接到、耦接到其它元件或?qū)印⒒蛘摺芭c”其它元件或?qū)印爸苯酉噜彙保蛘呖赡艽嬖谥虚g元件或中間層。相反，當(dāng)元件被稱作“直接”在另一元件或?qū)印吧稀薄ⅰ爸苯舆B接到”、“直接耦接到”另一元件或?qū)踊蛘摺芭c”另一個(gè)元件或?qū)印爸苯酉噜彙睍r(shí)，不存在中間元件或中間層。
[0039]除非另有定義，否則這里使用的所有術(shù)語(包括技術(shù)術(shù)語和科技術(shù)語)具有與本發(fā)明構(gòu)思所屬領(lǐng)域的普通技術(shù)人員所通常理解的意思相同的意思。將進(jìn)一步理解，除非這里明確定義，否則術(shù)語例如在通用的字典中定義的術(shù)語應(yīng)該被解釋為具有與相關(guān)領(lǐng)域和/或本說明書的上下文中它們的意思相同的意思，而將不理想地或者過于正式地解釋它們的意思。
[0040]術(shù)語“所選位線”用于指示多個(gè)位線之中的與一個(gè)或多個(gè)單元晶體管連接將在電流操作期間被編程或讀取的一個(gè)特定位線或多個(gè)特定位線。術(shù)語“未選位線”用于指示多個(gè)位線之中的與一個(gè)或多個(gè)單元晶體管連接將在電流操作期間被禁止編程或禁止讀取的一個(gè)特定位線或多個(gè)特定位線。
[0041]術(shù)語“所選字線”用于指示多個(gè)字線之中的與單元晶體管連接將被編程或讀取的特定字線。術(shù)語“未選字線”用于指示多個(gè)字線之中的除了所選字線之外的剩余的一個(gè)字線或剩余的多個(gè)字線。
[0042]術(shù)語“所選存儲單元”用于指明多個(gè)存儲單元之中的因電流操作將被編程或讀取的存儲單元。術(shù)語“未選存儲單元”用于指示多個(gè)存儲單元之中的除了一個(gè)所選存儲單元或多個(gè)所選存儲單元之外的剩余的一個(gè)存儲單元或剩余的多個(gè)存儲單元。
[0043]圖1是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲裝置的框圖。參照圖1，非易失性存儲裝置100包括存儲單元陣列110、地址解碼器120、頁緩沖電路130、數(shù)據(jù)輸入/輸出(I/O)電路140、電壓發(fā)生器150和控制邏輯160。
[0044]非易失性存儲裝置100可以被構(gòu)造為根據(jù)每個(gè)存儲單元分組和編程電壓源之間的一個(gè)或多個(gè)距離(或根據(jù)距離的一個(gè)或多個(gè)范圍)來劃分存儲單元的各種分組(下文中，“存儲單元分組”或“存儲單元組”)。鑒于這種基于距離對存儲單元分組的指定，非易失性存儲裝置100可以按照存儲單元分組獨(dú)立地控制編程操作的執(zhí)行。例如，非易失性存儲裝置100可以分別獨(dú)立地限定多個(gè)存儲單元分組中的每個(gè)分組的閾值電壓電平，所述閾值電壓電平指示對應(yīng)的“編程狀態(tài)”。使用這種方法，非易失性存儲裝置100可以提高編程操作的整體速度和效率。
[0045]在本發(fā)明構(gòu)思的某些實(shí)施例中，存儲單元陣列110可以包括多個(gè)單元串。如已經(jīng)注意到的，存儲單元陣列110可以被劃分成多個(gè)存儲塊。存儲單元陣列110可以通過多個(gè)字線WL與地址解碼器120連接。存儲單元陣列110可以通過多個(gè)位線BLn和BLf與頁緩沖電路130連接。
[0046]更具體地講，在圖1中示出的實(shí)施例中，存儲器單元陣列110包括被稱作近單元組111的“第一存儲單元分組”以及被稱作遠(yuǎn)單元組112的“第二存儲單元分組”。近單元組111和遠(yuǎn)單元組112可以共用一個(gè)或多個(gè)字線。近單元組111和遠(yuǎn)單元組112將包括多個(gè)存儲器串。
[0047]在圖1的圖示示例中，近單元組111和遠(yuǎn)單元組112根據(jù)在字線方向上測得的與地址解碼器120的“參考距離”被彼此分開。近單元組111包括相對“靠近”地址解碼器120的存儲器串(也就是說，小于與地址解碼器120的參考距離)，而遠(yuǎn)單元組112包括相對“遠(yuǎn)離”地址解碼器120的存儲器串(也就是說，大于與地址解碼器的參考距離)。因此，術(shù)語“近”和“遠(yuǎn)”是相對術(shù)語，可以在參考距離的背景下進(jìn)行理解。
[0048]注意的是，將在控制邏輯160的控制下，相對于針對相同“編程狀態(tài)”(例如，從I位存儲單元的編程數(shù)據(jù)狀態(tài)“I”和“O”中選擇的一個(gè)編程狀態(tài)，或者從2位存儲單元的編程狀態(tài)“00”、“10”、“01”和“11”中選擇的一個(gè)編程狀態(tài))的不同目標(biāo)閾值電壓，使用公共編程操作對近單元組111和遠(yuǎn)單元組112中的各個(gè)存儲單元進(jìn)行編程。
[0049]為了便于說明，圖1的實(shí)施例示出存儲單元陣列110只被劃分成兩(2)個(gè)存儲單元分組。然而，本領(lǐng)域的技術(shù)人員將認(rèn)識到，本發(fā)明構(gòu)思不限于這種特定構(gòu)造。可以使用兩
(2)個(gè)或更多個(gè)參考距離，將存儲單元陣列110邏輯劃分成三(3)個(gè)或更多個(gè)存儲單元分組。另外注意的是，圖1的描述中標(biāo)注的參考距離是在字線方向上相對于地址解碼器120定義的。然而，這只是定義參考距離的一個(gè)示例。在本發(fā)明構(gòu)思的其它實(shí)施例中，可以使用其它定義作為有利的優(yōu)勢。
[0050]如常規(guī)理解的，地址解碼器120可以在控制邏輯160的控制下選擇存儲單元陣列110中的存儲塊中的一個(gè)，并且選擇所選存儲塊中的一個(gè)或多個(gè)字線。地址解碼器120然后可以向所選存儲塊的所選字線(一個(gè)或多個(gè))施加控制電壓。
[0051]例如，在編程操作期間，地址解碼器120可以向所選字線順序地提供編程電壓和驗(yàn)證電壓，并且還向未選字線提供選通電壓(pass voltage)。在讀操作期間，地址解碼器120可以向所選字線提供選擇讀電壓并且向未選字線提供未選讀電壓。
[0052]頁緩沖電路130可以根據(jù)操作模式作為寫驅(qū)動器或感測放大器來操作。在編程操作期間，頁緩沖電路130可以向存儲單元陣列110的位線提供與待編程的“編程數(shù)據(jù)”對應(yīng)的位線電壓。在讀操作期間，頁緩沖電路130可以通過位線感測并鎖存存儲在所選存儲單元中的“讀數(shù)據(jù)”，并且將經(jīng)過鎖存的讀數(shù)據(jù)傳送到數(shù)據(jù)I/O電路140。
[0053]在圖1的圖示實(shí)施例中，頁緩沖電路130包括近頁緩沖單元131和遠(yuǎn)頁緩沖單元132。近頁緩沖單元131連接到與近單元組111中指定的存儲單元連接的第一組位線BLn,并且遠(yuǎn)頁緩沖單元132連接到與遠(yuǎn)單元組112中指定的存儲單元連接的第二組位線BLf。
[0054]近頁緩沖單元131可以用于響應(yīng)于從控制邏輯160接收的近控制信號Nctrl，處理被編程至近單元組111/從近單元組111讀取的編程/讀數(shù)據(jù)(DATA)，并且遠(yuǎn)頁緩沖單元132可以用于響應(yīng)于從控制邏輯160接收的遠(yuǎn)控制信號Fctrl，處理被編程至遠(yuǎn)單元組112/從遠(yuǎn)單元組112讀取的編程/讀數(shù)據(jù)。
[0055]在某些實(shí)施例中，近頁緩沖單元131和遠(yuǎn)頁緩沖電路132可以分別包括多個(gè)頁緩沖器，每個(gè)頁緩沖器分別對應(yīng)于多個(gè)位線中的一個(gè)。每個(gè)頁緩沖器可以被構(gòu)造為響應(yīng)于從控制邏輯160接收的控制信號來調(diào)節(jié)對應(yīng)位線上的預(yù)充電電壓電平或預(yù)充電電壓的“調(diào)試時(shí)間(develop time)”。
[0056]數(shù)據(jù)I/O電路140可以用于在編程操作期間向頁緩沖電路130提供編程數(shù)據(jù)，并且在讀操作期間將來自頁緩沖電路130的讀數(shù)據(jù)輸出到外部裝置。數(shù)據(jù)I/O電路140還用于將輸入地址和/或命令傳送到控制邏輯160。地址解碼器120、頁緩沖電路130和電壓發(fā)生器150可以被理解為在編程操作期間向存儲單元陣列110提供編程數(shù)據(jù)的數(shù)據(jù)I/O單
J Li ο
[0057]這里，電壓發(fā)生器150可以從外部裝置接收功率信號PWR，以產(chǎn)生編程數(shù)據(jù)或?qū)懭霐?shù)據(jù)所需的字線電壓。通常字線電壓通過地址解碼器120被施加到存儲單元陣列110。
[0058]控制邏輯160可以用于響應(yīng)于外部施加的各種地址ADDR、控制CTRL和/或命令CMD信號(一個(gè)或多個(gè))控制非易失性存儲裝置100執(zhí)行的編程操作、讀操作和擦除操作。因此，控制邏輯160可以用于控制地址解碼器120、頁緩沖電路130、數(shù)據(jù)I/O電路140和電壓發(fā)生器150。
[0059]在數(shù)據(jù)處理操作(例如，編程操作或讀操作)期間，控制邏輯160可以使用近控制信號Nctrl和遠(yuǎn)控制信號Fctrl獨(dú)立地控制近頁緩沖單元131和遠(yuǎn)頁緩沖單元132的操作。在控制邏輯160的控制下，近單元組111和遠(yuǎn)單元組112可以被編程為針對相同的編程狀態(tài)具有不同的閾值電壓電平。結(jié)果，與被編程為編程狀態(tài)的遠(yuǎn)單元組112的存儲單元相比，被編程為相同編程狀態(tài)的近單元組111的存儲單元將出現(xiàn)各自不同的閾值電壓分布。這些不同的閾值電壓分布將針對相同的編程狀態(tài)具有不同的下限值。
[0060]在編程操作期間，地址解碼器120將向所選字線施加編程電壓。編程電壓可以沿著所選字線與所選存儲單元進(jìn)行通信的速度(以下的“編程速度”)將根據(jù)地址解碼器120(即，編程電壓源)與所選存儲單元的分離距離而有所不同。事實(shí)上，所選存儲單元的編程速度與編程電壓源和所選存儲單元的分離距離成反比。因此，近單元組111中指定的存儲單元的編程速度將比遠(yuǎn)單元組112中指定的存儲單元的編程速度快。
[0061]如果被分配用于執(zhí)行編程操作的時(shí)間相對短，則由于編程速度的差異，導(dǎo)致相對于近單元組111的存儲單元，遠(yuǎn)單元組112中的存儲單元可能沒有被充足供應(yīng)編程電壓。因此，使用傳統(tǒng)的編程技術(shù)，遠(yuǎn)單元組112中的存儲單元中的部分或全部可能需要一個(gè)或多個(gè)額外的編程迭代(或編程循環(huán)(一個(gè)或多個(gè)))來達(dá)到與近單元組111中的存儲單元相同的目標(biāo)編程電壓。這樣的后果是，存儲系統(tǒng)的整體速度和效率降低。
[0062]然而，本發(fā)明構(gòu)思的某些實(shí)施例認(rèn)識到，在向所選字線施加相同編程電壓的情況下，與遠(yuǎn)單元組112的編程電壓關(guān)聯(lián)的閾值電壓分布的下限值應(yīng)該比與近單元組111的編程電壓關(guān)聯(lián)的閾值電壓分布的下限值低。這種方法避免了常規(guī)可能必須的額外編程迭代。
[0063]也就是說，為了補(bǔ)償存儲單元組111和112之間的編程速度差異，圖1的非易失性存儲裝置100可以針對近單元組111和遠(yuǎn)單元組112中每個(gè)的相同編程狀態(tài)應(yīng)用不同的編程驗(yàn)證操作。使用經(jīng)過更好定義、不同的編程驗(yàn)證操作，可以在針對相同編程狀態(tài)的不同閾值電壓分布的不同下限值的情況下，對近單元組111和遠(yuǎn)單元組112成功進(jìn)行編程。以類似方法，非易失性存儲裝置100可以在隨后的讀操作期間向近單元組111和遠(yuǎn)單元組112施加不同的讀電壓。
[0064]在本發(fā)明構(gòu)思的某些實(shí)施例中，像圖1中的顯示的一樣，在非易失性存儲裝置100執(zhí)行的編程驗(yàn)證操作期間，向遠(yuǎn)單元組112的存儲單元施加的預(yù)充電電壓可以低于向近單元組111的存儲單元施加的預(yù)充電電壓，因?yàn)樵诜且资源鎯ρb置100中，通過減小預(yù)充電電壓電平來將更遠(yuǎn)離地址解碼器120的存儲單元編程為更低的目標(biāo)編程電壓。
[0065]就這點(diǎn)而言，非易失性存儲裝置100可以根據(jù)閾值電壓電平向近單元組111和遠(yuǎn)單元組112施加不同的讀電壓。在非易失性存儲裝置100中，在讀操作期間，通過減小向更遠(yuǎn)離地址解碼器120的存儲單元施加的預(yù)充電電壓，可以對具有不同閾值電壓的存儲單元進(jìn)行區(qū)別對待，以使其具有相同的編程狀態(tài)。
[0066]在本發(fā)明構(gòu)思的其它實(shí)施例中，在非易失性存儲裝置100執(zhí)行的編程驗(yàn)證操作期間，近單元組111的調(diào)試時(shí)間可以不同于遠(yuǎn)單元組112的調(diào)試時(shí)間。也就是說，遠(yuǎn)單元組112的第一調(diào)試時(shí)間可以比近單元組111的第二調(diào)試時(shí)間短。通過縮短調(diào)試時(shí)間，可以將更遠(yuǎn)離地址編碼器120的存儲單元編程為更低的目標(biāo)編程電壓。
[0067]就這點(diǎn)而言，非易失性存儲裝置100可以根據(jù)閾值電壓電平針對近單元組111和遠(yuǎn)單元組112提供不同的讀操作。在讀操作期間，通過縮短更遠(yuǎn)離地址解碼器120的存儲單元的調(diào)試時(shí)間，可以對具有不同閾值電壓的存儲單元進(jìn)行區(qū)別對待，以使其具有相同的編程狀態(tài)。
[0068]在非易失性存儲裝置100中，由于在相對長的時(shí)間內(nèi)不需要向遠(yuǎn)單元組112中指定的存儲單元施加編程電壓，因此可以縮短整體編程操作執(zhí)行時(shí)間。另外，由于遠(yuǎn)單元組112中指定的存儲單元的給定目標(biāo)編程電壓電平低于近單元組111中指定的存儲單元的給定目標(biāo)編程電壓電平，因此可能不需要增大遠(yuǎn)單元組112中的存儲單元的閾值電壓常規(guī)所需的額外編程迭代。因?yàn)榫幊痰?或循環(huán))的次數(shù)減少，所以非易失性存儲裝置100可以縮短整體編程時(shí)間并且降低編程干擾的可能性。
[0069]圖2A、圖2B和圖2C是示出當(dāng)圖1的非易失性存儲裝置中的相對近的存儲單元和遠(yuǎn)的存儲單元被編程時(shí)的閾值電壓的示圖。在圖2A、圖2B和圖2C中，水平軸指示閾值電壓電平，并且垂直軸指示各個(gè)閾值電壓分布內(nèi)填充的多個(gè)經(jīng)過編程的單元。
[0070]圖2A是示出當(dāng)在足以對遠(yuǎn)存儲單元進(jìn)行編程的相對長的編程執(zhí)行時(shí)間段期間施加編程電壓時(shí)，近存儲單元和遠(yuǎn)存儲單元的閾值電壓分布的示圖。因此，如果編程執(zhí)行時(shí)間長得足以允許對甚至最遠(yuǎn)的存儲單元成功進(jìn)行編程，則單個(gè)(或非常有限窄的一組)編程驗(yàn)證電壓可以用于精確地區(qū)別對待存儲單元的編程狀態(tài)而不管它們的相對編程速度差異如何，因?yàn)榻鼏卧拈撝惦妷悍植?1與遠(yuǎn)單元的閾值電壓分布12幾乎相同。
[0071]然而，相對長的編程執(zhí)行時(shí)間將使執(zhí)行編程操作所需的整體時(shí)間延長，并且相對長的編程執(zhí)行時(shí)間增加了編程干擾的可能性。
[0072]圖2B是示出當(dāng)在相對短的編程執(zhí)行時(shí)間期間施加編程電壓時(shí)近單元和遠(yuǎn)單元的閾值電壓分布的不圖。
[0073]由于編程執(zhí)行時(shí)間相對短，因此可以縮短執(zhí)行編程操作所需的整體時(shí)間，并且可以降低編程干擾的可能性。然而，因?yàn)榫幊虉?zhí)行時(shí)間縮短，所以單個(gè)(或者非常有限窄的一組)編程驗(yàn)證電壓可以證實(shí)由于固有的編程速度差異導(dǎo)致不足以精確地區(qū)別對待近單元和遠(yuǎn)單元。注意的是，與遠(yuǎn)單元關(guān)聯(lián)的閾值電壓分布22的下限值比與近單元關(guān)聯(lián)的閾值電壓分布21的下限值低得多。
[0074]因此，可以增加編程循環(huán)的次數(shù)來形成像圖2A的閾值電壓分布12 —樣的近單元的閾值電壓分布22。增加編程循環(huán)的次數(shù)將造成執(zhí)行編程操作所需的時(shí)間整體延長。另夕卜，因?yàn)榫幊萄h(huán)的次數(shù)增加，所以可以向遠(yuǎn)單元施加更高的編程電壓。因此，編程干擾可能增多。
[0075]圖2C示出當(dāng)完成近單元和遠(yuǎn)單元的編程時(shí)(S卩，在額外的編程迭代之后)的閾值電壓分布。參照圖2C，在編程完成時(shí)，針對相同的編程狀態(tài)，近單元和遠(yuǎn)單元的閾值電壓分布22,31的下限值可以不同。
[0076]相比之下，根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲裝置將被構(gòu)造為針對相同的編程狀態(tài)根據(jù)不同的閾值電壓電平對近單元和遠(yuǎn)單元進(jìn)行編程。以此方式，這種非易失性存儲裝置可以防止給定的編程驗(yàn)證電壓不足以區(qū)別對待近單元和遠(yuǎn)單元。
[0077]通過以上描述，可以縮短編程操作的編程執(zhí)行時(shí)間。另外，由于遠(yuǎn)單元的目標(biāo)編程電壓電平低于近單元的目標(biāo)編程電壓電平，因此可能不需要用于增大遠(yuǎn)單元的閾值電壓的額外編程循環(huán)。因?yàn)榫幊萄h(huán)的次數(shù)減少，所以非易失性存儲裝置可以縮短編程時(shí)間并且減少編程干擾。
[0078]圖3是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲裝置的框圖。參照圖3，非易失性存儲裝置200包括存儲單元陣列210、地址解碼器220、共源線驅(qū)動器221、頁緩沖電路230、數(shù)據(jù)I/O電路240、電壓發(fā)生器250和控制邏輯260。
[0079]共源線驅(qū)動器221可以通過共源線CSL與存儲單元陣列210連接。共源線驅(qū)動器221可以向共源線CSL施加共源線電壓。
[0080]除了 CSL驅(qū)動器221、頁緩沖電路230和控制邏輯260之外，圖3的非易失性存儲裝置200可以具有與圖1的非易失性存儲裝置100基本上相同的結(jié)構(gòu)。因此，將省略重復(fù)的組件描述。
[0081]存儲單元陣列210可以包括近單元組211和遠(yuǎn)單元組212。近單元組211和遠(yuǎn)單元組212可以包括多個(gè)存儲器串。在圖3中，圖示的示例是近單元組211和遠(yuǎn)單元組212中的每個(gè)包括一個(gè)存儲器串。存儲器串STl可以包括串選擇晶體管SSTl、多個(gè)存儲單元MClI至MCln和柵選擇晶體管GSTl，并且存儲器串ST2可以包括串選擇晶體管SST2、多個(gè)存儲單元MC21至MC2n和柵選擇晶體管GST2。
[0082]非易失性存儲裝置200可以通過補(bǔ)償與地址解碼器220有不同距離的存儲器串STl和ST2之間的編程速度差異來提高編程操作效率。例如，在編程驗(yàn)證操作期間，非易失性存儲裝置200可以向與近單元組211和遠(yuǎn)單元組212連接的位線提供不同的預(yù)充電電壓電平。在其它實(shí)施例中，在編程驗(yàn)證操作期間，非易失性存儲裝置200可以進(jìn)行操作，使得近單元組211和遠(yuǎn)單元組212的調(diào)試時(shí)間互不相同。
[0083]頁緩沖電路230可以包括近頁緩沖單元231和遠(yuǎn)頁緩沖單元232。近頁緩沖單元231和遠(yuǎn)頁緩沖單元232中的每個(gè)可以包括分別與位線連接的多個(gè)頁緩沖器。在圖3中，只詳細(xì)圖示了一個(gè)頁緩沖器。頁緩沖器可以包括預(yù)充電電路231a、開關(guān)電路231b和感測和鎖存電路231c。[0084]頁緩沖器的預(yù)充電電路231a、開關(guān)電路231b以及感測和鎖存電路231c可以響應(yīng)于控制邏輯260的控制信號Nctrl和Fctrl進(jìn)行操作。近頁緩沖單元231中的頁緩沖器可以響應(yīng)于控制信號Nctrl進(jìn)行操作，并且遠(yuǎn)頁緩沖單元232中的頁緩沖器可以響應(yīng)于控制信號Fctrl進(jìn)行操作。控制信號Nctrl和Fctrl可以包括負(fù)載信號Load、位線電壓控制信號BLSHF、位線選擇信號BLSLT、屏蔽信號SHLD等等。
[0085]預(yù)充電電路321a可以向感測節(jié)點(diǎn)SO節(jié)點(diǎn)供應(yīng)預(yù)充電電壓。預(yù)充電電路321a可以包括根據(jù)負(fù)載信號Load導(dǎo)通或截止的晶體管Tpre。
[0086]開關(guān)電路231b可以包括晶體管Ml、M2和M3。晶體管Ml可以響應(yīng)于位線電壓控制信號BLSHF將位線預(yù)充電至預(yù)定的電壓電平。晶體管M2可以響應(yīng)于位線選擇信號BLSLT選擇位線。晶體管M3可以響應(yīng)于屏蔽信號SHLD將頁緩沖器放電。
[0087]感測和鎖存電路231c可以檢測感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓電平。可以根據(jù)檢測到的感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓電平來鎖存數(shù)據(jù)。感測和鎖存電路231c可以包括鎖存器LA和晶體管Tl至T4。感測和鎖存電路231c可以響應(yīng)于控制邏輯260的控制信號Set (設(shè)置)、Refresh (刷新)和Reset (重置)進(jìn)行操作。
[0088]下文中，將參照圖4和圖5描述根據(jù)本發(fā)明構(gòu)思的實(shí)施例的可以使用頁緩沖電路230執(zhí)行的編程驗(yàn)證方法。
[0089]圖4是進(jìn)一步示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲裝置可以使用的編程驗(yàn)證方法的時(shí)序圖。針對圖3以各種方式描述的信號之中的信號(圖4中未示出)可以在編程驗(yàn)證操作期間轉(zhuǎn)變至地電平。使用圖4的編程驗(yàn)證方法，可以向連接在近單元組211和遠(yuǎn)單元組212之間的位線施加不同電平的預(yù)充電電壓。
[0090]在編程驗(yàn)證操作期間，可以向所選字線施加驗(yàn)證電壓Vvf，并且可以向共源線CSL施加共源線電壓Vcsl。
[0091]在編程驗(yàn)證操作期間，與所選位線連接的晶體管M2可以導(dǎo)通。位線選擇信號BLSLT可以具有電源電壓電平，以使晶體管M2導(dǎo)通。
[0092]在預(yù)充電時(shí)間段tl至t2期間，預(yù)充電電路231a可以導(dǎo)通，以對感測節(jié)點(diǎn)SO節(jié)點(diǎn)進(jìn)行預(yù)充電。為此，預(yù)充電控制信號LOAD可以轉(zhuǎn)變至地電壓電平。可以響應(yīng)于預(yù)充電控制信號LOAD用電源電壓Vdd對感測節(jié)點(diǎn)SO節(jié)點(diǎn)進(jìn)行預(yù)充電。
[0093]位線電壓控制信號BLSHF可以被設(shè)置成預(yù)定的電壓電平以對與感測節(jié)點(diǎn)SO節(jié)點(diǎn)連接的位線進(jìn)行預(yù)充電。可以響應(yīng)于位線電壓控制信號BLSHF用預(yù)定的位線電壓對位線進(jìn)行預(yù)充電。可以一直執(zhí)行對位線的預(yù)充電，直到預(yù)充電電路231a截止為止。
[0094]在調(diào)試時(shí)間段t2至t3期間，預(yù)充電電路231a可以截止。可以通過具有電源電壓電平的預(yù)充電控制信號LOAD將預(yù)充電電路231a截止。
[0095]由于預(yù)充電電路231a截止并且開關(guān)電路231b的晶體管Ml和M2保持導(dǎo)通狀態(tài)，因此感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓可以根據(jù)所選存儲單元的編程狀態(tài)而降低。例如，當(dāng)所選存儲單元是導(dǎo)通單元時(shí)，感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓可以向著位線電壓電平快速降低。當(dāng)所選存儲單元是導(dǎo)通單元時(shí)，感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓可以因截止單元泄露而緩慢降低。
[0096]在鎖存時(shí)間段t3至t4期間，感測和鎖存電路231c可以檢測感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓電平，并且可以啟動重置信號Reset。可以根據(jù)檢測到的感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓電平來鎖存數(shù)據(jù)。[0097]采用本發(fā)明構(gòu)思的編程驗(yàn)證方法，在控制邏輯260的控制下，可以用不同電平的預(yù)充電電壓對與近單元組211和遠(yuǎn)單元組212連接的位線進(jìn)行預(yù)充電。
[0098]在預(yù)充電時(shí)間段tl至t2期間，與近單元組211對應(yīng)的位線電壓控制信號BLSHF可以具有近預(yù)充電電壓Vprel，并且與遠(yuǎn)單元組212對應(yīng)的位線電壓控制信號BLSHF可以具有遠(yuǎn)預(yù)充電電壓Vpre2。
[0099]可以響應(yīng)于位線電壓控制信號BLSHF用近位線電壓Vbll對與近單元組211對應(yīng)的位線進(jìn)行預(yù)充電。可以用遠(yuǎn)位線電壓Vbl2對與遠(yuǎn)單元組212對應(yīng)的位線進(jìn)行預(yù)充電。這里，近位線電壓Vbll可以高于遠(yuǎn)位線電壓Vbl2。
[0100]隨著位線預(yù)充電電壓降低，流經(jīng)存儲單元的電流量可能減小。在這種情況下，感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓可以更加緩慢地降低。由于遠(yuǎn)位線電壓Vbl2低于近位線電壓Vbll，因此單元電流的減小可以使測得的遠(yuǎn)單元組212的閾值電壓高于實(shí)際的閾值電壓。因此，盡管使用相同的驗(yàn)證電壓，但遠(yuǎn)單元組212可以被編程為具有比近單元組211的閾值電壓分布的下限值低的閾值電壓分布的下限值。
[0101]可以在相對短的編程執(zhí)行時(shí)間期間執(zhí)行根據(jù)本發(fā)明構(gòu)思的實(shí)施例的編程操作。另夕卜，由于遠(yuǎn)單元的目標(biāo)編程電壓電平低于近單元的目標(biāo)編程電壓電平，因此不需要增大遠(yuǎn)單元的閾值電壓常規(guī)所需的額外編程循環(huán)。因?yàn)榫幊萄h(huán)的次數(shù)減少，所以非易失性存儲裝置將縮短整體編程時(shí)間并且降低編程干擾的可能性。
[0102]圖5是示出根據(jù)本發(fā)明構(gòu)思的另一個(gè)實(shí)施例的非易失性存儲裝置的編程驗(yàn)證方法的時(shí)序圖。針對圖3描述的信號之中的信號(圖5中未示出)可以在編程驗(yàn)證操作期間轉(zhuǎn)變至地電平。使用圖5的編程驗(yàn)證方法，非易失性存儲裝置200可以獨(dú)立地控制連接在近單元組211和遠(yuǎn)單元組212之間的位線各自的調(diào)試時(shí)間。
[0103]在編程驗(yàn)證操作期間，可以向所選字線施加驗(yàn)證電壓Vvf，并且可以向共源線CSL施加共源線電壓Vcsl。
[0104]在編程驗(yàn)證操作期間，與所選位線連接的晶體管M2可以導(dǎo)通。位線選擇信號BLSLT可以具有電源電壓電平，以導(dǎo)通晶體管M2。
[0105]在預(yù)充電時(shí)間段tl至t2期間，預(yù)充電電路231a可以導(dǎo)通，以對感測節(jié)點(diǎn)SO節(jié)點(diǎn)進(jìn)行預(yù)充電。為此，預(yù)充電控制信號LOAD可以轉(zhuǎn)變至地電壓電平。可以響應(yīng)于預(yù)充電控制信號LOAD用電源電壓Vdd對感測節(jié)點(diǎn)SO節(jié)點(diǎn)進(jìn)行預(yù)充電。
[0106]位線電壓控制信號BLSHF可以被設(shè)置成位線預(yù)充電電壓電平Vpre以對與感測節(jié)點(diǎn)SO節(jié)點(diǎn)連接的位線進(jìn)行預(yù)充電。可以響應(yīng)于位線電壓控制信號BLSHF用位線電壓Vbl對位線進(jìn)行預(yù)充電。可以一直執(zhí)行對位線的預(yù)充電，直到預(yù)充電電路231a截止為止。
[0107]在調(diào)試時(shí)間段t2至t3期間，預(yù)充電電路231a可以截止。可以通過具有電源電壓電平的預(yù)充電控制信號LOAD將預(yù)充電電路231a截止。
[0108]由于預(yù)充電電路231a截止并且開關(guān)電路231b的晶體管Ml和M2保持導(dǎo)通狀態(tài)，因此感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓可以根據(jù)所選存儲單元的編程狀態(tài)而降低。例如，當(dāng)所選存儲單元是導(dǎo)通單元時(shí)，感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓可以向著位線電壓電平快速降低。當(dāng)所選存儲單元是導(dǎo)通單元時(shí)，感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓可以因截止單元泄露而緩慢降低。
[0109]在鎖存時(shí)間段期間，感測和鎖存電路231c可以檢測感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓電平，并且可以啟動重置信號Reset。可以根據(jù)檢測到的感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓電平來鎖存數(shù)據(jù)。
[0110]采用本發(fā)明構(gòu)思的編程驗(yàn)證方法，與近單元組211和遠(yuǎn)單元組212連接的位線的調(diào)試時(shí)間可以不同。
[0111]可以在近調(diào)試時(shí)間t2至t3n期間感測與近單元組211連接的位線。可以在遠(yuǎn)調(diào)試時(shí)間t2至t3f期間感測與遠(yuǎn)單元組212連接的位線。這里，遠(yuǎn)調(diào)試時(shí)間t2至t3f可以比近調(diào)試時(shí)間t2至t3n短。
[0112]因?yàn)檎{(diào)試時(shí)間縮短，所以從感測節(jié)點(diǎn)SO節(jié)點(diǎn)流向位線的電流量可以減小。在這種情況下，感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓可以更加緩慢地減小。由于遠(yuǎn)調(diào)試時(shí)間t2至t3f比近調(diào)試時(shí)間t2至t3n短，因此單元電流的減小可以使測得的遠(yuǎn)單元組212的閾值電壓高于實(shí)際的閾值電壓。因此，盡管使用相同的驗(yàn)證電壓，但遠(yuǎn)單元組212可以被編程為具有比近單元組211的閾值電壓分布的下限值低的閾值電壓分布的下限值。
[0113]可以在短的編程執(zhí)行時(shí)間期間執(zhí)行根據(jù)本發(fā)明構(gòu)思的實(shí)施例的編程操作。另外，由于遠(yuǎn)單元的目標(biāo)編程電壓電平低于近單元的目標(biāo)編程電壓電平，因此可能不需要用于增大遠(yuǎn)單元的閾值電壓的額外編程循環(huán)。因?yàn)榫幊萄h(huán)的次數(shù)減少，所以非易失性存儲裝置可以縮短編程時(shí)間并且可以減少編程干擾。
[0114]圖6是示出根據(jù)本發(fā)明構(gòu)思的另一個(gè)實(shí)施例的非易失性存儲裝置的框圖。參照圖6，非易失性存儲裝置300可以包括存儲單元陣列310、地址解碼器320、第一共源線驅(qū)動器321和第二共源線驅(qū)動器332、頁緩沖電路340、數(shù)據(jù)I/O電路350、電壓發(fā)生器360和控制邏輯370。存儲單元陣列310可以包括近單元組311和遠(yuǎn)單元組312。
[0115]在圖6中，數(shù)據(jù)I/O電路350和電壓發(fā)生器360可以與圖1中的數(shù)據(jù)I/O電路140和電壓發(fā)生器150相同。因此，省略重復(fù)的描述。
[0116]在編程驗(yàn)證操作中，非易失性存儲裝置300可以向近單元組311和遠(yuǎn)單元組312提供不同電平的共源線電壓。采用這個(gè)編程驗(yàn)證操作，由于存儲單元和地址解碼器320之間的距離不同，因此可以校正所產(chǎn)生的存儲單元之間的編程速度差異。因此，可以提高編程效率。
[0117]存儲單元陣列310可以通過字線或選擇線與地址解碼器320連接。存儲單元陣列310可以通過位線與頁緩沖電路340連接。
[0118]存儲單元陣列310可以包括近單元組311和遠(yuǎn)單元組312。近單元組311和遠(yuǎn)單元組312可以共用同一字線。近單元組311和遠(yuǎn)單元組312可以包括多個(gè)存儲器串。
[0119]近單元組311可以通過第一共源線CSLl與第一共源線驅(qū)動器331連接，并且遠(yuǎn)單元組312可以通過第二共源線CSL2與第二共源線驅(qū)動器332連接。
[0120]地址解碼器320可以響應(yīng)于控制邏輯370的控制，選擇存儲單元陣列310中的存儲塊中的一個(gè)。地址解碼器320可以選擇所選存儲塊中的字線中的一個(gè)。地址解碼器320可以將電壓傳送到所選存儲塊的字線。
[0121]頁緩沖電路340可以根據(jù)操作模式作為寫驅(qū)動器或感測放大器來操作。在編程操作中，頁緩沖電路340可以向存儲單元陣列310的位線提供與待編程的數(shù)據(jù)對應(yīng)的位線電壓。在讀操作中，頁緩沖電路340可以通過位線感測和鎖存存儲在所選存儲單元中的數(shù)據(jù)，并且可以將經(jīng)過鎖存的數(shù)據(jù)傳送到數(shù)據(jù)I/O電路350。
[0122]頁緩沖電路340可以包括分別與位線對應(yīng)的多個(gè)頁緩沖器PBl至PBm。頁緩沖器PBl至PBm可以與圖3中的頁緩沖器相同或者基本上相同，因此省略對其的重復(fù)描述。
[0123]控制邏輯370可以響應(yīng)于來自外部裝置的地址ADDR、控制信號CTRL和命令CMD，控制非易失性存儲裝置300的編程操作、讀操作和擦除操作。控制邏輯370可以控制地址解碼器320、頁緩沖電路340、數(shù)據(jù)I/O電路350和電壓發(fā)生器360。
[0124]在數(shù)據(jù)處理操作中，控制邏輯370可以控制第一共源線驅(qū)動器331和第二共源線驅(qū)動器332，使得施加到近單元組311和遠(yuǎn)單元組312的共源線電壓被獨(dú)立地控制。在控制邏輯370的控制下，近單元組311和遠(yuǎn)單元組312可以被編程為針對相同的編程狀態(tài)具有不同的下限值。
[0125]圖7是示出圖6的非易失性存儲裝置的編程驗(yàn)證方法的時(shí)序圖。采用圖7的編程驗(yàn)證方法，非易失性存儲裝置300可以向與近單元組311和遠(yuǎn)單元組312連接的共源線提供不同電平的共源線電壓。
[0126]在編程驗(yàn)證操作中，可以向所選字線施加驗(yàn)證電壓Vvf。在非易失性存儲裝置300的編程驗(yàn)證操作期間的字線電壓在本領(lǐng)域中是熟知的，因此省略對其的描述。
[0127]在編程驗(yàn)證操作期間，與所選位線連接的晶體管M2可以導(dǎo)通。位線選擇信號BLSLT可以被設(shè)置為具有電源電壓電平，以導(dǎo)通晶體管M2。
[0128]可以向與近單元組311連接的共源線CSLl施加第一共源線電壓Vcsl I，并且可以向與遠(yuǎn)單元組313連接的共源線CSL2施加第二共源線電壓Vcsl2。
[0129]在預(yù)充電時(shí)間段tl至t2期間，預(yù)充電電路可以導(dǎo)通，以對感測節(jié)點(diǎn)SO節(jié)點(diǎn)進(jìn)行預(yù)充電。為此，預(yù)充電控制信號LOAD可以轉(zhuǎn)變至地電壓電平。可以響應(yīng)于預(yù)充電控制信號LOAD用電源電壓Vdd對感測節(jié)點(diǎn)SO節(jié)點(diǎn)進(jìn)行預(yù)充電。
[0130]位線電壓控制信號BLSHF可以被設(shè)置為預(yù)充電電壓Vpre，以對與感測節(jié)點(diǎn)SO節(jié)點(diǎn)連接的位線進(jìn)行預(yù)充電。可以響應(yīng)于位線電壓控制信號BLSHF用位線電壓Vbl對位線進(jìn)行預(yù)充電。可以一直執(zhí)行對位線的預(yù)充電，直到預(yù)充電電路截止為止。
[0131]在調(diào)試時(shí)間段t2至t3期間，預(yù)充電電路可以截止。可以通過具有電源電壓電平的預(yù)充電控制信號LOAD將預(yù)充電電路截止。
[0132]由于預(yù)充電電路截止并且開關(guān)電路的晶體管Ml和M2保持導(dǎo)通狀態(tài)，因此感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓可以根據(jù)所選存儲單元的編程狀態(tài)而降低。例如，當(dāng)所選存儲單元是導(dǎo)通單元時(shí)，感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓可以向著位線電壓電平快速降低。當(dāng)所選存儲單元是導(dǎo)通單元時(shí)，感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓可以因截止單元泄露而緩慢降低。
[0133]在鎖存時(shí)間段t3至t4期間，感測和鎖存電路可以檢測感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓電平，并且可以啟動重置信號Reset。可以根據(jù)檢測到的感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓電平來鎖存數(shù)據(jù)。
[0134]采用本發(fā)明構(gòu)思的編程驗(yàn)證方法，可以在控制邏輯370的控制下，將與近單元組311和遠(yuǎn)單元組312連接的共源線設(shè)置成不同電平。
[0135]在編程驗(yàn)證操作期間，可以向與近單元組311連接的共源線CSLl施加第一共源線電壓Vcsll。可以向與遠(yuǎn)單元組312連接的共源線CSL2施加第二共源線電壓Vcsl2。第二共源線電壓Vcsl2可以高于第一共源線電壓VcslI。
[0136]隨著共源線電壓增大，流經(jīng)存儲單元的電流量可能減小。在這種情況下，感測節(jié)點(diǎn)SO節(jié)點(diǎn)的電壓可以更加緩慢地降低。由于第二共源線電壓Vcsl2高于第一共源線電壓Vcsll，因此單元電流的減小可以使測得的遠(yuǎn)單元組312的閾值電壓高于實(shí)際的閾值電壓。因此，盡管使用相同的驗(yàn)證電壓，但遠(yuǎn)單元組312可以被編程為具有比近單元組311的閾值電壓分布的下限值低的閾值電壓分布的下限值。
[0137]可以在顯著縮短的編程執(zhí)行時(shí)間內(nèi)執(zhí)行根據(jù)本發(fā)明構(gòu)思的實(shí)施例的編程操作。另夕卜，由于遠(yuǎn)單元的目標(biāo)編程電壓電平低于近單元的目標(biāo)編程電壓電平，因此不需要增大遠(yuǎn)單元的閾值電壓常規(guī)所需的額外編程循環(huán)。因?yàn)榫幊萄h(huán)的次數(shù)減少，所以非易失性存儲裝置將縮短整體編程時(shí)間并且降低編程干擾的可能性。
[0138]圖8是示出根據(jù)本發(fā)明構(gòu)思的又一個(gè)實(shí)施例的非易失性存儲裝置的框圖。參照圖8，非易失性存儲裝置400包括存儲單元陣列410、地址解碼器420、共源線驅(qū)動器430、頁緩沖電路440、數(shù)據(jù)I/O電路450、電壓發(fā)生器460和控制邏輯470。存儲單元陣列410包括近單元組411和遠(yuǎn)單元組412。
[0139]在圖8中，地址解碼器420、頁緩沖電路440、數(shù)據(jù)I/O電路450和電壓發(fā)生器460可以具有與圖6的地址解碼器320、頁緩沖電路340、數(shù)據(jù)I/O電路350和電壓發(fā)生器360基本上相同的各個(gè)結(jié)構(gòu)和操作。因此，將省略重復(fù)的描述。
[0140]在編程驗(yàn)證操作期間，非易失性存儲裝置400可以向近單元組411和遠(yuǎn)單元組412提供不同電平的驗(yàn)證電壓。由于近單元組411和遠(yuǎn)單元組412共用同一字線，因此可以多次提供驗(yàn)證電壓以提供不同電平的驗(yàn)證電壓。采用這個(gè)驗(yàn)證操作，由于存儲單元和地址解碼器420之間的距離不同，因此非易失性存儲裝置400可以通過校正所產(chǎn)生的存儲單元之間的編程速度差異來提聞編程效率。
[0141]存儲單元陣列410可以通過字線WLO至WLn-1或選擇線SSL和GSL與地址解碼器420連接。存儲單元陣列410可以通過共源線CSL與共源線驅(qū)動器430連接。存儲單元陣列410可以通過位線BLO至BLm與頁緩沖電路440連接。
[0142]存儲單元陣列410可以包括近單元組411和遠(yuǎn)單元組412。近單元組411和遠(yuǎn)單元組412可以共用同一字線。
[0143]地址解碼器420可以響應(yīng)于控制邏輯470的控制，選擇存儲單元陣列410中的存儲塊中的一個(gè)。地址解碼器420可以選擇所選存儲塊中的字線中的一個(gè)。地址解碼器420可以將電壓傳送到所選存儲塊的字線。
[0144]共源線驅(qū)動器430可以響應(yīng)于控制邏輯470的控制，向存儲單元陣列410的共源線CSL提供共源線電壓。
[0145]控制邏輯470可以響應(yīng)于來自外部裝置的地址ADDR、控制信號CTRL和命令CMD，控制非易失性存儲裝置400的編程操作、讀操作和擦除操作。控制邏輯470可以控制地址解碼器420、共源線驅(qū)動器430、頁緩沖電路440、數(shù)據(jù)I/O電路450和電壓發(fā)生器460。
[0146]在數(shù)據(jù)處理操作(例如，編程操作)期間，控制邏輯470可以向近單元組411和遠(yuǎn)單元組412施加不同電平的驗(yàn)證電壓。近單元組411的驗(yàn)證電壓可以低于遠(yuǎn)單元組412的驗(yàn)證電壓。因此，遠(yuǎn)單元組412可以被編程為針對相同的編程狀態(tài)具有相對低的閾值電壓。
[0147]非易失性存儲裝置400可以通過向近單元組411和遠(yuǎn)單元組412提供不同電平的驗(yàn)證電壓來校正近單元組411和遠(yuǎn)單元組412之間的編程速度差異。將參照圖9和圖10更充分地描述這種可能性。
[0148]圖9是示出針對相同編程狀態(tài)的近單元組和遠(yuǎn)單元組的閾值電壓分布的示圖。在圖9中，水平軸又指示閾值電壓電平，并且垂直軸指示被編程為編程狀態(tài)的多個(gè)單元。[0149]參照圖9，遠(yuǎn)存儲單元分組的閾值電壓分布42的下限值低于近存儲單元分組的閾值電壓分布41的下限值。為了形成圖9中示出的閾值電壓分布，在編程驗(yàn)證操作期間，向近存儲單元分組中的各個(gè)存儲單元施加近存儲單元分組驗(yàn)證電壓Vvfl，而向遠(yuǎn)存儲單元分組中的各個(gè)存儲單元施加比近存儲單元分組驗(yàn)證電壓Vvfl低的遠(yuǎn)存儲單元分組驗(yàn)證電壓Vvf 2 ο
[0150]圖10是示出在圖8的非易失性存儲裝置執(zhí)行編程操作期間可以施加的一組字線電壓的示圖。在圖10中，水平軸指示時(shí)間，并且垂直軸指示字線電壓電平。假設(shè)圖8的非易失性存儲裝置400根據(jù)擦除狀態(tài)EO、第一編程狀態(tài)P1、第二編程狀態(tài)P2和第三編程狀態(tài)P3中的一個(gè)使用能夠存儲數(shù)據(jù)的多位存儲單元來存儲數(shù)據(jù)。
[0151]參照圖10，將根據(jù)將被數(shù)據(jù)I/O電路450存儲的數(shù)據(jù)，向所選字線施加用于將所選存儲單元編程為目標(biāo)編程狀態(tài)的編程電壓Vpgm。此后，可以順序地向所選字線提供一系列編程驗(yàn)證電壓，以執(zhí)行編程驗(yàn)證操作。可以根據(jù)編程操作的構(gòu)成編程循環(huán)的每次迭代，將編程電壓Vpgm增大預(yù)定值。
[0152]在圖10的圖示實(shí)施例中，在針對已經(jīng)被編程為第一編程狀態(tài)Pl的存儲單元的編程驗(yàn)證操作期間，施加下第一編程狀態(tài)驗(yàn)證電壓Vflf和上第一編程狀態(tài)驗(yàn)證電壓Vfln。在所執(zhí)行的每次連續(xù)的編程循環(huán)(例如，循環(huán)1、循環(huán)2…循環(huán)N)期間，在針對已經(jīng)被編程為第二編程狀態(tài)P2的存儲單元的編程驗(yàn)證操作期間，施加下第二編程狀態(tài)驗(yàn)證電壓Vf2f和上第二編程狀態(tài)驗(yàn)證電壓Vf2n，并且在針對已經(jīng)被編程為第三編程狀態(tài)P3的存儲單元的編程驗(yàn)證操作期間，施加下第三編程狀態(tài)驗(yàn)證電壓Vf3f和上第三編程狀態(tài)驗(yàn)證電壓Vf3n。
[0153]在這個(gè)背景下，在編程驗(yàn)證操作期間常規(guī)使用的從(例如)下第一編程狀態(tài)驗(yàn)證電壓Vflf延伸至下第三編程狀態(tài)驗(yàn)證電壓Vf3f的驗(yàn)證電壓中的任何一個(gè)或多個(gè)可以用于將指定的遠(yuǎn)存儲單元分組與指定的近存儲單元分組區(qū)別對待。
[0154]與之前描述的實(shí)施例一致地，由于可以向遠(yuǎn)存儲單元分組供應(yīng)與近存儲單元分組的驗(yàn)證電壓相比更低的驗(yàn)證電壓，因此遠(yuǎn)存儲單元分組可以被編程為針對相同的編程狀態(tài)具有更低的閾值電壓。因此，非易失性存儲裝置400可以通過提供不同電平的驗(yàn)證電壓來補(bǔ)償近存儲單元分組和遠(yuǎn)存儲單元分組之間的編程速度差異。
[0155]可以在相對短的編程執(zhí)行時(shí)間期間執(zhí)行根據(jù)本發(fā)明構(gòu)思的實(shí)施例的編程操作。另外，由于遠(yuǎn)存儲單元的目標(biāo)編程電壓電平低于近存儲單元的目標(biāo)編程電壓，因此可能不需要用于增大遠(yuǎn)存儲單元的閾值電壓的額外編程循環(huán)。因?yàn)榫幊萄h(huán)的次數(shù)減少，所以非易失性存儲裝置可以縮短編程時(shí)間并且減少編程干擾。
[0156]另外，在讀操作期間，圖8中的非易失性存儲裝置400的控制邏輯470可以用于控制頁緩沖電路440以使用粗略/精密感測方法來驗(yàn)證存儲單元。可以執(zhí)行這個(gè)過程以在讀操作期間補(bǔ)償感測噪聲。在粗略/精密感測方法中，第一驗(yàn)證電壓Vflf至第三驗(yàn)證電壓Vf3f中的任一個(gè)或多個(gè)可以被用作近存儲單元分組中的存儲單元的粗略驗(yàn)證電壓(一個(gè)或多個(gè))。
[0157]這里，在粗略/精密感測方法中，使用不同的驗(yàn)證電壓連續(xù)兩(2 )次感測所選存儲單元，以減少整體感測噪聲。也就是說，首先，可以執(zhí)行粗略感測操作，在粗略感測操作中，使用比給定目標(biāo)驗(yàn)證電平低的電平來感測所選存儲單元。結(jié)果，在根據(jù)粗略感測操作感測的存儲單元之中將存在某些選擇關(guān)閉的單元。然后，將執(zhí)行精密感測操作，在精密感測操作中，再使用目標(biāo)驗(yàn)證電平感測選擇關(guān)閉的單元。通過精密感測操作感測和鎖存的數(shù)據(jù)被視為最終數(shù)據(jù)。
[0158]圖8的非易失性存儲裝置400可以使用施加到遠(yuǎn)存儲單元分組的驗(yàn)證電壓作為近存儲單元分組中指定的存儲單元上的粗略驗(yàn)證電壓。由于在對近存儲單元分組中的各個(gè)存儲單元執(zhí)行的精密感測操作期間導(dǎo)通單元電流減小，因此共源線(CSL)噪聲可以減少。
[0159]圖11是總結(jié)根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲裝置可以執(zhí)行的數(shù)據(jù)處理方法的流程圖。參照圖11，針對非易失性存儲裝置的數(shù)據(jù)處理操作可以包括編程操作和/或讀操作。
[0160]首先，在已經(jīng)被劃分成多個(gè)存儲單元組的存儲單元陣列中，對目標(biāo)存儲單元進(jìn)行編程(S110)。可以根據(jù)與編程電壓源的一個(gè)或多個(gè)參考距離將存儲單元陣列劃分成多個(gè)存儲單元組。在編程操作期間，將向所選字線施加編程電壓，并且不同的存儲單元組將由于(例如)字線電容而經(jīng)歷不同的編程時(shí)間。
[0161]接下來，執(zhí)行對目標(biāo)存儲單元的編程驗(yàn)證操作(S120)。如果編程驗(yàn)證操作失敗(S130=否)，則再對目標(biāo)存儲單元進(jìn)行編程和驗(yàn)證(S110、S120)，直到編程驗(yàn)證操作不再失敗的時(shí)間為止。
[0162]可以根據(jù)如上所述的存儲單元陣列內(nèi)指定的存儲單元組執(zhí)行編程操作和編程驗(yàn)證操作。具體地講，可以執(zhí)行編程驗(yàn)證操作，使得遠(yuǎn)單元組的目標(biāo)編程電壓電平低于近單元組的目標(biāo)編程電壓電平。結(jié)果，近單元組和遠(yuǎn)單元組可以被編程為針對相同的編程狀態(tài)具有不同的閾值電壓電平。
[0163]例如，可以執(zhí)行編程驗(yàn)證操作，使得不同電平的編程驗(yàn)證電壓被施加到近單元組和遠(yuǎn)單元組。由于近單元組和遠(yuǎn)單元組共用同一字線，因此編程驗(yàn)證電壓可以被多次施加到字線。
[0164]在其它示例實(shí)施例中，可以執(zhí)行編程驗(yàn)證操作，使得不同電平的預(yù)充電電壓被施加到近單元組和遠(yuǎn)單元組。施加到遠(yuǎn)單元組的預(yù)充電電壓可以低于施加到近單元組的預(yù)充電電壓。
[0165]在其它示例實(shí)施例中，可以執(zhí)行編程驗(yàn)證操作，使得不同電平的共源線電壓被施加到近單元組和遠(yuǎn)單元組。施加到遠(yuǎn)單元組的共源線電壓可以高于施加到近單元組的共源線電壓。
[0166]在其它示例實(shí)施例中，可以執(zhí)行編程驗(yàn)證操作，使得近單元組和遠(yuǎn)單元組的調(diào)試時(shí)間不同。遠(yuǎn)單元組的調(diào)試時(shí)間可以比近單元組的調(diào)試時(shí)間短。
[0167]用上述的驗(yàn)證操作，近單元組和遠(yuǎn)單元組可以被編程為針對相同的編程狀態(tài)具有不同的閾值電壓電平。
[0168]后續(xù)的讀操作必須對應(yīng)于以上的全部內(nèi)容。因此，在之后某個(gè)時(shí)刻，針對之前被編程的(目標(biāo))存儲單元進(jìn)行讀操作(S140)。這里，將又根據(jù)存儲單元陣列內(nèi)的存儲單元分組執(zhí)行讀操作。
[0169]例如，讀操作可以基于編程驗(yàn)證操作限定的特定控制電壓來區(qū)別對待存儲單元(S120 )。盡管近單元組和遠(yuǎn)單元組針對相同的編程狀態(tài)具有不同的閾值電壓電平，但可以執(zhí)行讀操作，以將其判定為相同的編程狀態(tài)。[0170]例如，可以執(zhí)行讀操作，使得不同電平的讀電壓被施加到近單元組和遠(yuǎn)單元組。由于近單元組和遠(yuǎn)單元組共用同一字線，因此讀電壓可以被多次施加到字線。
[0171]在其它示例實(shí)施例中，可以執(zhí)行讀操作，使得不同電平的預(yù)充電電壓被施加到近單元組和遠(yuǎn)單元組。施加到遠(yuǎn)單元組的預(yù)充電電壓可以低于施加到近單元組的預(yù)充電電壓。
[0172]在其它示例實(shí)施例中，可以執(zhí)行讀操作，使得不同電平的共源線電壓被施加到近單元組和遠(yuǎn)單元組。施加到遠(yuǎn)單元組的共源線電壓可以高于施加到近單元組的共源線電壓。
[0173]在其它示例實(shí)施例中，可以執(zhí)行讀操作，使得近單元組和遠(yuǎn)單元組的調(diào)試時(shí)間不同。遠(yuǎn)單元組的調(diào)試時(shí)間可以比近單元組的調(diào)試時(shí)間短。
[0174]可以在短的編程執(zhí)行時(shí)間期間執(zhí)行上述的非易失性存儲裝置和數(shù)據(jù)處理方法。原因可能在于，在長時(shí)間期間不需要施加編程電壓。另外，由于遠(yuǎn)單元的目標(biāo)編程電壓電平低于近單元的目標(biāo)編程電壓電平，因此可能不需要用于增大遠(yuǎn)單元的閾值電壓的額外編程循環(huán)。因?yàn)榫幊萄h(huán)的次數(shù)減少，所以非易失性存儲裝置可以縮短編程時(shí)間并且減少編程干擾。
[0175]圖12是示出根據(jù)本發(fā)明構(gòu)思的某些實(shí)施例的圖1的存儲單元陣列110的示圖。參照圖12，存儲單元陣列110可以包括多個(gè)存儲塊BLKl至BLKz，每個(gè)存儲塊被形成為具有三維結(jié)構(gòu)(或，垂直結(jié)構(gòu))。例如,存儲塊BLKl至BLKz中的每個(gè)可以包括沿著第一方向至第三方向延伸的結(jié)構(gòu)。盡管在圖12中未示出，但存儲塊BLKl至BLKz中的每個(gè)可以包括沿著第二方向延伸的多個(gè)單元串。盡管在圖12中未示出，但多個(gè)單元串可以沿著第一方向和第三方向相互分隔開。
[0176]一個(gè)存儲塊中的單元串(未示出)可以與多個(gè)位線、多個(gè)串選擇線、多個(gè)字線、一個(gè)或多個(gè)地選擇線和共源線連接。
[0177]可以由圖1中的地址解碼器120選擇多個(gè)存儲塊BLKl至BLKz。例如，地址解碼器120可以被構(gòu)造為從多個(gè)存儲塊BLKl至BLKz中選擇與輸入地址ADDR對應(yīng)的存儲塊。可以對所選存儲塊進(jìn)行擦除、編程和讀取。將參照圖13至圖16更充分地描述多個(gè)存儲塊BLKl至 BLKz。
[0178]圖13是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的圖12的一個(gè)存儲塊的一部分的頂視圖。圖14是沿著圖13中的IV-1V’線截取的透視圖。圖15是沿著圖13中的IV-1V’線截取的剖視圖。
[0179]參照圖13、圖14和圖15，可以提供沿著第一方向至第三方向延伸的三維結(jié)構(gòu)。
[0180]可以設(shè)置基板1110。例如，基板1110可以是具有第一導(dǎo)電類型的阱。基板1110可以是其中注入了諸如硼的III族元素的P阱。基板1110可以是η阱內(nèi)設(shè)置的袋式P阱。以下，假設(shè)基板1110是P阱(或，袋式P阱)。然而，基板1110不限于P型。
[0181]可以在基板1110中設(shè)置沿著第一方向延伸的多個(gè)共源區(qū)CSR。共源區(qū)CSR可以沿著第二方向相互分隔開。共源區(qū)CSR可以共同連接以形成共源線。
[0182]共源區(qū)CSR可以具有與第一基板1110的導(dǎo)電類型不同的第二導(dǎo)電類型。例如，共源區(qū)CSR可以是η型。以下，假設(shè)共源區(qū)CSR是η型。然而，共源區(qū)CSR不限于η型。
[0183]在共源區(qū)CSR的兩個(gè)相鄰區(qū)域之間，可以沿著第三方向(B卩，垂直于基板1110的方向)在基板1110上順序地設(shè)置多個(gè)絕緣材料1120和1120a。絕緣材料1120和1120a可以沿著第三方向分隔開。絕緣材料1120和1120a可以沿著第一方向延伸。例如，絕緣材料1120和1120a可以包括諸如半導(dǎo)體氧化物膜的絕緣材料。接觸基板1110的絕緣材料1120a的厚度可以比其它絕緣材料1120的厚度薄。
[0184]在共源區(qū)CSR的兩個(gè)相鄰區(qū)域之間，可以沿著第一方向順序地布置多個(gè)柱PL，以使其沿著第二方向穿透多個(gè)絕緣材料1120和1120a。例如，柱PL可以通過絕緣材料1120和1120a接觸基板1110。
[0185]在示例實(shí)施例中，兩個(gè)相鄰的共源區(qū)CSR之間的柱PL可以沿著第一方向分隔開。柱PL可以沿著第一方向排列成行。
[0186]在示例實(shí)施例中，柱PL可以分別由多種材料形成。柱PL中的每個(gè)可以包括溝道膜1140和設(shè)置在溝道膜1140內(nèi)的內(nèi)部材料1150。
[0187]溝道膜1140可以包含具有第一導(dǎo)電類型的半導(dǎo)體材料(例如，硅)。例如，溝道膜1140可以包含與基板1110具有相同類型的半導(dǎo)體材料(例如，硅)。溝道膜1140可以包括非導(dǎo)體的本征半導(dǎo)體。
[0188]內(nèi)部材料1150可以包括絕緣材料。例如，內(nèi)部材料1150可以包括諸如氧化硅的絕緣材料。可供選擇地，內(nèi)部材料1150可以包括氣隙。
[0189]在共源區(qū)CSR的兩個(gè)相鄰區(qū)域之間，可以在絕緣材料1120和1120a和柱PL被暴露的表面上設(shè)置信息存儲膜1160。信息存儲膜1160可以通過捕獲或釋放電荷來存儲信息。
[0190]在兩個(gè)相鄰的共源區(qū)CSR之間和絕緣材料1120和1120a之間，可以在信息存儲膜1160被暴露的表面上設(shè)置導(dǎo)電材料CMl至CM8。導(dǎo)電材料CMl至CM8可以沿著第一方向延伸。可以通過字線切口分離共源區(qū)CSR上的導(dǎo)電材料CMl至CM8。可以通過字線切口暴露共源區(qū)CSR。字線切口可以沿著第一方向延伸。
[0191]在示例實(shí)施例中，導(dǎo)電材料CMl至CM8可以包括金屬導(dǎo)電材料。導(dǎo)電材料CMl至CM8可以包括諸如多晶娃的非金屬導(dǎo)電材料。
[0192]在示例實(shí)施例中，可以去除絕緣材料1120和1120a之中的最上層上設(shè)置的絕緣材料的上表面上設(shè)置的信息存儲膜1160。示例性地，可以去除絕緣材料1120和1120a的各側(cè)之中的設(shè)置在柱PL相對側(cè)的信息存儲膜。
[0193]可以在多個(gè)柱PL上分別設(shè)置多個(gè)漏1320。例如，漏1320可以包含具有第二導(dǎo)電類型的半導(dǎo)體材料(例如，硅)。漏1320可以包含η型半導(dǎo)體材料(例如，硅)。以下，假設(shè)漏1320包含η型硅。然而，本發(fā)明不限于此。漏1320可以延伸到柱PL的溝道膜114的上側(cè)。
[0194]可以在漏1320上設(shè)置在第二方向上延伸的位線BL，使其沿著第一方向相互分隔開。位線BL可以與漏1320連接。在示例實(shí)施例中，漏1320和位線BL可以通過接觸塞(未示出)連接。位線BL可以包含金屬導(dǎo)電材料。可供選擇地，位線BL可以包含諸如多晶硅的非金屬導(dǎo)電材料。
[0195]導(dǎo)電材料CMl至CM8可以根據(jù)與基板1110的距離而具有第一高度至第八高度。
[0196]多個(gè)柱PL可以連同信息存儲膜1160和多個(gè)導(dǎo)電材料CMl至CM8 —起形成多個(gè)單元串。柱PL中的每個(gè)可以與信息存儲膜1160和相鄰的導(dǎo)電材料CMl至CM8形成單元串。
[0197]柱PL可以沿著行方向和列方向設(shè)置在基板1110上。第八導(dǎo)電材料CM8可以構(gòu)成行。與第八導(dǎo)電材料CM8連接的柱可以構(gòu)成一行。位線BL可以構(gòu)成列。與同一位線BL連接的柱可以構(gòu)成列。柱PL可以連同信息存儲膜1160和多個(gè)導(dǎo)電材料CMl至CM8 —起構(gòu)成沿著行方向和列方向布置的多個(gè)串。每個(gè)單元串可以包括在垂直于基板1110的方向上堆疊的多個(gè)單元晶體管CT。
[0198]圖16是示出圖15中的單元晶體管之一的放大圖。參照圖13至圖16，單元晶體管CT可以由導(dǎo)電材料CMl至CM8、柱PL和設(shè)置在導(dǎo)電材料CMl至CM8和柱PL之間的信息存儲膜1160形成。
[0199]信息存儲膜1160可以從導(dǎo)電材料CMl至CM8和柱PL之間的區(qū)域延伸到導(dǎo)電材料CMl至CM8的上表面和下表面。信息存儲膜1160中的每個(gè)可以包括第一子絕緣膜1170、第二子絕緣膜1180和第三子絕緣膜1190。
[0200]在單元晶體管CT中，柱PL的溝道膜1140可以包括與基板1110相同的P型硅。溝道膜1140可以用作單元晶體管CT的本體。溝道膜1140可以形成在垂直于基板1110的方向上。柱PL的溝道膜1140可以用作垂直本體。可以在溝道膜1140中形成垂直溝道。
[0201]與柱PL相鄰的第一子絕緣膜1170可以用作單元晶體管CT的隧穿絕緣膜。例如，第一子絕緣膜1170可以分別包括熱氧化物膜。第一子絕緣膜1170可以分別包括氧化硅膜。
[0202]第二子絕緣膜1180可以用作單元晶體管CT的電荷存儲膜。例如，第二子絕緣膜1180可以分別用作電荷捕獲膜。例如，第二子絕緣膜1180可以分別包括氮化物膜或金屬氧化物膜。
[0203]與導(dǎo)電金屬CMl至CM8相鄰的第三子絕緣膜1190可以用作單元晶體管CT的分塊絕緣膜。在示例實(shí)施例中，第三子絕緣膜1190可以由單個(gè)層或多個(gè)層形成。第三子絕緣膜1190可以是高介電膜(例如，氧化鋁膜、氧化鉿膜等)，其介電常數(shù)大于第一子絕緣膜1170和第二子絕緣膜1180的介電常數(shù)。第三子絕緣膜1190可以分別包括氧化硅膜。
[0204]在示例實(shí)施例中，第一子絕緣膜1170至第三子絕緣膜1190可以構(gòu)成ONA (氧化物-氮化物-鋁-氧化物)或ONO (氧化物-氮化物-氧化物)。
[0205]多個(gè)導(dǎo)電材料CMl至CM8可以分別用作柵(或，控制柵)。
[0206]也就是說，用作柵(或，控制柵)的多個(gè)導(dǎo)電材料CMl至CM8、用作塊絕緣膜的第三子絕緣膜1190、用作電荷存儲膜的第二子絕緣膜1180、用作隧穿絕緣膜的第一子絕緣膜1170和用作垂直本體的溝道膜1140可以構(gòu)成在垂直于基板1110的方向上堆疊的多個(gè)單元晶體管CT。示例性地,單元晶體管CT可以是電荷捕獲型單元晶體管。
[0207]可以根據(jù)高度出于不同目的使用單元晶體管CT。例如，在單元晶體管CT之中，具有至少一個(gè)高度并且設(shè)置在上部的單元晶體管可以被用作串選擇晶體管。串選擇晶體管可以被構(gòu)造為執(zhí)行單元串和位線之間的切換操作。在單元晶體管CT之中，具有至少一個(gè)高度并且設(shè)置在下部的單元晶體管可以被用作地選擇晶體管。地選擇晶體管可以被構(gòu)造為執(zhí)行單元串和由共源區(qū)CSR形成的共源線之間的切換操作。用作串選擇晶體管的單元晶體管和用作地選擇晶體管的單元晶體管之間的單元晶體管可以被用作存儲單元和虛擬存儲單元。
[0208]導(dǎo)電材料CMl至CM8可以沿著第一方向延伸，以與多個(gè)柱PL連接。導(dǎo)電材料CMl至CM8可以構(gòu)成將柱PL的單元晶體管CT互連的導(dǎo)線。在示例實(shí)施例中，導(dǎo)電材料CMl至CM8可以根據(jù)高度被用作串選擇線、地選擇線、字線或虛擬字線。
[0209]將用作串選擇晶體管的單元晶體管互連的導(dǎo)線可以被用作串選擇線。將用作地選擇晶體管的單元晶體管互連的導(dǎo)線可以被用作地選擇線。將用作存儲單元的單元晶體管互連的導(dǎo)線可以被用作字線。將用作虛擬存儲單元的單元晶體管互連的導(dǎo)線可以被用作虛擬字線。
[0210]圖17是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的在圖13的頂視圖的部分EC的等效電路。參照圖13至圖17，可以在位線BLl和BL2和共源線CSL之間設(shè)置單元串CS11、CS12、CS21和CS22。單元串CSll和CS21可以連接在第一位線BLl和共源線CSL之間，并且單元串CS12和CS22可以連接在第二位線BL2和共源線CSL之間。
[0211]共源區(qū)CSR可以公共連接以形成共源線CSL。
[0212]單元串CS11、CS12、CS21和CS22可以對應(yīng)于圖13中的頂視圖的部分EC的四個(gè)柱。這四個(gè)柱可以連同導(dǎo)電材料CMl至CM8和信息存儲膜116 —起構(gòu)成四個(gè)單元串CS11、CS12、CS21和 CS22。
[0213]在示例實(shí)施例中，第一導(dǎo)電材料CMl可以與信息存儲膜1160和柱PL構(gòu)成地選擇晶體管GST。第一導(dǎo)電材料CMl可以形成地選擇線GSL。第一導(dǎo)電材料CMl可以互連以形成地選擇線GSL。
[0214]第二導(dǎo)電材料CM2至第七導(dǎo)電材料CM7可以與信息存儲膜1160和柱PL構(gòu)成第一存儲單元MCl至第六存儲單元MC6。第二導(dǎo)電材料CM2至第七導(dǎo)電材料CM7可以被用作第二字線WL2至第六字線WL6。
[0215]第二導(dǎo)電材料CM2可以互連以形成第一字線WLl。第三導(dǎo)電材料CM3可以互連以形成第二字線WL2。第四導(dǎo)電材料CM4可以互連以形成第三字線WL3。第五導(dǎo)電材料CM5可以互連以形成第四字線WL4。第六導(dǎo)電材料CM6可以互連以形成第五字線WL5。第七導(dǎo)電材料CM7可以互連以形成第六字線WL6。
[0216]第八導(dǎo)電材料CM8可以與信息存儲膜1160和柱PL構(gòu)成串選擇晶體管SST。第八導(dǎo)電材料CM8可以形成串選擇線SSLl和SSL2。
[0217]相同高度的存儲單元可以與一個(gè)字線公共連接。因此，當(dāng)被施加到特定高度的字線時(shí)，電壓可以被施加到所有單元串CS11、CS12、CS21和CS22。
[0218]不同行的單元串可以分別與不同的串選擇線SSLl和SSL2連接。可以通過選擇或不選擇串選擇線SSLl和SSL2來按行選擇或不選擇單元串CS11、CS12、CS21和CS22。例如，與未選串選擇線SSLl或SSL2連接的單元串(CS11和CS12)或(CS21和CS22)可以與位線BLl和BL2電分離。與所選串選擇線SSL2或SSLl連接的單元串(CS21和CS22)或(CS11和CS12)可以與位線BLl和BL2電連接。
[0219]單元串CS11、CS12、CS21和CS22可以按列與位線BLl和BL2連接。單元串CSll和CS21可以與位線BLl連接，并且單元串CS12和CS22可以與位線BL2連接。可以通過選擇和不選擇位線BLl和BL2來按列選擇和不選擇單元串CS11、CS12、CS21和CS22。
[0220]圖18是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的可以合并非易失性存儲裝置的存儲卡系統(tǒng)的框圖。存儲卡系統(tǒng)2000可以包括主機(jī)2100和存儲卡2200。主機(jī)2100可以包括主機(jī)控制器2110、主機(jī)連接單元2120和DRAM2130。
[0221]主機(jī)2100可以將數(shù)據(jù)寫入存儲卡2200并且可以從存儲卡2200讀取數(shù)據(jù)。主機(jī)控制器2110可以通過主機(jī)連接單元2120向存儲卡2200發(fā)送命令(例如，寫命令)、由主機(jī)2100中的時(shí)鐘發(fā)生器(未示出)產(chǎn)生的時(shí)鐘信號CLK和數(shù)據(jù)。DRAM2130可以是主機(jī)2100的
主存儲器。[0222]存儲卡2200可以包括卡連接單元2210、卡控制器2220和閃速存儲器2230。卡控制器2220可以響應(yīng)于通過卡連接單元2210輸入的命令將數(shù)據(jù)存儲在閃速存儲器2230中。可以與卡控制器2220中的時(shí)鐘發(fā)生器(未示出)所產(chǎn)生的時(shí)鐘信號同步地存儲數(shù)據(jù)。閃速存儲器2230可以存儲從主機(jī)2100傳送的數(shù)據(jù)。例如，在主機(jī)2100是數(shù)碼相機(jī)的情況下，存儲卡2200可以存儲圖像數(shù)據(jù)。
[0223]在圖18的存儲卡系統(tǒng)2000中，在閃速存儲器2230的數(shù)據(jù)編程操作中，目標(biāo)編程電壓可以根據(jù)與編程電壓源的距離而有所不同。可以在短的編程執(zhí)行時(shí)間期間執(zhí)行存儲卡系統(tǒng)2000的編程操作。另外，因?yàn)橛糜诰幊痰木幊萄h(huán)的次數(shù)減少，所以存儲卡系統(tǒng)2000可以縮短編程時(shí)間并且減少編程干擾。
[0224]圖19是示出應(yīng)用根據(jù)本發(fā)明構(gòu)思的可以合并存儲裝置的固態(tài)驅(qū)動(SSD)系統(tǒng)的框圖。參照圖19，固態(tài)驅(qū)動(SSD)系統(tǒng)3000可以包括主機(jī)3100和SSD3200。主機(jī)3100可以包括主機(jī)接口 3111、主機(jī)控制器3120和DRAM3130。
[0225]主機(jī)3100可以將數(shù)據(jù)寫入SSD3200或者從SSD3200讀取數(shù)據(jù)。主機(jī)控制器3120可以通過主機(jī)接口 3111將諸如命令、地址、控制信號等的信號SGL傳送到SSD3200。DRAM3130可以是主機(jī)3100的主存儲器。
[0226]SSD3200可以通過主機(jī)接口 3211與主機(jī)3100交換信號SGL，并且可以通過功率連接器3220向SSD3200供電。SSD3200可以包括多個(gè)非易失性存儲器3201至320n、SSD控制器3210和輔助電源3220。這里，非易失性存儲器3201至320η可以不僅由NAND閃速存儲器而且由諸如PRAM、MRAM、ReRAM等的非易失性存儲器實(shí)現(xiàn)。
[0227]多個(gè)非易失性存儲器3201至320η可以被用作SSD3200的存儲介質(zhì)。多個(gè)非易失性存儲器3201至320η可以通過多個(gè)通道CHl至CHn與SSD控制器3210連接。一個(gè)通道可以與一個(gè)或多個(gè)非易失性存儲器連接。與一個(gè)通道連接的非易失性存儲器可以與同一數(shù)據(jù)總線連接。
[0228]SSD控制器3210可以通過主機(jī)接口 3211與主機(jī)3100交換信號SGL。這里，信號SGL可以包括命令、地址、數(shù)據(jù)等。SSD控制器3210可以被構(gòu)造為根據(jù)主機(jī)3100的命令將數(shù)據(jù)寫入對應(yīng)的非易失性存儲器或者從對應(yīng)的非易失性存儲器讀出數(shù)據(jù)。將參照圖20更充分地描述SSD控制器3210。
[0229]輔助電源3220可以通過功率連接器3221與主機(jī)3100連接。可以用來自主機(jī)3100的功率PWR對輔助電源3220進(jìn)行充電。輔助電源3220可以被放置在SSD3200的內(nèi)部或外部。例如，輔助電源3220可以被設(shè)置在主板上，以向SSD3200供應(yīng)輔助功率。
[0230]圖20是進(jìn)一步示出圖19的SSD控制器3210的框圖。參照圖20，SSD控制器3210可以包括NVM接口 3211、主機(jī)接口 3212、加密電路3213、控制單元3214和SRAM3215。
[0231]NVM接口 3211可以將主機(jī)3100的主存儲器傳送的數(shù)據(jù)分別分散至通道CHl至CHn。NVM接口 3211可以通過主機(jī)接口 3212將從非易失性存儲器3201至320η讀取的數(shù)據(jù)傳送到主機(jī)3100。
[0232]主機(jī)接口 3212可以根據(jù)主機(jī)3100的協(xié)議提供與SSD3200的接口。主機(jī)接口 3212可以使用USB (通用串行總線)、SCSI (小計(jì)算機(jī)系統(tǒng)接口)、PCI express、ATA、PATA (并行ΑΤΑ), SATA (串行ATA)、SAS (串行連接SCSI)等與主機(jī)3100進(jìn)行通信。主機(jī)接口 3212還可以執(zhí)行盤仿真功能，使得主機(jī)3100能夠?qū)SD3200識別為硬盤驅(qū)動(HDD)。[0233]控制單元3214可以分析和處理從主機(jī)3100輸入的信號。控制單元3214可以通過主機(jī)接口 3212或NVM接口 3211控制主機(jī)3100或非易失性存儲器3201至320η。控制單元3214可以根據(jù)固件來控制非易失性存儲器3201至320η以驅(qū)動SSD3200。
[0234]SRAM3215可以用于驅(qū)動有效管理非易失性存儲器3201至320η的軟件。SRAM3215可以存儲從主機(jī)3100的主存儲器輸入的元數(shù)據(jù)或緩存數(shù)據(jù)。在突然斷電的操作中，可以使用輔助電源3220將SRAM3215中存儲的元數(shù)據(jù)或緩存數(shù)據(jù)存儲在非易失性存儲器3201至320η 中。
[0235]在圖19的SSD系統(tǒng)3000中，在非易失性存儲器3201至320η的數(shù)據(jù)編程操作中，目標(biāo)編程電壓可以根據(jù)與編程電壓源的距離而有所不同。可以在短的編程執(zhí)行時(shí)間期間執(zhí)行SSD系統(tǒng)3000的編程操作。另外，因?yàn)橛糜诰幊痰木幊萄h(huán)的次數(shù)減少，所以SSD系統(tǒng)3000可以縮短編程時(shí)間并且減少編程干擾。
[0236]可以用非易失性存儲器取代圖19和圖20中的SRAM3214。例如，根據(jù)本發(fā)明構(gòu)思的另一個(gè)實(shí)施例的SSD系統(tǒng)3000可以被實(shí)現(xiàn)為使得諸如閃速存儲器、PRAM、PRAM、MRAM等的非易失性存儲器執(zhí)行SRAM3214的功能。
[0237]圖21是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的可以包括存儲系統(tǒng)的電子裝置的框圖。這里，電子裝置4000可以是個(gè)人計(jì)算機(jī)或手持電子裝置諸如筆記本電腦、手機(jī)、PDA、相機(jī)
坐寸ο
[0238]參照圖21，電子裝置4000可以包括存儲系統(tǒng)4100、電源裝置4200、輔助電源4250、CPU4300、DRAM4400和用戶接口 4500。存儲系統(tǒng)5100可以包括閃速存儲器5110和存儲控制器5120。存儲系統(tǒng)4100可以被構(gòu)建在電子裝置4000內(nèi)。
[0239]如上所述，在圖20的電子裝置4000中，在閃速存儲器4110的數(shù)據(jù)編程操作中，目標(biāo)編程電壓可以根據(jù)與編程電壓源的距離而有所不同。可以在短的編程執(zhí)行時(shí)間期間執(zhí)行電子裝置4000的編程操作。另外，因?yàn)橛糜诰幊痰木幊萄h(huán)的次數(shù)減少，所以電子裝置4000可以縮短編程時(shí)間并且減少編程干擾。
[0240]可以以各種方式修改或變化本發(fā)明構(gòu)思。例如，可以根據(jù)環(huán)境和用途以各種方式變化或修改控制邏輯和頁緩沖器。
[0241]雖然已經(jīng)參照示例性實(shí)施例描述了本發(fā)明構(gòu)思，本領(lǐng)域的技術(shù)人員將清楚，在不脫離所附權(quán)利要求書限定的本發(fā)明構(gòu)思的范圍的情況下可以進(jìn)行各種變化和修改。因此，應(yīng)該理解，以上實(shí)施例不是限制性的，而是示例性的。
【權(quán)利要求】
1.一種非易失性存儲裝置，包括: 存儲單元陣列，指定第一存儲單元組和第二存儲單元組，第一存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離小于參考距離的第一存儲單元，第二存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離大于參考距離的第二存儲單元；以及 控制邏輯，被構(gòu)造為在數(shù)據(jù)處理操作期間向第一存儲單元之中的第一目標(biāo)存儲單元提供第一字線電壓，并且向第二存儲單元之中的第二目標(biāo)存儲單元提供與第一字線電壓不同的第二字線電壓。
2.根據(jù)權(quán)利要求1所述的非易失性存儲裝置，其中，數(shù)據(jù)處理操作是編程驗(yàn)證操作，并且第一字線電壓和第二字線電壓分別是編程驗(yàn)證電壓，其中，第一字線電壓大于第二字線電壓。
3.根據(jù)權(quán)利要求1所述的非易失性存儲裝置，其中，數(shù)據(jù)處理操作是讀操作，并且第一字線電壓和第二字線電壓是讀電壓，其中第一字線電壓大于第二字線電壓。
4.根據(jù)權(quán)利要求1所述的非易失性存儲裝置，其中，字線電壓源是行地址解碼器。
5.根據(jù)權(quán)利要求1所述的非易失性存儲裝置，其中，存儲單元陣列具有三維結(jié)構(gòu)。
6.根據(jù)權(quán)利要求1所述的非易失性存儲裝置，還包括: 與第一存儲單元中的至少一個(gè)連接的第一位線和與第二存儲單元中的至少一個(gè)連接的第二位線；以及 頁緩沖單元，具有與第一位線連接的第一頁緩沖單元和與第二位線連接的第二頁緩沖單元，其中，第一頁緩沖單元和第二頁緩沖單元響應(yīng)于指示第一目標(biāo)存儲單元和第二目標(biāo)存儲單元中的一個(gè)的來自控制邏輯的`控制信號，在數(shù)據(jù)處理操作期間獨(dú)立地操作。
7.一種非易失性存儲裝置，包括: 存儲單元陣列，指定第一存儲單元組和第二存儲單元組，第一存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離小于參考距離的第一存儲單元，第二存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離大于參考距離的第二存儲單元； 與第一存儲單元組的存儲單元連接的第一位線組和與第二存儲單元組的存儲單元連接的第二位線組；以及 控制邏輯，被構(gòu)造為在數(shù)據(jù)處理操作期間向第一位線組提供第一預(yù)充電電壓并且向第二位線組提供第二預(yù)充電電壓，第二預(yù)充電電壓的電平與第一預(yù)充電電壓的電平不同。
8.根據(jù)權(quán)利要求7所述的非易失性存儲裝置，其中，字線電壓源是行地址解碼器。
9.根據(jù)權(quán)利要求7所述的非易失性存儲裝置，其中，在數(shù)據(jù)處理操作期間，第一預(yù)充電電壓高于第二預(yù)充電電壓。
10.根據(jù)權(quán)利要求9所述的非易失性存儲裝置，其中，數(shù)據(jù)處理操作是讀操作和編程驗(yàn)證操作中的一個(gè)。
11.根據(jù)權(quán)利要求10所述的非易失性存儲裝置，還包括: 第一電壓發(fā)生器，提供第一預(yù)充電電壓；以及 第二電壓發(fā)生器，與第一電壓發(fā)生器分開，提供第二預(yù)充電電壓。
12.—種非易失性存儲裝置，包括:存儲單元陣列，指定第一存儲單元組和第二存儲單元組，第一存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離小于參考距離的第一存儲單元，第二存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離大于參考距離的第二存儲單元； 與第一存儲單元組的存儲單元連接的第一位線組和與第二存儲單元組的存儲單元連接的第二位線組； 數(shù)據(jù)輸入/輸出(I/O)單元，連接第一位線組和第二位線組；以及 控制邏輯，被構(gòu)造為在數(shù)據(jù)處理操作期間控制數(shù)據(jù)I/o單元以限定用于第一位線組的第一感測時(shí)間和用于第二位線組的第二感測時(shí)間，其中，第一感測時(shí)間和第二感測時(shí)間不同。
13.根據(jù)權(quán)利要求12所述的非易失性存儲裝置，其中，數(shù)據(jù)處理操作是讀操作和編程驗(yàn)證操作中的一個(gè)。
14.根據(jù)權(quán)利要求13所述的非易失性存儲裝置，其中，第一感測時(shí)間比第二感測時(shí)間長。
15.一種非易失性存儲裝置，包括: 存儲單元陣列，指定第一存儲單元組和第二存儲單元組，第一存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離小于參考距離的第一存儲單元，第二存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離大于參考距離的第二存儲單元； 至少一個(gè)共源線驅(qū)動器，與第一存儲單元組和第二存儲單元組中的存儲單元連接并且被構(gòu)造為提供共源線電壓；以及 控制邏輯，被構(gòu)造為在數(shù)據(jù)處理操作期間控制至少一個(gè)共源線CSL驅(qū)動器，以限定提供到第一位線組的第一 CSL電壓和提供到第二位線組的第二 CSL電壓，其中，第一 CSL電壓和第二 CSL電壓不同。
16.根據(jù)權(quán)利要求15所述的非易失性存儲裝置，其中，數(shù)據(jù)處理操作是讀操作和編程驗(yàn)證操作中的一個(gè)。
17.根據(jù)權(quán)利要求16所述的非易失性存儲裝置，其中，至少一個(gè)CSL驅(qū)動器包括: 第一 CSL驅(qū)動器，被構(gòu)造為向第一存儲單元組提供第一 CSL電壓；以及 第二 CSL驅(qū)動器，響應(yīng)于來自第一 CSL驅(qū)動器的控制邏輯來獨(dú)立地操作并且被構(gòu)造為向第二存儲單元組提供CSL電壓。
18.根據(jù)權(quán)利要求17所述的非易失性存儲裝置，其中，在數(shù)據(jù)處理操作期間，第一CSL電壓低于第二 CSL電壓。
19.一種非易失性存儲裝置，包括: 存儲單元陣列，指定第一存儲單元組和第二存儲單元組，第一存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離小于參考距離的第一存儲單元，第二存儲單元組包括與字線連接并且被設(shè)置成在字線方向上與字線電壓源的距離大于參考距離的第二存儲單元； 數(shù)據(jù)輸入/輸出I/O單元，被構(gòu)造為向第一存儲單元組和第二存儲單元組這兩者中的存儲單元提供編程數(shù)據(jù)；以及控制邏輯，被構(gòu)造為在數(shù)據(jù)處理操作期間限定與第一存儲單元組的存儲單元的編程狀態(tài)關(guān)聯(lián)的第一閾值電壓分布的第一下限值，并且限定與第二存儲單元組的存儲單元的編程狀態(tài)關(guān)聯(lián)的第二閾值電壓分布的第二下限值，其中，第一閾值電壓分布和第二閾值電壓分布不同并且第一下限值和第二下限值不同。
20.根據(jù)權(quán)利要求19所述的非易失性存儲裝置，其中，數(shù)據(jù)處理操作是編程驗(yàn)證操作，第一下限值用于區(qū)別對待被編程為編程狀態(tài)的第一存儲單元組中的存儲單元，第二下限值用于區(qū)別對待被編程為編程狀態(tài)的第二存儲單元組中的存儲單元，第一下限值高于第二下限值。
21.根據(jù)權(quán)利要求19所述的非易失性存儲裝置，其中，數(shù)據(jù)處理操作是讀操作，第一下限值用于區(qū)別對待被編程為編程狀態(tài)的第一存儲單元組中的存儲單元，第二下限值用于區(qū)別對待被編程為 編程狀態(tài)的第二存儲單元組中的存儲單元，第一下限值高于第二下限值。
【文檔編號】G11C16/06GK103632720SQ201310365909
【公開日】2014年3月12日 申請日期:2013年8月21日 優(yōu)先權(quán)日:2012年8月21日
【發(fā)明者】樸一漢, 金承范, 鄭高恩 申請人:三星電子株式會社