本申請是于2013年1月16日進(jìn)入中國國家階段的、PCT國際申請?zhí)枮镻CT/US2011/038654(國家申請?zhí)枺?01180035143.0)、名稱為“用于源同步信息傳送的裝置和關(guān)聯(lián)方法”的PCT申請的分案申請。

技術(shù)領(lǐng)域

公開的概念主要地涉及電子電路，并且更具體地涉及用于源同步信息傳送的裝置和關(guān)聯(lián)方法。

背景技術(shù)：

隨著朝著更多信息的趨勢已經(jīng)繼續(xù)，電子電路已經(jīng)演變成提供一種用于傳達(dá)、處理和傳送信息的方式。隨著電路的開發(fā)，已經(jīng)開發(fā)關(guān)聯(lián)數(shù)據(jù)或者信息傳送技術(shù)或者標(biāo)準(zhǔn)，諸如源同步通信。

源同步通信標(biāo)準(zhǔn)實(shí)現(xiàn)在設(shè)備之間的高速數(shù)據(jù)傳送。板偏斜(board skew)和延遲變化/不確定性使得相對難以用單個中心板時鐘或者甚至用大量數(shù)據(jù)位轉(zhuǎn)發(fā)的單個時鐘完成同步傳送。因而將大型數(shù)據(jù)中心劃分成小的位組，并且與相應(yīng)數(shù)據(jù)一起轉(zhuǎn)發(fā)與每個位組關(guān)聯(lián)的時鐘或者選通。在這一方案中假設(shè)板偏斜和延遲變化將影響時鐘/選通和每組中的數(shù)據(jù)位二者，因而時鐘/選通可靠地用來捕獲相應(yīng)數(shù)據(jù)。

技術(shù)實(shí)現(xiàn)要素：

更具體而言，公開的概念提供用于成功提供電子設(shè)備或者電路、邏輯器件或者電路或者系統(tǒng)中的源同步通信的裝置和方法。在一個示例實(shí)施例中，一種裝置包括耦合到電子設(shè)備的接口電路。接口電路使用選通信號來提供與電子設(shè)備的源同步通信。接口電路被配置成門控選通信號以便與電子設(shè)備成功通信。

在另一示例實(shí)施例中，一種電子裝置包括電子設(shè)備和耦合到電子設(shè)備的接口電路。電子設(shè)備使用選通信號以源同步方式通信。接口電路接收選通信號并且門控選通信號以提供經(jīng)門控的選通信號以便增加與電子設(shè)備的通信的可靠性。

在又一示例實(shí)施例中，一種提供邏輯電路中的源同步通信的方法包括接收選通信號。該方法還包括門控選通信號以便成功提供源同步通信。

附圖說明

附圖僅圖示示例實(shí)施例、因此不應(yīng)視為限制它的范圍。受益于本公開內(nèi)容的本領(lǐng)域普通技術(shù)人員理解公開的概念本身應(yīng)用于其它同等有效實(shí)施例。在附圖中，多幅圖中所用相同標(biāo)號表示相同、相似或者等效功能、部件或者塊。

圖1示出了根據(jù)一個示例實(shí)施例的用于信息傳送的電路布置的簡化框圖。

圖2圖示了數(shù)字電路的用于接收信息或者數(shù)據(jù)的部分的簡化框圖。

圖3描繪了根據(jù)一個示例實(shí)施例的用于信息傳送的系統(tǒng)的簡化框圖。

圖4圖示了用于雙數(shù)據(jù)速率源同步應(yīng)用的典型選通數(shù)據(jù)關(guān)系。

圖5示出了用于門控選通信號的常規(guī)電路。

圖6描繪了用于圖5的電路的時序圖。

圖7圖示了根據(jù)一個示例實(shí)施例的具有改進(jìn)時序的電路的簡化框圖。

圖8示出了具有改進(jìn)時序的寄存器的一個示例實(shí)施例的簡化框圖。

圖9描繪了用于圖7的電路的示例時序圖。

圖10圖示了用于圖7的電路的另一示例時序圖。

圖11示出了用于提高圖7的電路的性能的電路。

圖12描繪了根據(jù)一個示例實(shí)施例的具有改進(jìn)時序的電路的簡化框圖。

圖13圖示了根據(jù)一個示例實(shí)施例的旁路電路的簡化示意圖。

圖14示出了用于圖12的電路的示例時序圖。

圖15描繪了示例時序圖，該示例時序圖圖示了非理想門控的DQS波形。

圖16圖示了根據(jù)一個示例實(shí)施例的用于處理信息或者數(shù)據(jù)的電路的簡化框圖。

圖17描繪了根據(jù)一個示例實(shí)施例的具有改進(jìn)時序的電路的簡化框圖。

圖18示出了用于圖17的電路的示例時序圖。

具體實(shí)施方式

公開的概念主要地涉及信息或者數(shù)據(jù)傳送技術(shù)和電路。更具體而言，公開的概念提供用于在選通信號進(jìn)入三態(tài)條件之前(例如在后同步碼期間)在相對嚴(yán)密或者狹窄時序窗中成功門控信號并且在需要信號之前(例如在前同步碼期間)去門控選通的技術(shù)和電路。換而言之，根據(jù)公開的概念的裝置和方法有助于恰當(dāng)門控非自由運(yùn)行選通以在選通信號進(jìn)入三態(tài)時消除假信號。恰當(dāng)門控選通信號又有助于恰當(dāng)操作現(xiàn)代接口電路，這些接口電路依賴于選通信號進(jìn)行源同步捕獲，因?yàn)檫x通信號中的寄生假信號可能不利地影響成功捕獲和重新同步。

公開的概念的一個方面涉及應(yīng)對縮減的前同步碼和周期時間，這些縮減的前同步碼和周期時間隨著操作速度增加并且時序容差減少而使門控信號的校準(zhǔn)相對有挑戰(zhàn)性。公開的概念的另一方面用于采樣傳入選通信號以允許每個選通的運(yùn)行時間跟蹤的電路和有關(guān)技術(shù)以及分析方法和校準(zhǔn)/跟蹤算法。公開的概念的又一方面涉及支持使轉(zhuǎn)變“停用”時間最小化或者減少的多個列(rank)。

圖1示出了根據(jù)一個示例實(shí)施例的用于信息傳送的包括接口電路100的電路布置的簡化框圖。接口電路100包括經(jīng)由(例如用于控制、數(shù)據(jù)和狀態(tài)信號的)通信信號線106耦合到接口或者數(shù)字電路104的物理接口電路(PHY)102。

如本領(lǐng)域普通技術(shù)人員理解的那樣，物理接口電路102可以包括緩沖器、模擬電路等。物理接口電路102可以與其它電路(未明示)通信以交換或者傳達(dá)信息。

在一些示例實(shí)施例中，數(shù)字電路104可以包括廣泛的多種電路。如希望的那樣并且根據(jù)用于給定的實(shí)施方式的應(yīng)用或者規(guī)范，例子包括緩沖器、寄存器、移位寄存器、觸發(fā)器等。

在所示實(shí)施例中，物理接口電路102可以經(jīng)由選通信號線108和數(shù)據(jù)信號線110與其它電路(例如芯片或者IC內(nèi)的電路或者一般為電子設(shè)備或者電路或者系統(tǒng))傳達(dá)信息或者數(shù)據(jù)。經(jīng)由選通信號線108傳達(dá)的選通(DQS)信號用來捕獲傳達(dá)的數(shù)據(jù)或者信息。更具體而言，DQS信號用來可靠地采樣數(shù)據(jù)(DQ)110線以接收數(shù)據(jù)。

圖2示出了物理接口電路102的用于接收信息或者數(shù)據(jù)的部分的簡化框圖。電路包括響應(yīng)于DQS信號捕獲數(shù)據(jù)的捕獲寄存器。更具體而言，寄存器(一般為存儲設(shè)備)120經(jīng)由數(shù)據(jù)信號線110接收數(shù)據(jù)并且經(jīng)由選通信號線108接收DQS信號。響應(yīng)于DQS信號，寄存器120捕獲經(jīng)由數(shù)據(jù)信號線110傳達(dá)的數(shù)據(jù)。

注意，數(shù)據(jù)或者信息的源(例如存儲器)驅(qū)動DQS信號。當(dāng)未被驅(qū)動時，DQS信號可以是中間狀態(tài)。因而應(yīng)當(dāng)門控DQS信號使得它在已知狀態(tài)中。另外注意，如從對公開的概念的描述中受益的本領(lǐng)域普通技術(shù)人員理解的那樣，物理接口電路102可以包括可以先于寄存器120的未明示的其它電路，例如校準(zhǔn)電路。

圖3描繪了根據(jù)一個示例實(shí)施例的用于信息傳送的系統(tǒng)130的簡化框圖。接口電路100耦合到存儲器122(或者如希望的那樣耦合到信息或者數(shù)據(jù)的其它源或者目的地)。接口電路100可以經(jīng)由命令信號線或者互連134向存儲器122傳達(dá)命令位。命令位可以命令或者使存儲器122執(zhí)行所需任務(wù)，例如讀取、寫入或者刷新操作。接口電路100經(jīng)由時鐘信號線或者互連136提供用于命令位的時鐘信號。

接口電路100也經(jīng)由選通信號線或者互連108和數(shù)據(jù)信號線或者互連110耦合到存儲器122。通過使用這些信號線，接口電路100可以如上文描述的那樣傳達(dá)去往/來自存儲器122的DQS信號和數(shù)據(jù)或者信息。在一些實(shí)施例中，當(dāng)存儲器122編譯或者響應(yīng)于經(jīng)由命令信號線134向它傳達(dá)的命令或者操作時，DQS信號可以在三態(tài)狀況或者狀態(tài)中。

在常規(guī)方式中，同步到多個時鐘/選通的數(shù)據(jù)經(jīng)常被同步到接收設(shè)備中的單個時鐘，以有助于對接收的所有數(shù)據(jù)的數(shù)據(jù)處理。有已經(jīng)用來實(shí)現(xiàn)這一結(jié)果的一些已知方式。一種方式使用輸入數(shù)據(jù)路徑上的運(yùn)行時間可控延遲鏈以如必需的那樣延遲數(shù)據(jù)，因此可以按照接收設(shè)備中的單個時鐘捕獲它。

為了實(shí)現(xiàn)這一結(jié)果，算出在傳入數(shù)據(jù)與接收設(shè)備中的時鐘之間的相位關(guān)系。這可以在組的基礎(chǔ)(數(shù)據(jù)位和關(guān)聯(lián)時鐘/選通)上通過用接收設(shè)備中的時鐘采樣時鐘/選通的不同延遲版本來完成。使用該信息，可以適當(dāng)延遲數(shù)據(jù)以有助于可靠捕獲。注意，這一方式使用硬件支持動態(tài)延遲校準(zhǔn)，以針對過程/電壓/溫度變化調(diào)整延遲；如果進(jìn)行調(diào)整不能快到足以應(yīng)對高頻變化，則這一方式包括時序裕度瞬時；并且這一方式在用于保持?jǐn)?shù)據(jù)捕獲可靠并且保證對準(zhǔn)所有數(shù)據(jù)的控制器邏輯中造成復(fù)雜性。

在另一方式中，可以調(diào)整接收設(shè)備內(nèi)的時鐘，使得可以從時鐘/選通域向接收設(shè)備時鐘域可靠傳送數(shù)據(jù)。可能難以確定接收設(shè)備內(nèi)的將在高速度與所有時鐘/選通域相配的單個時鐘相位。

在又一常規(guī)方式中，從存儲器設(shè)備返回的選通用來執(zhí)行源同步數(shù)據(jù)的初始捕獲并且鐘控用來將數(shù)據(jù)重新同步到接收設(shè)備時鐘域中的異步FIFO的寫入側(cè)。為了將非自由運(yùn)行選通(在DDR接口中稱為DQS)成功用于捕獲并且用于鐘控異步FIFO的寫入側(cè)，如果選通變成三態(tài)和/或當(dāng)選通變成三態(tài)時應(yīng)當(dāng)門控選通。這樣做防止寄生(spurious)選通沿向捕獲電路和異步FIFO發(fā)送。

公開有助于在現(xiàn)代和將來設(shè)備(例如存儲器設(shè)備)運(yùn)行的高頻率成功門控選通的若干技術(shù)和電路。為了提供用于這些概念的附加背景，提供對源同步通信技術(shù)的簡要描述。

一些源同步通信標(biāo)準(zhǔn)(例如雙數(shù)據(jù)速率(DDR))未與數(shù)據(jù)一起傳達(dá)或者提供自由運(yùn)行時鐘。實(shí)際上，這樣的標(biāo)準(zhǔn)或者技術(shù)使用在發(fā)送數(shù)據(jù)時切換的DQS信號。

圖4圖示了用于DDR源同步應(yīng)用的典型選通數(shù)據(jù)(DQS-DQ)關(guān)系。DQS信號的狀態(tài)或者電平改變指示何時捕獲從源向目的地發(fā)送的數(shù)據(jù)。注意在例如如圖中所示DDR傳送中，DQS信號的兩個沿用來捕獲數(shù)據(jù)(在適當(dāng)移位DQS信號之后)。

如上文所言，在一些基于選通的應(yīng)用中，DQS信號可以在未讀取或者寫入數(shù)據(jù)時變成三態(tài)。通常，在那些情況下，應(yīng)當(dāng)在將選通直接用于數(shù)據(jù)或者信息捕獲和重新同步操作之前整理或者處理選通。

一種用于這樣做的常規(guī)技術(shù)包括在選通鐘控集成電路中的邏輯(例如可編程邏輯器件(PLD))之前門控選通。為了門控選通，可以使用專門設(shè)計(jì)的電路以有利地對何時應(yīng)用門控進(jìn)行定時。用于這樣做的電路為本領(lǐng)域普通技術(shù)人員所知。圖5示出了這樣的電路。

圖5中的電路150的結(jié)構(gòu)和操作為本領(lǐng)域普通技術(shù)人員所知，因此這里未具體加以描述。簡言之，向使能脈沖移位電路152的輸入提供的使能脈沖在選通(DQS)信號的預(yù)計(jì)活躍時段期間處于邏輯高狀態(tài)。使能脈沖的上升沿(優(yōu)選地使用使能脈沖移位電路152)被定時成與選通的前同步碼時間(選通在從三態(tài)轉(zhuǎn)變之后、在它開始發(fā)脈沖之前處于邏輯低狀態(tài)的時間)對準(zhǔn)。經(jīng)過檢測器154(寄存器154的異步重置輸入)的無阻路徑有助于這一點(diǎn)。

使能脈沖的下降沿被定時成出現(xiàn)于DQS信號的最后活躍周期中(下降沿到下降沿)，從而線108上的DQS信號的最后下降沿在選通的后同步碼時間期間(選通在向三態(tài)轉(zhuǎn)變之前、在它完成發(fā)脈沖之后處于低狀態(tài)的時間)觸發(fā)NAND門158的門控。寄存器154有助于這一操作。

NAND門156在未使用門控特征時(在原始DQS信號應(yīng)當(dāng)經(jīng)過電路150直通時)是可選轉(zhuǎn)接關(guān)斷(tie-off)的。圖6描繪了用于圖5的電路150的波形。更具體而言，圖6示出了使能脈沖移位電路152的、關(guān)于原始DQS信號的輸出信號的時序。“T”是指時鐘時段，例如DQS信號的時段。對于所示例子，前同步碼區(qū)間是時鐘時段的0.9，而前同步碼區(qū)間占用時鐘時段的0.3。

電路150使用異步使能和同步禁用以使定時關(guān)閉更容易。異步使能和異步禁用將具有更嚴(yán)密時序窗，因?yàn)镈QS使能脈沖的下降沿將必須置于0.3T窗內(nèi)，以在DQS進(jìn)入三態(tài)之前成功門控DQS。

在相對低頻時，電路150令人滿意地操作。忽略傳入原始DQS信號中的占空比失真，獲得將DQS使能脈沖置于其內(nèi)的幾乎全時鐘周期(0.9T)的窗。在實(shí)踐中，在占空比失真比如為±12％時，可以獲得約為0.76T的窗。注意，更小(約10％)的前同步碼窗比受占空比失真影響的下降沿到下降沿的窗更少限制。在相對高頻時，電路150中的缺點(diǎn)變得更明顯。

為了改進(jìn)信息或者數(shù)據(jù)的源同步通信，公開的概念的一個方面涉及增加電路必須對DQS信號脈沖串列的最后下降沿做出反應(yīng)的時間量以便在后同步碼窗中成功門控DQS信號。公開的概念的另一方面涉及將DQS使能脈沖的上升沿和下降沿有效置于它們的相應(yīng)時序窗中(注意，電路150賦予僅一個自由度來放置它們的沿)。

也應(yīng)當(dāng)考慮由于影響延遲的溫度和電壓變化所致的DQS信號將何時到來的不確定性，以便最大化時序裕度。前同步碼時間(在所示例子中為0.9T)隨著周期時間縮減而變得對電路150的操作更多限制。公開的概念的一個方面涉及用于改進(jìn)該時序窗的電路和技術(shù)。

另外應(yīng)當(dāng)考慮由于比如溫度和電壓變化這樣的影響所致的原始DQS信號到達(dá)時間變化。此外，應(yīng)當(dāng)考慮由于與多個列的設(shè)備(例如存儲器設(shè)備)的源同步通信所致的原始DQS數(shù)據(jù)到達(dá)時間差異，以便實(shí)現(xiàn)關(guān)于所有設(shè)備的穩(wěn)健操作。公開的概念的一個方面涉及考慮這些差異的電路和技術(shù)。

對于下文描述的示例分析，不失一般性，假設(shè)門延遲約為50ps、反相器具有約40ps的延遲，而傳輸門延遲約為10ps。然而如本領(lǐng)域普通技術(shù)人員理解的那樣，假設(shè)的延遲數(shù)字僅為示例，并且可以如希望的那樣使用其它值而不失一般性。

參照電路150，考慮電路中的路徑162，即從寄存器154的重置輸入到NAND門156的一個輸入、到NAND門156的輸出、到NAND門158的一個輸入、到NAND門158的輸出、經(jīng)過反相器160并且向寄存器154的時鐘輸入返回的路徑。可以使用這一路徑以分析是否可以在前同步碼窗中成功門控DQS信號。

更具體而言，門控事件由原始DQS信號的下降沿觸發(fā)，該原始DQS信號在由NAND門158和反相器160延遲之后鐘控寄存器150(見圖5)。寄存器154和NAND門156的時鐘到輸出(TCO)延遲在門控信號到達(dá)NAND門158之前添加更多的延遲，該NAND門158執(zhí)行原始DQS信號的門控。路徑162中的延遲應(yīng)當(dāng)約為兩個門延遲(NAND門156和NAND門158)、一個反相器延遲(反相器160)和寄存器154的TCO延遲或者粗略地為六個反相器延遲和一個傳輸門延遲(時鐘反轉(zhuǎn)/緩沖的近似延遲、鎖存延遲和輸出緩沖延遲)。

換而言之，總延遲總計(jì)為約390ps(即，{(2x 50ps)+(1x 40ps)+[(6x 40ps)+(1x 10ps)]}))。然而，該延遲可能在一些境況中證實(shí)不充足。例如，考慮具有800MHz的時鐘頻率(1,250ps的時鐘時段或者T)的存儲器接口。對于這樣的存儲器接口，前同步碼時間為1250ps的0.3(即0.3T)或者約為375ps。隨著時鐘頻率增加，時序窗變得更嚴(yán)密。例如在1GHz(1000ps時鐘時段)的情形中，假設(shè)后同步碼時間保持為時鐘時段的0.3，并且后同步碼時間將僅為300ps，這是相對狹窄的時間窗。

圖7圖示了根據(jù)一個示例實(shí)施例的具有改進(jìn)時序的電路180的簡化框圖。原始(即未移位)使能信號驅(qū)動反相器184的輸入。反相器184的輸出耦合到NAND門182的一個輸入。

配置或者控制位(例如來自FPGA中的配置存儲器的配置位)如希望的那樣驅(qū)動NAND門182的第二輸入。配置位或者控制位如希望的那樣允許附加控制使能脈沖移位電路152的和電路180的操作。

NAND門182的輸出驅(qū)動使能脈沖移位電路152的輸入，即提供使能或者門控信號。使能脈沖移位電路152的、標(biāo)注為“S_ENABLE”的輸出(即原始使能信號的可選移位版本)經(jīng)由信號線或者互連188驅(qū)動寄存器154的異步設(shè)置輸入。寄存器154的數(shù)據(jù)(Q)輸出驅(qū)動NAND門158的一個輸入。原始DQS信號驅(qū)動NAND門158的另一輸入。反相器160反轉(zhuǎn)AND門158的輸出信號，并且提供經(jīng)門控的DQS或者選通信號。

注意，為了改進(jìn)時序，原始DQS信號鐘控寄存器154。假設(shè)用于各種電路部件的延遲與上文提供的延遲相同，路徑186的延遲應(yīng)當(dāng)被改進(jìn)約140ps。注意，向寄存器饋給的時鐘信號可以在電路180的操作期間進(jìn)入三態(tài)狀態(tài)或者“有假信號(glitchy)”(經(jīng)歷假信號)。當(dāng)原始DQS未處于三態(tài)狀況中時，應(yīng)當(dāng)確立寄存器154的設(shè)置輸入。注意，當(dāng)確立設(shè)置輸入時(由于寄存器154的設(shè)置輸入的異步性質(zhì)而)忽略時鐘信號。

當(dāng)去確立寄存器154的設(shè)置輸入時，原始DQS的下一下降沿應(yīng)當(dāng)觸發(fā)DQS信號的門控。注意隨后有效忽略原始DQS信號的附加切換。換而言之，由于寄存器154的D輸入耦合到電路接地(例如V_ss)，所以原始DQS信號的附加切換僅造成向寄存器154中鐘控邏輯低(接地電平)信號。

可以通過改進(jìn)或者優(yōu)化寄存器154的TCO延遲來改進(jìn)電路180的時序。圖8示出了具有改進(jìn)時序的寄存器154的一個示例實(shí)施例的簡化框圖。如根據(jù)圖8中所示實(shí)施例實(shí)施的寄存器154具有粗略為五個反相器延遲和一個傳輸延遲的TCO延遲(即使用上文進(jìn)行的延遲假設(shè)約為210ps)

寄存器154接收原始DQS信號，并且使用反相器192和194來生成內(nèi)部時鐘信號(CLK)及其補(bǔ)碼(nCLK)。時鐘信號及其補(bǔ)碼控制傳輸門208、210、212和214的操作。

在所示實(shí)施例中，寄存器154的數(shù)據(jù)輸入耦合到接地(例如V_ss)。傳輸門214將數(shù)據(jù)輸入耦合到NOR門198。反相器196和傳輸門212提供用于向NOR門198的輸入之一反饋NOR門198的輸出的機(jī)構(gòu)。信號S_ENABLE(移位的使能信號；見圖7)驅(qū)動NOR門198的另一輸入。

NOR門198的輸出經(jīng)由傳輸門210和反相器206驅(qū)動NOR門200的輸入。傳輸門208提供用于向NOR門200的輸入之一反饋NOR門200的輸出的機(jī)構(gòu)。信號S_ENABLE驅(qū)動NOR門200的另一輸入。

反相器206的輸出經(jīng)由反相器202和204驅(qū)動寄存器154的Q輸出。反相器202和204可以充當(dāng)緩沖器并且調(diào)控反相器206的輸出信號。注意根據(jù)所需規(guī)范或者性能，可以在一些實(shí)施例中省略反相器202和204。

為了進(jìn)一步改進(jìn)數(shù)據(jù)或者信息通信，公開的概念的另一方面涉及使能脈沖和原始DQS的相對定時。那些信號的恰當(dāng)相對定時有助于去門控(ungate)(移位的使能信號S_ENABLE的上升沿)和門控(移位的使能信號S_ENABLE的下降沿)事件在NAND門158的成功出現(xiàn)。

更具體而言，應(yīng)當(dāng)布置信號使得有在S_ENABLE信號到達(dá)寄存器154的設(shè)置輸入與原始DQS信號到達(dá)NAND門158的輸入之一之間的適當(dāng)關(guān)系。為了分析去門控事件，假設(shè)NAND門158具有如下有效時間段或者窗(與寄存器設(shè)立/保持時間TSU/TH相似)，在該時間段或者窗以外，一個輸入應(yīng)當(dāng)轉(zhuǎn)變以免影響另一輸入的轉(zhuǎn)變，并且不允許假信號通過NAND門158。例如，如果NAND門158的使能輸入在該窗以外轉(zhuǎn)變，則DOS路徑的時序?qū)⒉皇苡绊懀⑶覠o原始DQS假信號將通過NAND門158。

為了去門控事件成功出現(xiàn)，DQS使能脈沖(S_ENABLE)的上升沿應(yīng)當(dāng)在原始DQS信號到達(dá)NAND門158的輸入之前的多于約205ps到達(dá)寄存器154的設(shè)置輸入。這一數(shù)字假設(shè)NAND門158的有效時間段或者窗(“TSU”)為門延遲的一半(或者約25ps)。206ps也歸因于假設(shè)寄存器154的TCO是一個門延遲(50ps)、三個反相器延遲(120ps)和一個傳輸門延遲(10ps)或者約180ps的總TCO。

假設(shè)用于在NAND門158的輸入保持輸入穩(wěn)定以防止假信號通過的時間段(與保持事件TH相似)為零，DQS使能脈沖(S_ENABLE)的上升沿應(yīng)當(dāng)在原始DQS信號在前同步碼中從三態(tài)改變成邏輯低之前的180ps之后到達(dá)寄存器154的設(shè)置輸入。圖9圖示了用于這一例子的時序關(guān)系。

反言之，為了門控事件成功出現(xiàn)，DOS使能脈沖的下降沿應(yīng)當(dāng)在原始DQS信號的最后下降沿之前的多于約10ps到達(dá)寄存器154的設(shè)置輸入。這一數(shù)字假設(shè)寄存器154的設(shè)置時間(TSU)是一個門延遲和一個反相器延遲(為了信號繞著鎖存器行進(jìn))。然而時鐘信號由兩個反相器延遲用于緩沖，因此總TSU是一個門延遲加上一個反相器延遲、但是減去兩個反相器延遲，這近似為10ps。

DQS使能脈沖(S_ENABLE)的下降沿應(yīng)當(dāng)在原始DQS信號的第二到最后下降沿之后的多于約90ps到達(dá)寄存器154的設(shè)置輸入。這一數(shù)字基于用于關(guān)閉鎖存器的時間(即兩個反相器延遲和一個傳輸門延遲或者近似為90ps)。圖10圖示了時序關(guān)系。

與去門控和門控關(guān)聯(lián)的失衡設(shè)置/保持窗可能使得相對難以發(fā)現(xiàn)用于DQS使能脈沖的適當(dāng)或者所需相位。用于應(yīng)對這一失衡的一種技術(shù)是延遲DQS使能脈沖的下降沿。圖11示出了用于引入這一延遲的電路220。

如圖11中所示，OR門224的一個輸入接受DQS使能脈沖(S_ENABLE)。DQS使能脈沖也驅(qū)動緩沖器222的輸入。緩沖器222的輸出驅(qū)動OR門224的另一輸入。DQS使能脈沖的上升沿在OR門224引入的延遲之后將OR門224的輸出驅(qū)動成邏輯高。然而，DQS使能脈沖的下降沿在緩沖器222引入的延遲之后將OR門224的兩個輸入驅(qū)動成邏輯低。因此，電路220相對于上升沿延遲DQS使能脈沖的下降沿。

也可以引入電路220以處理或者延遲寄存器154的輸出信號。電路可以有用于在使能脈沖到達(dá)NAND門158之前擴(kuò)展或者加寬它。注意，如果原始DQS信號在由NAND門158門控之前被延遲，則這一技術(shù)通常有幫助。

在另一示例實(shí)施例中，使用寄存器的快速(或者相對快速)旁路，使得去門控信號更快或更迅速地到達(dá)NAND門158，因此改進(jìn)時序。圖12示出了使用這樣的電路以改進(jìn)時序的電路240。電路240有效對準(zhǔn)兩個窗(圖9-圖10中所示設(shè)立和保持窗)的時序以改進(jìn)總時序。

電路240具有與電路180(見圖7)相似的結(jié)構(gòu)。然而電路240引入在使能脈沖移位電路152的輸出與NAND門158的輸入之間的OR門244，而不是用S_ENABLE信號驅(qū)動NAND門158。OR門244與NAND門158一起形成旁路電路242。

具體而言，當(dāng)使能脈沖移位電路152的輸出變成邏輯高時，它使OR門244的輸出在一個門延遲之后向NAND門158的輸入提供邏輯高信號。因此，在使能脈沖移位電路152的輸出的邏輯高可以用更小延遲到達(dá)NAND門158而不是越過寄存器154。

以高效方式(即用相對小的傳播延遲)實(shí)施旁路電路242可以改進(jìn)時序。圖13圖示了根據(jù)一個示例實(shí)施例的旁路電路242的簡化示意圖。

原始DQS信號的邏輯高狀態(tài)使經(jīng)過258接通，并且與在寄存器154的D輸出的邏輯高或者在使能脈沖移位電路152的輸出的邏輯高組合可以下拉電路的輸出。反言之，原始DQS信號的邏輯低狀態(tài)或者寄存器154的D輸出和使能脈沖移位電路152的輸出的邏輯低狀態(tài)的組合可以上拉輸出。

對于圖12中的實(shí)施例，如果DQS使能脈沖(S_ENABLE)的上升沿在原始DQS信號的上升沿之前的多于約25ps到達(dá)，則去門控將成功。DQS使能脈沖的上升沿可以在從三態(tài)向低轉(zhuǎn)變之后的任何時間(即前同步碼)到達(dá)。如果電路遵循上文描述的時序關(guān)系(例如見圖10)，則門控將成功。圖14提供示例時序圖。注意應(yīng)當(dāng)偏置寄存器154以便創(chuàng)建與在前同步碼期間的設(shè)立/保持窗(前同步碼窗比全周期更短)對準(zhǔn)的設(shè)立保持窗。

溫度(例如操作環(huán)境溫度、芯片或者裸片溫度等)和電壓(例如電源電壓)變化也可能影響DQS信號的到達(dá)時間。在存儲器接口的情況下，在存儲器接口控制電路的溫度和電壓改變影響向存儲器設(shè)備提供的時鐘信號的時序。另外，在存儲器設(shè)備的溫度和電壓改變以及接口的輸入路徑影響返回的DQS信號。

因而，如果系統(tǒng)在系統(tǒng)啟動時基于原始DQS信號到達(dá)時間校準(zhǔn)(例如通過移位向使能脈沖移位電路152提供的使能信號)DQS使能脈沖(S_ENABLE)，則可以在系統(tǒng)操作繼續(xù)時次優(yōu)地放置DQS使能脈沖。更具體而言，溫度和/或電壓變化可以“移動”DQS信號(改變它的相對相位或者時序)。因此可能負(fù)面地影響系統(tǒng)時序。

在原始DQS信號移動時跟蹤它因此是有利的。可以通過添加采樣寄存器以在DQS使能脈沖(S_ENABLE)的下降沿采樣DQS信號的狀態(tài)來這樣做。來自該采樣的信息可以用來確定如何調(diào)整DQS使能脈沖的相位以跟蹤DQS信號的變化。換而言之，可以移位或者變化使能脈沖的相位以便將該信號的下降沿與原始DQS信號的最后上升沿進(jìn)行對準(zhǔn)。

運(yùn)用這一概念的示例實(shí)施例可以使用單個寄存器，并且接口電路(例如存儲器接口控制電路)可以在取得采樣之后的若干周期檢查采樣的輸出，以向采樣寄存器給予用于解決任何亞穩(wěn)性的時間。一個考慮是在做出決策以調(diào)整DQS使能脈沖的相位之前取得的采樣數(shù)目。

在一些實(shí)施例中，假如跟蹤的信號可以包括相對高的頻率抖動，可以取得若干采樣以有助于用充分精確性確定兩個信號的相對時序，以避免進(jìn)行不恰當(dāng)或者不適當(dāng)調(diào)整(例如在錯誤方向上的相位調(diào)整)。在這樣的實(shí)施例中，可以選擇在濾除相對高的頻率變化(例如來自更高的頻率變化的噪聲)之時跟蹤更低的頻率變化。

在一些實(shí)施例中，可以設(shè)計(jì)電路使得它跟蹤假設(shè)為具有給定或者指定速率的溫度變化，諸如約1℃/s或者約0.1％延遲/s。在一些實(shí)施例中，可以在基于多數(shù)表決進(jìn)行跟蹤調(diào)整之前取得所需數(shù)目的采樣(例如7,500個采樣)，并且可以時常或者規(guī)律地(例如每秒)進(jìn)行單個跟蹤調(diào)整以有助于溫度變化跟蹤。

為了根據(jù)這些概念設(shè)計(jì)各種實(shí)施例，可以使用以下分析。假設(shè)原始DQS信號抖動具有均勻分布，單個采樣將指示跟蹤應(yīng)當(dāng)移回至理想位置的概率是(δ+Δ/2)/Δ，其中Δ代表抖動分布的寬度，并且δ表示從最優(yōu)點(diǎn)的當(dāng)前距離。

如果在基于多數(shù)表決(majority vote)判決哪個方向移動(調(diào)整相位或者時序)DQS使能脈沖之前執(zhí)行N個采樣，則下式1給出信號朝著理想位置移動的概率：

P(朝著理想位置移動)＝

∑_i＝N/2+1toN(C(i,N)x((δ+Δ/2)/Δ)ⁱx(1-(δ+Δ/2)/Δ)^Ν-i) (1)

在上式(1)中，C(,)代表如下函數(shù)，該函數(shù)返回可以從N項(xiàng)的集合選擇i項(xiàng)的方式的數(shù)目。根據(jù)式1可以確定在δ_max與N之間的關(guān)系，從而如果例如每秒重復(fù)算法，則它將很少(或者相對不頻繁)朝著理想位置移動失敗，例如每100000年少于一次。

在該情況下，δ_max代表從理想位置的最大漂移。作為一個例子，如果選擇N為7,500，則最大漂移將相對于抖動分布的寬度從理想位置離開少于近似5％。作為另一例子，如果選擇N為1,500，則最大漂移將相對于抖動分布的寬度從理想位置離開少于近似10％。

注意，也可以有利地運(yùn)用用于實(shí)現(xiàn)基于采樣的跟蹤的替代實(shí)施例。例如在一些實(shí)施例中，可以尋求采樣的閾值分部(fraction)以同意在給定的方向上移動原始DQS信號，而不是使用多數(shù)表決。例如，如果所有采樣同意移動方向，則可以移動信號。

在一些實(shí)施例中，在上次調(diào)整之前取得的采樣可以被包含于當(dāng)前調(diào)整判決中或者在當(dāng)前調(diào)整判決中發(fā)揮作用。通常基于那些樣本的陳化、自從取得那些樣本起進(jìn)行的調(diào)整的數(shù)目和量值或者二者來折算在來自在最后采樣調(diào)整之前的采樣的信息。類似地，可以基于采樣的陳化來折算自從上次調(diào)整起取得的采樣。

在其它一些實(shí)施例中，可以通過使用延遲鏈的多個抽頭(例如饋給多個采樣寄存器)來取得在時間上略微偏移的多個采樣。這樣，可以基于取得的采樣和在它們之間的間距的知識來更好地判斷距理想位置的距離。這一技術(shù)可以用來幫助確定待應(yīng)用的調(diào)整，并且有助于在進(jìn)行調(diào)整之后重新解釋先前采樣。

例如，如果采樣指示兩個步進(jìn)而不是一個步進(jìn)的調(diào)整(在離散步進(jìn)中完成這一例子中的調(diào)整)將有利于到達(dá)理想位置，則可以選擇進(jìn)行該調(diào)整。一旦進(jìn)行調(diào)整，然后可以重新解釋取得的所有先前采樣以反映兩個步進(jìn)的該位置改變。例如在一個示例實(shí)施例中，假如做出理想調(diào)整，則取得的所有先前采樣現(xiàn)在應(yīng)當(dāng)指示當(dāng)前無需改變。

在一些實(shí)施例中，多個采樣(無論來自若干寄存器還是隨時間來自單個寄存器)也可以用來估計(jì)抖動分布的寬度和形狀。這一技術(shù)可以用來評估初始設(shè)計(jì)假設(shè)是否有效。

假如從選通信號取得采樣，采樣事件可以利用實(shí)際系統(tǒng)活動。例如，在存儲器接口的情況下，可以在原始DQS信號在系統(tǒng)請求的讀取操作期間切換時取得采樣。如果未執(zhí)行讀取操作持續(xù)一段時間，則存儲器接口控制電路可以中斷系統(tǒng)或者主機(jī)處理器以執(zhí)行采樣操作(即偽或者非必需操作)，從而隨時間取得恰當(dāng)數(shù)目的采樣。

這一方案與用來請求存儲器設(shè)備刷新和輸入/輸出阻抗校準(zhǔn)的中斷相似。在一些實(shí)施例中，可以例如請求多于所需或者指定數(shù)目的刷新。可以“劫持(hijack)”那些刷新請求中的一些刷新請求以執(zhí)行所需“采樣”讀取(即附加刷新請求可以用來在刷新操作可能已經(jīng)正常出現(xiàn)的時間期間執(zhí)行采樣操作)。

公開的概念的另一方面涉及擴(kuò)展前同步碼窗。典型前同步碼(諸如0.9T)經(jīng)常比理想同步碼更短。通過擴(kuò)展該時序窗，可以提高總時序裕度。例如可以通過基于在前同步碼期間加載的“剩余突發(fā)長度”計(jì)數(shù)觸發(fā)門控來消除門控操作的時序要求或者規(guī)范。可以使用與選通信號本身或者選通信號的延遲版本同步運(yùn)行的電路來更新計(jì)數(shù)。注意，這一類型的電路在可以改進(jìn)有效前同步碼時序窗的情形中有益。

一種用于改進(jìn)前同步碼時序窗的方式是通過延遲選通信號(原始DQS信號)來人為延伸前同步碼時間。在一些實(shí)施例中，可以出于其它目的通過“彎曲(warp)”在用來延遲選通信號的電路周圍(即使用電路)的門控電路來產(chǎn)生經(jīng)延遲的選通。“去門控”經(jīng)延遲的選通信號可以基于原有的原始未延遲選通信號和去門控信號的時序而出現(xiàn)。

具體而言，在一些實(shí)施例中，可以通過執(zhí)行未延遲的選通信號和DQS使能(去門控)信號的邏輯AND操作來生成“觸發(fā)”脈沖。這一“觸發(fā)”脈沖的上升沿可以用來去門控延遲的DQS信號。只要“觸發(fā)”脈沖不是太小(小到它被過濾或者消除或者去除的程度)，則延伸的前同步碼(原有前同步碼和DOS信號的邏輯高脈沖的某一部分)賦予DQS使能(去選通)信號可以使用或者以之為目標(biāo)的更大時序窗。

注意，如果DQS信號的額外延遲降低系統(tǒng)中的別處的時序裕度，則DQS信號的額外延遲可能代價高。例如額外延遲可能添加對在初始捕獲之前的選通延遲的額外不確定性。這一考慮可能限制前同步碼可以被延伸多少。

公開的概念的另一方面涉及去除經(jīng)門控的DQS信號的寄生沿。在示例實(shí)施例中，如果太早去門控DQS，則可以通過后處理門控的DQS信號以去除或者消除任何寄生沿來延伸有效前同步碼時序窗。在一些實(shí)施例中，在DQS信號用于初始捕獲之后處理它以免失真或者延遲在初始捕獲之前的理想選通。

該處理包括去除或者消除在由于太早去門控而致的未理想門控的DQS信號中的相應(yīng)假信號。這一技術(shù)利用如下事實(shí)：在捕獲寄存器下游的重新同步邏輯電路由DQS信號的下降沿觸發(fā)，因此在向該電路發(fā)送的時鐘信號中的占空比失真不應(yīng)影響功能。

注意，捕獲寄存器的輸出可能由于早期去門控而變成早期或者更早地被破壞。然而，利用后處理的DQS信號的本地重新配準(zhǔn)可以用來鎖存捕獲寄存器輸出并且保持它持續(xù)一個或者多個周期。圖15示出了非理想門控的DQS波形的例子，該例子圖示了可能出現(xiàn)的相對短的假信號。

圖16圖示了根據(jù)一個示例實(shí)施例的用于處理信息或者數(shù)據(jù)的電路280的簡化框圖。更具體而言，電路280可以用于捕獲、DQS后處理、重新配準(zhǔn)數(shù)據(jù)或者信息。電路280可以如上文所言用來處置過早去門控的選通。

參照圖16，電路280包括寄存器或者更一般為存儲電路282、284、286、288和290。如從對公開的概念的描述中受益的本領(lǐng)域普通技術(shù)人員理解的那樣，寄存器282、284和286處理并且去串行化輸入數(shù)據(jù)。注意，DQS信號鐘控寄存器282、284和286。

反相器292和294以及NAND門296形成用于去除或者消除假信號的電路(例如參見圖15)。反相器292和294有效延遲向NAND門296的一個輸入提供的DQS信號，并且向NAND門296的第二輸入提供經(jīng)延遲的信號。這一方案減少電路280受DOS信號中的相對短持續(xù)時間或者寬度的假信號或者脈沖的影響。

公開的概念的另一方面涉及使能脈沖的時序。更具體而言，可以考慮由于在單個總線上與多個設(shè)備通信所致的原始DQS信號到達(dá)時間的系統(tǒng)性差異。去往各種設(shè)備的不同印刷電路板(PCB)跡線延遲(或者其它電路或者互連延遲)(在兩個方向上)以及不同的每個設(shè)備的時序特性影響時序裕度。

為了減輕對時序裕度的影響，可以存儲每個列或者每個設(shè)備的使能脈沖移位規(guī)范或者值，并且可以根據(jù)在給定的時間點(diǎn)參與通信的設(shè)備有利地改變使能脈沖的時序。為了這樣做，可以增強(qiáng)DQS門控電路，以基于從其發(fā)送下一或者后續(xù)DQS信號的相應(yīng)列來配準(zhǔn)并且更新適當(dāng)相位設(shè)置。

圖17示出了根據(jù)一個示例實(shí)施例的通過改變使能脈沖的時序來改進(jìn)時序的電路310的簡化框圖。電路310包括與電路240(見圖12)相同的電路部件或者單元中的一些電路部件或者單元。此外，電路310(見圖17)包括寄存器320和322，這些寄存器用于存儲去門控/門控相位設(shè)置以用于由使能脈沖移位電路152、用于提供DQS采樣的寄存器318以及可選緩沖器312、314和316使用。

注意，使能脈沖移位電路152具有兩個輸出，即輸出152A和輸出152B。輸出152A-152B允許分別單獨(dú)控制門控和去門控，以有助于應(yīng)對占空比失真。對從源(未明示)(例如存儲器設(shè)備)發(fā)送的信號有影響的占空比失真可能移位門控時序窗。更具體而言，占空比失真可能相對于通過采樣來跟蹤的DQS信號和也關(guān)于DQS信號的上升沿而限定的前同步碼來移位門控時序窗。(注意，關(guān)于DQS信號的下降沿對門控時序窗定時。)

可以如希望的那樣以多種方式實(shí)施脈沖移位電路152。例如，在一些實(shí)施例中，可以實(shí)施使能脈沖移位電路152為延遲鏈，該延遲鏈基于分別經(jīng)由寄存器320和322的輸出320A和322A向它提供的設(shè)置將原始門控信號移位至所需相位(在針對門控和去門控設(shè)置中的每個設(shè)置而示出的例子中為7位寬，但是可以使用其它值)。

在一些實(shí)施例中，有益的是：如果電路的延遲隨時間改變(通過物理機(jī)制，諸如偏置溫度不穩(wěn)定性(BTI))，則在使能脈沖移位電路內(nèi)的上升和下降延遲改變在數(shù)值上相當(dāng)或者接近相同或者相對接近。假如這些陳化效果通常視使用而定(例如接通的設(shè)備往往減緩而關(guān)斷的設(shè)備往往恢復(fù))，有利的是：如果貫穿使能脈沖移位電路的長期占空比接近50％，則所有設(shè)備經(jīng)歷相似使用。

一種用于實(shí)現(xiàn)這一點(diǎn)的方式是具有在使能脈沖移位電路的輸入和輸出的信號的可配置或者可編程反轉(zhuǎn)(例如可編程緩沖器/反相器)。可以經(jīng)由可編程反轉(zhuǎn)電路(例如可編程緩沖器/反相器)定期激活和去激活信號的反轉(zhuǎn)，從而平均占空比接近50％(或者均勻降級所希望或者適合的無論任何值)。控制器電路可以監(jiān)視信號活動并且基于已經(jīng)觀測到多少邏輯高脈沖比對邏輯低脈沖活動來改變信號反轉(zhuǎn)狀態(tài)。

再次參照圖17中所示實(shí)施例，使能脈沖移位電路152的輸出152A-152B分別驅(qū)動可選緩沖器312以及可選緩沖器314和316。可以調(diào)諧緩沖器312、314和316以有助于關(guān)于彼此對準(zhǔn)門控和去門控時序窗以及采樣寄存器318的“采樣”點(diǎn)。換而言之，可以基于寄存器154的設(shè)置/保持時間來調(diào)諧緩沖器312。類似地，可以基于寄存器318的設(shè)置/保持時間來調(diào)諧緩沖器314和316。

注意，在圖17中所示示例實(shí)施例中，原始門控信號適于作為用于寄存器320和322的時鐘信號。由于原始門控信號用來配準(zhǔn)新相位設(shè)置，所以更新可以被“自定時”。換而言之，相位設(shè)置將足夠早地更新，從而正確相移應(yīng)用于第二操作或者后續(xù)操作，但是足夠地晚，從而不影響用于第一或者更早操作的門控信號的后沿結(jié)束。

為了實(shí)現(xiàn)自定時，可以擴(kuò)充在所示例子中在使能脈沖移位電路152(即NAND門182、反相器184或者二者)之前的有時稱為轉(zhuǎn)接關(guān)斷電路的電路，以充分延遲原始門控信號，從而脈沖移位電路具有足夠時間來基于新設(shè)置更新門控相位。在一些實(shí)施例中，如果使能脈沖移位電路152無假信號，則可以考慮可以選擇的最早實(shí)際脈沖相位。如果使能脈沖移位電路152并非無假信號，則應(yīng)當(dāng)考慮最早可能脈沖相位(無論設(shè)置如何)，因?yàn)榧词股形从幸膺x擇該設(shè)置，仍然可以在設(shè)置更新操作經(jīng)歷假信號時暫時選擇該設(shè)置。

類似地，在一些實(shí)施例中，可以考慮如果使能脈沖移位電路152無假信號則可以選擇的最晚實(shí)際脈沖相位。如果使能脈沖移位電路152并非無假信號，則應(yīng)當(dāng)考慮最晚可能脈沖相位(無論設(shè)置如何)，因?yàn)榧词股形从幸膺x擇該設(shè)置，仍然可以在設(shè)置更新操作經(jīng)歷假信號時暫時選擇該設(shè)置。

為了使用電路310，控制器(未明示)可以通過先計(jì)算門控事件來執(zhí)行校準(zhǔn)和跟蹤。這將通過在嘗試用于門控信號的不同相移之時執(zhí)行校準(zhǔn)數(shù)據(jù)操作(有時稱為校準(zhǔn)虛操作)(例如在存儲器接口的情況下為讀取操作)來完成。

如果下降沿太早出現(xiàn)，則電路將門控選通的后續(xù)沿并且數(shù)據(jù)將丟失。通過尋找這一條件，門控信號的下降沿可以正確置于由DQS信號的第二到最后周期的兩個下降沿形成的時序窗的中心。可以通過將信號延遲一個周期或者通過從緊接在感興趣的操作之后的后續(xù)操作尋找數(shù)據(jù)來發(fā)現(xiàn)DQS的最后周期。

隨后，采樣寄存器318可以用來在DQS信號的最后下降沿到下降沿周期期間相對DQS信號的上升沿微調(diào)門控信號的下降沿的放置。假如電路310和采樣寄存器318中的去門控路徑的相對時序恰當(dāng)，這一技術(shù)應(yīng)當(dāng)提供相對好的去門控時序裕度，因?yàn)殛P(guān)于DQS信號的上升沿限定前同步碼。

如果有多個存儲器設(shè)備列待校準(zhǔn)，則可以如希望的那樣針對其它列重復(fù)這一過程。在系統(tǒng)操作期間，如上文討論的那樣，采樣寄存器318可以用來偶爾或者定期或者時常采樣傳入DQS信號，從而尋找由于溫度和/或電壓變化所致的延遲改變。如果檢測到這樣的改變，則可以相應(yīng)地調(diào)整門控和去門控信號以在操作期間維持良好或者提高的時序裕度。如果使用多個存儲器設(shè)備列，則可以取得來自每個列的采樣，因?yàn)榱锌梢韵嗷オ?dú)立地隨時間變化。

圖18示出了用于電路310的示例時序圖。注意時序圖對應(yīng)于如下系統(tǒng)：該系統(tǒng)使用至少兩個存儲器設(shè)備列，即列0和列1。另外注意，原始DQS信號包括在列0與列1的操作之間的標(biāo)注為t₁的時間段。基于最小的列到列開關(guān)時間(t_RTRS)和DQS門控脈沖的半周期壓縮，時間段t₁跨越2.5個時鐘周期。

參照存儲器設(shè)備或者系統(tǒng)描述一些示例實(shí)施例。然而那些例子僅構(gòu)成示例應(yīng)用而并非旨在于限制通過進(jìn)行適當(dāng)修改將公開的概念應(yīng)用于其它類型的電路、子系統(tǒng)或者系統(tǒng)。那些修改落入從對公開的概念的描述中受益的本領(lǐng)域普通技術(shù)人員的知識和技能水平內(nèi)。

參照附圖，本領(lǐng)域普通技術(shù)人員將注意所示各種塊可以主要描繪概念功能和信號流。實(shí)際電路實(shí)施方式可以包含或者可以未包含用于各種功能塊的單獨(dú)可標(biāo)識硬件并且可以使用或者可以未使用所示特定電路。例如可以如希望的那樣將各種塊的功能組合到一個電路塊中。另外，可以如希望的那樣在若干電路塊中實(shí)施單個塊的功能。如從本公開內(nèi)容的描述中受益的本領(lǐng)域普通技術(shù)人員理解的那樣，電路實(shí)施方式的選擇依賴于各種因素，諸如用于給定的實(shí)施方式的特定設(shè)計(jì)和性能規(guī)范。除了這里描述的修改和替代實(shí)施例之外，其它修改和替代實(shí)施例也將為受益于本公開內(nèi)容的本領(lǐng)域普通技術(shù)人員所清楚。因而本描述向本領(lǐng)域技術(shù)人員傳授實(shí)現(xiàn)公開的概念的方式并且將解釋為僅為示例。

示出和描述的形式和實(shí)施例應(yīng)當(dāng)解釋為示例實(shí)施例。本領(lǐng)域技術(shù)人員可以進(jìn)行在部分的形狀、尺寸和布置上的各種改變而未脫離本文中的公開的概念的范圍。例如本領(lǐng)域技術(shù)人員可以用等效單元替換這里圖示和描述的單元。另外，受益于本公開內(nèi)容的本領(lǐng)域技術(shù)人員可以將公開的概念的某些特征獨(dú)立于其它特征的使用來使用而未脫離公開的概念的范圍。