專利名稱：靜電放電保護器件的布圖設計方法及mos器件的制作方法
技術領域：
本發明涉及靜電放電保護器件的布圖設計方法及MOS器件。
背景技術：
在芯片制造業和應用領域，靜電放電是造成芯片故障的普遍原因之一 ， 當存儲在機器或人體上的電荷與芯片接觸或靜電感應而放電時，就會發生靜 電放電現象。目前，隨著半導體器件的最小特征尺寸越來越小，靜電放電引 發的問題也將越來越嚴重。通常，對于器件靜電放電的保護，大都是從電路設 計上予以考慮的。
中國專利號為01125832.2的發明公開了一種靜電放電保護電路，包含 電阻元件，其一端電連接至電壓源；電容元件，其一端電連接該電阻元件的 另一端，該電容元件的另一端接地以及PMOS器件，其包含柵極、第一電 極、第二電才及以及基極，該柵極電連接至該電阻元件與該電容元件之間，該 基極電連接至該第一電極，而該電壓源電連接至該第一電極。通過利用靜電 電壓與工作電壓在反應時間上的不同來加以區分，從而達到靜電放電保護的 目的。
而與電路對應的，目前對于應用于靜電放電保護的MOS器件通常采用梳 狀多晶硅的布圖設計方法，例如，對于溝道寬度為360um的NMOS器件，采 用將其拆分成單根多晶硅溝道寬度為60um的6個NMOS器件，并將這些器 件進行并聯連接。如圖1所示為根據梳狀多晶硅布圖設計方法得到的NMOS 器件布圖結構，從圖中可以看到，NMOS器件的布圖包括代表p型深阱的圖 層4。位于圖層4包圍的區域內代表用來定義NMOS器件大小的n型有源區 的圖層6。六根均勻且平行分布于圖層6上的代表多晶硅柵極的圖層5。該圖層5構成的六根多晶硅柵極相連構成梳子狀，且將圖層6圍成的區域劃分成 七塊，分布于該七塊區域內，代表接觸孔的圖層8，與多晶硅柵極相連，代表
金屬的圖層7，以及分布于圖層7包圍的區域內，代表金屬與多晶硅柵的連通 孔的圖層9。而圖2即是根據上述布圖設計得到的NMOS器件沿a-a，方向 剖面結構，包括，p型襯底l、在p型襯底1中的p型深阱4、位于p型襯底 1上的柵介質層3、位于柵介質層3上的多晶硅柵極5以及p型襯底1中位于 柵介質層3兩側的源才及11和漏極10。
而依據上述對MOS器件的布圖設計，由于制程上的不均勻，例如多根多 晶硅之間的線寬的微小差別，以及物理上的不對稱，例如，梳狀布圖設計形 成的MOS器件的各個源極與襯底接地點的位置不同，而使得源極和襯底之間 的電阻也不盡相同，而所述的情況將會使得這種MOS器件在遭遇靜電放電時 不能被均勻打開，使得電流路徑減少，而局部的電流過大容易使MOS器件受 到損傷，從而不能有效地保護內部電路。

發明內容
本發明解決的問題是現有的靜電放電保護器件的布圖設計方法形成的 MOS器件在遭遇靜電放電時不能被均勻打開，從而不能有效地保護內部電路。
為解決上述問題，本發明提供了一種靜電放電保護器件的布圖設計方法， 包括，
代表位于襯底中的深阱的第一圖層；
在第一圖層包圍的區域內代表有源區的第二圖層；
在第二圖層包圍的區域上的代表柵極的第三圖層，且第三圖層構成網格 框形狀；
位于第三圖層網格內與第二圖層交疊的區域內代表接觸孔的第四圖層； 在第一圖層包圍的區域內與笫三圖層相連的代表金屬的第五圖層；
5第五圖層包圍的區域內代表金屬與柵4l的連通孔的第六圖層。
相應地，本發明還提供了一種根據上述布圖設計方法形成的MOS器件， 包括半導體襯底，形成于半導體襯底中的深阱，位于半導體襯底上的柵極介 質層、位于柵極介質層上的多晶硅層，以及半導體襯底內位于柵極介電層兩 側的源極和漏極，其特征在于，所述多晶硅層和柵極介質層呈網格狀分布于 半導體襯底上，所述源極和漏極位于網格內。
與現有技術相比，本發明具有以下優點根據本發明布圖設計形成的MOS 器件的柵極呈網格狀分布，當遭遇靜電放電時，電流會沿著網格狀分布的柵 極形成多路電流路徑，減小靜電放電對于MOS器件的損害，提高MOS器件 的靜電放電容忍度，從而有效地保護內部電路。


圖1是現有MOS器件的梳狀多晶硅布圖結構圖2是根據現有^f危狀多晶石圭布圖結構的MOS器件結構示意圖3A至圖3F是本發明實施例布圖方法示意圖4A至圖4F是根據本發明實施例布圖結構的MOS器件結構示意圖； 圖5是本發明實施例布圖結構的MOS器件立體圖； 圖6是本發明實施例MOS器件的源/漏極定義示意圖。
具體實施例方式
本發明通過對于應用于靜電放電保護的MOS器件進行新的布圖設計，使 得柵極呈網格狀，增加了靜電放電時的電流路徑，提高了MOS器件的靜電放 電容忍度。
下面以溝道寬度為360um的NMOS器件為例，對于本發明的布圖設計和 根據布圖設計形成的MOS器件進行詳細說明。本發明實施例布圖設計的方法如下
參照圖3A所示，提供代表位于p型襯底中的p型深阱400的第一圖層， 所述p型深阱400就是NMOS器件生產工藝中所形成的p阱；
參照圖3B所示，提供在代表p型深阱400的第一圖層包圍的區域內代表 n型有源區600的第二圖層。本步驟中代表n型有源區600的第二圖層其實是 用來定義NMOS器件大小的，所述n型有源區600并不出現在NMOS器件的 生產工藝中，只是通過有源區大小的確定，NMOS器件的大小也就確定了。 本例中借鑒梳狀多晶硅的布圖設計方法，將NMOS器件拆分成單根多晶硅溝 道寬度為60um的6個NMOS器件，定義b - b，方向的大小為單根多晶硅溝道 寬度，因此代表n型有源區600的圖層沿圖示b-b，方向的大小就是60um。 而代表n型有源區600的圖層沿與b-b，方向垂直的c-c，方向的大小則是根 據NMOS器件生產工藝的設計規則，并結合代表多晶硅的圖層和代表接觸孔 的圖層的分布來最終確定的，此處只是定義了一個大致尺寸，關于這一部分 會在后文作詳細論述。所述的設計規則就是指根據工藝制程制定的一些最小 尺寸，當MOS管的設計尺寸小于這些最小尺寸時，MOS管就不能被正確地 生產出來。例如對于0.13微米的工藝制程，有源區的最小寬度、接觸孔最小 尺寸、接觸孔之間的最小間距、接觸孔到多晶硅柵極的最小間距都包含在0.13 微米工藝制程的設計規則中，通常對于MOS管的布圖設計所采用的尺寸是按 設計規則中的最小尺寸。
參照圖3C所示，提供在代表n型有源區600的第二圖層包圍的區域上的 代表多晶硅柵極500的第三圖層，且第三圖層呈網格狀。本步驟其實是用來 確定NMOS器件的多晶硅柵極形狀和大小的，所述多晶硅柵極500由6條沿 b-b，方向的長條和6條沿c-c，方向的長條垂直交叉構成一個封閉的多晶硅 柵極網格，并且每一長條都被它垂直方向上的6條長條等分，因此所形成的 網格大小完全相同。而每一個網格的大小應至少能容納一個接觸孔，所以網格的大小是根據設計規則中對于接觸孔到多晶硅柵極的最小間距、接觸孔最 小尺寸、接觸孔之間的最小間距的限定以及接觸孔的數量來最終確定的，此 處也只是定義了一個大致尺寸。每一長條的寬度是由設計規則來確定的，例
如，設計規則規定多晶硅柵極的最小寬度為NMOS器件工藝最小特征尺寸的
兩倍，則長條寬度就是工藝最小特征尺寸的兩倍。
參照圖3D所示，提供位于代表n型有源區600的第二圖層和代表多晶硅 柵極500的第三圖層交疊區域內代表接觸孔800的第四圖層。所述接觸孔800 就是NMOS器件生產工藝中所形成的源極或漏極的接觸孔。接觸孔的位置與 所設計的接觸孔的數量有關。如本實施例中，出于可靠性的考慮，在每個多 晶硅柵極500的網格內設計四個接觸孔，則接觸孔形成一個兩行兩列的接觸 孔陣列居于網格正中。并且，根據NMOS器件工藝的設計規則，網格的大小 就是兩倍的接觸孔到多晶硅柵極的最小間距+兩倍的接觸孔最小尺寸+接觸 孔之間的最小間距。從而，代表n型有源區600的第二圖層沿c-c，方向的大 小就是五倍的網格大小+兩倍的多晶硅柵極到有源區的最小寬度。
參照圖3E所示，提供在代表p型深阱400的第一圖層包圍的區域內與代 表多晶硅柵極500的第三圖層相連的代表金屬700的第五圖層。其中，代表 金屬700的第五圖層的位置并不僅限于如圖所示的位于代表多晶硅柵極500 的第三圖層的邊緣，因為所述金屬700就是NMOS器件生產工藝中所形成的 金屬引出線，所以代表金屬700的第五圖層只要和代表多晶硅柵極500的第 三圖層有交疊的區域，并且該區域的大小只要保證最小能夠容納一個金屬與 多晶硅柵的連通孔就是符合布圖設計要求的。但是，從器件工藝的角度出發， 最優化的方法還是如圖3E所示的那樣使代表金屬700的第五圖層與代表多晶 硅柵極500的第三圖層的邊緣相交疊。所述金屬700的寬度大小由設計規則 中金屬與多晶硅柵的連通孔的最小尺寸+兩倍的連通孔與金屬的最小間距來 確定。參照圖3F所示，提供代表金屬700的第五圖層包圍的區域內代表金屬與 柵極的連通孔900的第六圖層。所述連通孔900就是NMOS器件生長工藝中 形成的，起到連通金屬層和多晶硅層的作用。因為連通孔的作用是連接金屬 和多晶硅層，所以在布圖上代表連通孔900的第六圖層的位置必然處于上述 的第五圖層和第三圖層交疊的區域內，并且第六圖層在第五圖層和第三圖層 的交疊區域內的位置是按設計規則中連通孔與金屬的最小間距以及連通孔與 多晶硅^t的最小間距來確定的。出于可靠性的考慮，本實施例設計連通孔900 的數量為六個，連通孔之間的間距按設計規則中連通孔之間的最小間距確定。
為了使得說明更加清楚，下面采用概述根據布圖設計形成NMOS器件的 工藝過程來詳細說明本實施例的NMOS器件。
如圖4A所示，首先是在p型襯底100上形成淺溝槽200，形成淺溝槽200 的技術可以釆用本領域技術人員公知的技術。 一般是先在襯底上形成氧化層， 然后在氧化層上形成氮化硅層，然后蝕刻氧化層和氮化硅層形成凹槽，再在 襯底上形成氧化硅層，接著用等離子體氧化硅來填充凹槽，最后采用化學機 械拋光設備進行平坦化處理來完成淺溝槽的制作。
如圖4B所示，接著是在p型襯底100中形成p型深阱400,形成p型深 阱400的技術可以采用本領域技術人員公知的技術。 一般是在p型襯底100 中注入p型離子來形成p阱。
如圖4C所示，接著是在p型襯底100上形成柵介質層300,形成柵介質 層300的技術可以采用本領域技術人員公知的干式或濕式氧化技術。
如圖4D所示，接著是在柵介質層300上形成多晶硅層500， 一般是采用 化學氣相淀積法淀積而成的。
如圖4E所示，接著是對于柵介質層300和多晶硅層500進行蝕刻，蝕刻 可采用本領于技術人員公知的技術。 一般是根據布圖設計的掩膜圖形，用光
9刻膠定義出柵極的形狀，然后以光刻膠為掩模對多晶硅層500和柵極介質層
300進行蝕刻形成柵極結構。因此由前述的布圖設計可以得知，蝕刻后的柵極 結構形狀為網格狀。
如圖4F所示，然后是在柵介質層300兩側形成漏極和源極，形成漏極和 源極的技術可以釆用本領于技術人員公知的技術。 一般是采用在p型襯底100 中，柵介質層300兩側進行n型離子注入來形成NMOS器件的漏極和源極。
按照常規程序，隨后要進行金屬化、形成接觸孔等步驟，由此提供了本 實施例的NMOS器件，如圖5所示為所形成的NMOS器件的立體圖，從圖5 中可以看到，NMOS器件包括，p型襯底100、在p型襯底100中的p型深阱 400、位于p型襯底100上的呈網格狀的柵介質層300、位于一冊介質層300上 的呈網格狀的多晶硅柵極500以及p型襯底100中位于4冊介質層300兩側的 漏才及和源才及。因為對于該NMOS器件沿c - c'方向和b - b，方向的剖面都是完 全對稱的，因此網格狀的柵極結構使得MOS器件的幾何尺寸更加對稱，從而 減小柵極上各點的電勢差。
當然，對于漏極和源極可以有不同的定義方法，如圖6所示，列舉了三 種不同的漏極和源極的定義方法，圖中的網格線就是本發明的網格狀柵極。 對于MOS器件，它的工作原理很簡單用柵極電壓產生的電場控制漏極和源 極間的電流傳導。在NMOS中，定義兩個n型離子注入區中電勢較低的為源 極，另一區為漏極。圖4中最左面的一種漏極和源極的定義方法是把同一列 上的n型離子注入區接相同的偏置電壓，而相鄰的一列上的n型離子注入區 接較高或較低的偏置電壓，從而使得漏極和源極在行方向上間隔排列。圖4 中間的一種漏極和源極的定義方法是把網格中最外圈的n型離子注入區接相 同的偏置電壓，而內圈的n型離子注入區接較高或較低的偏置電壓，網格中 心的n型離子注入區與最外圈的n型離子注入區接相同的偏置電壓。圖4最 右面的一種漏極和源極的定義方法是將每兩個相鄰的n型離子注入區接不同的偏置電壓，而被n型離子注入區隔開的兩個n型離子注入區接相同的偏置 電壓。
對于圖4最左面的一種漏極和源極的定義方法，箭頭標示的電流路徑在 水平方向上存在，電流路徑相對于現有技術有了增加，但還是較少。對于圖4 中間的一種漏極和源極的定義方法，箭頭標識的電流路徑在水平方向上和垂 直方向上均存在，但由于網格中同一個圏內的n型離子注入區都接相同的偏 置電壓，電流路徑仍較少。對于圖4最右面的一種漏極和源極的定義方法， 箭頭標識的電流;洛徑在水平方向和垂直方向上均存在，并且每兩個相鄰的n 型離子注入區之間都存在有電流路徑，電流路徑較多。通過對于上述三種漏 極和源極的定義方法的分析可以得知，相對于現有的梳狀多晶硅的布圖結構， 本發明的網格狀柵極使用于靜電放電保護的NMOS器件在遭遇靜電放電時能 夠提供更多的電流路徑，使電流分布更均勻。同時，更多的電流路徑也意味 著當NMOS器件遭遇靜電放電時，能夠使得靜電放電電流分散得更多，因而 能夠有效地提高靜電放電器件的耐壓能力，使內部電路得到有效的保護。
同樣地，對于PMOS器件，可以使用相同的布圖設計方法，所不同的是 提供的是n型深阱和p型有源區，而根據布圖設計形成的PMOS器件包括，p 型襯底、在p型襯底中的n型深阱、位于p型襯底上的柵介質層、位于柵介 質層上的呈網格狀的柵極以及p型襯底中位于柵介質層兩側的漏極和源極。
綜上所述，本發明的布圖設計通過網格狀的柵極使得形成的MOS器件的 幾何尺寸更加對稱，減小柵極上各點的電勢差，同時使得MOS器件具有更多 的電流路徑，使得靜電放電電流分散得更多，從而減小靜電放電對于MOS器 件的損害，提高MOS器件的靜電放電容忍度。
權利要求
1.一種靜電放電保護器件的布圖設計方法，其特征在于，包括，代表位于襯底中的深阱的第一圖層；在第一圖層包圍的區域內代表有源區的第二圖層；在第二圖層包圍的區域上的代表柵極的第三圖層，且第三圖層構成網格框形狀；位于第三圖層網格內與第二圖層交疊的區域內代表接觸孔的第四圖層；在第一圖層包圍的區域內與第三圖層相連的代表金屬的第五圖層；第五圖層包圍的區域內代表金屬與柵極的連通孔的第六圖層。
2. 如權利要求1所述的布圖設計方法，其特征在于，所述網格框內網格的大 小應至少能容納一個接觸孔。
3. 如權利要求1所述的布圖設計方法，其特征在于，所述第五圖層與第三圖 層的網格框邊緣相交疊。
4. 如權利要求3所述的布圖設計方法，其特征在于，所述第五圖層與第三圖 層的網格框邊緣交疊部分的大小應至少能容納一個連通孔。
5. 如權利要求1所述的布圖設計方法，其特征在于，所述襯底為p型襯底。
6. 如權利要求1所述的布圖設計方法，其特征在于，所述深阱為p型或n型 深阱。
7. 如權利要求6所述的布圖設計方法，其特征在于，所述p型深阱內的有源 區為n型，所述n型深阱內的有源區為p型。
8. —種根據權利要求1的布圖設計方法形成的MOS器件，包括半導體襯底， 形成于半導體襯底中的深阱，位于半導體襯底上的柵極介質層、位于柵極 介質層上的多晶硅層，以及半導體襯底內位于柵極介電層兩側的源極和漏 極，其特征在于，所述多晶硅層和柵極介質層呈網格框狀分布于半導體襯 底上，所述源極和漏極位于網格內。
9.如權利要求8所述的MOS器件，其特征在于，所述的網格的大小應至少 能容納一個接觸孔。
全文摘要
本發明公開了一種靜電放電保護器件的布圖設計方法，代表位于襯底中的深阱的第一圖層；在第一圖層包圍的區域內代表有源區的第二圖層；在第二圖層包圍的區域上的代表柵極的第三圖層，且第三圖層構成網格框形狀；位于第三圖層網格內與第二圖層交疊的區域內代表接觸孔的第四圖層；在第一圖層包圍的區域內與第三圖層相連的代表金屬的第五圖層；第五圖層包圍的區域內代表金屬與柵極的連通孔的第六圖層。根據本發明布圖設計方法形成的靜電放電保護電路中的MOS器件具有更多的電流路徑，能夠提高MOS器件的靜電放電容忍度，從而更有效地保護內部電路。
文檔編號H01L21/8234GK101295676SQ20071004026
公開日2008年10月29日 申請日期2007年4月24日 優先權日2007年4月24日
發明者廖金昌, 張莉菲 申請人:中芯國際集成電路制造(上海)有限公司