專利名稱：半導體裝置及其制造方法
技術領域：
本發明涉及半導體裝置及其制造方法，具體地涉及具有η溝道場效應晶體管和P 溝道場效應晶體管的半導體裝置以及該半導體裝置的制造方法。
背景技術：
金屬-絕緣(氧化物)半導體場效應晶體管(MISFET或M0SFET)是半導體裝置中的基本元件。隨著半導體裝置的小型化和高集成度的發展，MISFET的小型化程度越來越高。通常將η溝道MISFET (下文也稱作NTr)和ρ溝道MISFET (下文也稱作PTr)包含在同一基板上的結構稱為CMOS電路。由于CMOS電路功耗低，且小型化和高集成度的CMOS電路容易實現器件的高速操作，所以CMOS電路廣泛地用作各種大規模集成電路(LSI)中的器件。在現有技術中，將硅的熱氧化物膜(氧化硅Si02)或者將通過對氧化硅進行熱氮化或在等離子中進行處理而形成的膜(氮氧化硅SiON)廣泛地用作柵極絕緣膜。摻雜有磷(P)或砷(As)的η型多晶硅層和摻雜有硼(B)的ρ型多晶硅層已廣泛用作NTr和PTr的柵電極。然而，當根據縮放原則使柵極絕緣膜變薄或減小柵極長度變小時，由于使氧化硅膜和氮氧化硅膜變薄的原因，增加了柵極漏電流，從而降低了可靠性。此外，由于在柵電極中形成耗盡層的原因，減小了柵極電容，因此，提出了使用具有高介電常數的絕緣材料(高介電膜)作為柵極絕緣膜的方法和使用金屬作為柵電極的方法。例如，可以將鉿的化合物等用作高介電膜的材料。尤其是，氧化鉿(HfO2)由于能夠在保持高介電常數的同時抑制電子/空穴遷移率的降低而成為最有應用前景的材料。然而，如在"High Performance nMOSFET with Hfsix/Hf02 Gate Stack by Low Temperature Process", T, Hirano et al. , Tech. Dig. IEDM,H 911 M, (2005) " ( #^ 獻1)中所披露，由于進行高溫處理(例如，對源極/漏極(S/D)進行活化退火處理)，所以會出現特性降低(例如，載流子遷移率降低)的問題。其功函數(WF)具有理想值的金屬材料作為形成柵電極的材料可以提供良好的晶體管特性。為了增強LSI的性能，MISFET需要在獲得較低閾值的同時抑制短溝道效應等，于是NTr的柵電極的金屬材料需要具有接近4. IeV的WF，PTr的柵電極的金屬材料需要具有接近5. 2eV的WF0
已知的滿足上述條件的金屬材料并不多，下述文獻披露了在NTr中使用鉿硅化物 (HfSix)，并在 PiTr 中使用釕(Ru)和氮化鈦(TiN)的情況“High Performance nMOSFET with HfSix/Hf02 Gate Stack by Low Temperature Process", K. Tai et al. , ISTC, ρ 330(2006) ；"High Performance Dual Metal Gate CMOS with High Mobility and Low Threshold Voltage Applicable to Bulk CMOS Technology，，，S. Yamaguchi et al., Symp. VLSI Tech.，p.192(2006) ；"Sub-Inm EOT HfSix/Hf02 Gate Stack Using Novel Si Extrusion Process for High Performance Application，，，T. Ando et al. , Symp. VLSI Tech.，p. 208(2006)；以及 ‘‘High Performance pMOSFET with ALD-TiN/Hf02 Gate Stack on(110)Substrate by Low Temperature Process",K. Tai et al. ,ESSDERC. ,p. 121(2006) 等(非專利文獻2 5)。然而，由于進行高溫處理步驟，上述材料的WF值也會發生變化，所以這就會出現諸如載流子遷移率降低之類的特性降低的問題。因此，相對于現有技術中的在形成柵極絕緣膜和柵電極之后進行高溫處理步驟的制造方法，JP-A-2000-40826(專利文獻1)公開了一種在進行高溫處理步驟之后形成柵極絕緣膜和柵電極的制造方法。在下文中，將在進行高溫處理步驟之后形成柵極絕緣膜和柵電極的制造方法所形成的晶體管結構稱為“柵極后形成結構”。另一方面，將現有技術中的在形成柵極絕緣膜和柵電極之后進行高溫處理步驟的制造方法所形成的晶體管結構稱為“柵極先形成結構”。JP-A-2002-198441 (專利文獻2)披露了如下方法在柵極后形成結構中，分別使用具有合適WF的金屬來形成NTr和PTr的柵電極。這里情況下，移除第一區域中的虛擬柵極，形成第一柵極絕緣膜，通過使用金屬來形成第一柵電極，并通過蝕刻移除金屬中的除成為第一柵電極的部分之外的部分。接下來，移除第二區域中的虛擬柵極，形成第二柵極絕緣膜，形成第二柵電極，并通過蝕刻移除金屬中的除成為第二柵電極的部分之外的部分。通過上述處理，在NTr和PTr上可以分別形成具有合適WF的柵電極。除上述公開的將金屬用作柵電極之外，作為采用柵極后形成結構的示例，已知的完全硅化(Full Silicidation，FUSI)技術將多晶硅層和過渡金屬(transition metal)的化合物用作柵電極。然而，難以通過優化硅化處理來分別形成NTr和PTr，如在JP-A-2009-117621 (專利文獻幻所披露的方法中，僅在PTr區域中設置開口，從而僅對PTr的柵電極進行完全硅化。近年來，已知的技術是在晶體管的源極/漏極上形成與硅具有不同晶格常數的鍺化硅(SiGe)(下文中稱為e-SiGe結構)。此外，如在國際申請W02002/043151(專利文獻4)所采用的技術中，通過在源極/ 漏極上形成張應力或壓應力的氮化硅膜(在下文中稱為應力襯膜SL)來調節晶體管的溝道區域中的應力，從而改善載流子遷移率。在具有柵極后形成結構的晶體管的源極/漏極上形成應力襯膜的情況下，例如日本專利申請JP-A-2008463168(專利文獻5)采用如下結構和形成方法通過化學機械研磨(CMP)處理來研磨應力襯膜的上部，從而移除應力襯膜的上部。因此，增強了溝道方向上的應力，從而實現了具有高載流子遷移率的高性能晶體管。在上述通過CMP處理對柵極后形成結構中的應力襯膜的上部進行研磨從而將其移除的結構中，當移除作為虛擬柵極的多晶硅層時，應力襯膜產生的應力作用發生變化。由于上述變化的原因，應力對NTr和PTr之間的載流子遷移率的影響出現差異，下述表達式 (1)和( 表示這些差異
權利要求
1.一種半導體裝置的制造方法，其包括在半導體基板上形成位于有源區域的第一區域和第二區域中的第一柵極絕緣膜，所述第一區域是所述半導體基板上的η溝道場效應晶體管形成區域，所述第二區域是所述半導體基板上的P溝道場效應晶體管形成區域；在所述第一柵極絕緣膜上形成位于所述第一區域中和位于所述第二區域中的第一柵電極；通過在所述半導體基板中引入雜質以在所述第一區域中和所述第二區域中的所述第一柵電極的兩側處形成源/漏極區域；進行用于激活所述源/漏極區域中的所述雜質的熱處理；形成覆蓋所述第一區域中和所述第二區域中的所述第一柵電極的整個表面的應力襯膜，所述應力襯膜向所述半導體基板施加應力；在至少保留形成在所述第一區域中的部分處的所述應力襯膜的同時，移除所述第二區域中的所述第一柵電極的上部處的所述應力襯膜以暴露所述第二區域中的所述第一柵電極的所述上部；通過完全移除所述第二區域中的所述第一柵電極來形成凹槽，所述凹槽用于形成第二柵電極；及在所述凹槽中形成所述第二柵電極。
2.根據權利要求1所述的半導體裝置的制造方法，其中，在形成所述應力襯膜的所述步驟中，在所述第一區域中形成第一應力襯膜，在所述第二區域中形成第二應力襯膜，所述第二應力襯膜的應力特性不同于所述第一應力襯膜的應力特性。
3.根據權利要求2所述的半導體裝置的制造方法，其中，在形成所述第一應力襯膜的所述步驟中，形成的所述應力襯膜在所述第一柵電極的柵極長度方向上向所述半導體基板施加張應力，及在形成所述第二應力襯膜的所述步驟中，形成的所述應力襯膜在所述第二柵電極的柵極長度方向上向所述半導體基板施加壓應力。
4.根據權利要求1所述的半導體裝置的制造方法，其中，移除所述第二區域中的所述第一柵電極的所述上部處的所述應力襯膜以暴露所述第二區域中所述第一柵電極的所述上部的所述步驟包括形成抗蝕劑膜，所述抗蝕劑膜的圖案在所述第二區域中的所述第一柵電極的所述上部處開口 ；及通過將所述抗蝕劑膜用作掩膜移除所述第二區域中的所述第一柵電極的所述上部處的所述應力襯膜。
5.根據權利要求1所述的半導體裝置的制造方法，其中，在所述第一區域中和所述第二區域中的所述第一柵極絕緣膜上形成所述第一柵電極的所述步驟中，所述第二區域中形成的所述第一柵電極的膜厚厚于所述第一區域中形成的所述第一柵電極的膜厚，移除所述第二區域中的所述第一柵電極的所述上部處的所述應力襯膜以暴露所述第二區域中所述第一柵電極的所述上部的所述步驟包括為移除所述第一柵電極，從所述應力襯膜的頂部開始研磨所述應力襯膜，直到到達所述第一柵電極的所述上部。
6.根據權利要求1所述的半導體裝置的制造方法，其中，在所述凹槽中形成所述第二柵電極的所述步驟中，在所述第一柵極絕緣膜的上層上形成所述第二柵電極。
7.根據權利要求1所述的半導體裝置的制造方法，其中，在通過移除所述第二區域中的所述第一柵電極來形成所述凹槽的所述步驟與在所述凹槽中形成所述第二柵電極的所述步驟之間還包括移除所述第二區域中的所述第一柵極絕緣膜；及形成至少覆蓋所述凹槽的底部的第二柵極絕緣膜，在所述凹槽中形成所述第二柵電極的所述步驟中，在所述第二柵極絕緣膜的上層上形成所述第二柵電極。
8.根據權利要求1所述的半導體裝置的制造方法，其中，在形成所述應力襯膜的所述步驟中，將氮化硅膜形成為所述應力襯膜。
9.根據權利要求1所述的半導體裝置的制造方法，其中，在形成所述第一柵極絕緣膜的所述步驟中，通過使用相對介電常數至少高于8. 0的絕緣材料來形成所述第一柵極絕緣膜，及在形成所述第二柵電極的所述步驟中，通過使用金屬或金屬化合物來形成所述第二柵電極的與所述第一柵極絕緣膜接觸的部分。
10.根據權利要求7所述的半導體裝置的制造方法，其中，在形成所述第二柵極絕緣膜的所述步驟中，使用相對介電常數至少高于8. 0的絕緣材料形成所述第二柵極絕緣膜。
11.一種半導體裝置，其包括第一柵極絕緣膜，其在半導體基板上形成為位于第一區域中，所述第一區域是所述半導體基板的η溝道場效應晶體管形成區域；第二柵極絕緣膜，其在所述半導體基板上形成為位于第二區域中，所述第二區域是所述半導體基板的ρ溝道場效應晶體管形成區域；第一柵電極，其形成在所述第一區域中的所述第一柵極絕緣膜上； 第二柵電極，其形成在所述第二區域中的所述第二柵極絕緣膜上，所述第二柵電極的與所述第二柵極絕緣膜接觸的部分是由金屬或金屬化合物制成；源/漏極區域，其通過在所述半導體基板中引入雜質而形成在所述第一區域中的所述第一柵電極的兩側處和所述第二區域中的所述第二柵電極的兩側處；及應力襯膜，其向所述半導體基板施加應力，所述應力襯膜形成為覆蓋所述第一區域中的所述第一柵電極的整個表面，并覆蓋所述第二區域中的除所述第二柵電極的上部之外的區域。
12.根據權利要求11所述的半導體裝置，其中，所述第一柵極絕緣膜和所述第二柵極絕緣膜是由相同材料制成。
13.根據權利要求11所述的半導體裝置，其中，所述第一柵極絕緣膜和所述第二柵極絕緣膜是由不同材料制成。
14.根據權利要求11所述的半導體裝置，其中，所述應力襯膜包含在所述第一區域中形成的第一應力襯膜和在所述第二區域中形成的第二應力襯膜，所述第二應力襯膜的應力特性不同于所述第一應力襯膜的應力特性。
15.根據權利要求14所述的半導體裝置，其中，所述第一應力襯膜是在所述第一柵電極的柵極長度方向上向所述半導體基板施加張應力的所述應力襯膜，及所述第二應力襯膜是在所述第二柵電極的柵極長度方向上向所述半導體基板施加壓應力的所述應力襯膜。
16.根據權利要求11所述的半導體裝置，其中，在所述第二區域中的沒有形成所述應力襯膜的區域中形成凹槽，所述凹槽用于形成所述第二柵電極，將包括所述應力襯膜的絕緣膜用作所述凹槽的側壁，并將所述第二柵極絕緣膜的上表面用作所述凹槽的底表面，及與所述第二柵極絕緣膜接觸的部分和覆蓋所述凹槽的所述側壁的部分是由所述金屬或所述金屬化合物制成。
全文摘要
本發明涉及一種半導體裝置的制造方法以及通過該方法形成的半導體裝置。該制造方法包括在半導體基板上形成位于NTr和PTr區域的第一柵極絕緣膜；分別在NTr和PTr區域的第一柵極絕緣膜上形成第一柵電極；通過在半導體基板中引入雜質以在NTr和PTr區域的第一柵電極的兩側處形成源/漏極區域；進行用于激活源/漏極區域中的雜質的熱處理；形成覆蓋NTr和PTr區域的第一柵電極的整個表面的應力襯膜，應力襯膜向半導體基板施加應力；暴露PTr區域的第一柵電極的上部；通過完全移除PTr區域的第一柵電極來形成凹槽，凹槽用于形成第二柵電極；及在凹槽中形成第二柵電極。根據本發明，能夠增加半導體裝置中的載流子遷移率。
文檔編號H01L21/8238GK102290375SQ20111015684
公開日2011年12月21日 申請日期2011年6月10日 優先權日2010年6月18日
發明者塚本雅則 申請人:索尼公司