專利名稱：具有接合焊盤和屏蔽結構的半導體器件及其制造方法
技術領域：
本發明涉及半導體領域，更具體地，本發明涉及一種具有接合焊盤和屏蔽結構的半導體器件及其制造方法。
背景技術：
半導體集成電路(IC)工業經歷了快速的發展。IC材料和設計中的技術進步產生出了一代又一代1C，每代IC都比前一代IC具有更小更復雜的電路。然而，這些改進同時還增加了處理和制造IC的復雜程度，對于這些即將實現的改進，需要在IC處理和制造中進行類似的改進。在IC的發展期間，隨著幾何尺寸(即，利用制造工藝可以形成的最小元件或者線)的減小，功能密度(即，單位芯片面積的互連器件的數量)通常會增大。焊盤用于各種應用方式，比如探針和/或引線接合(在下文中通常稱為接合焊盤)，相比于IC的其他部件，焊盤通常具有獨立需求。例如，由于焊盤的作為探針或者引線接合的功能，因此，接合焊盤必須具有足夠的尺寸和強度來承受物理接觸。同時，通常期望將器件制造為相對較小(在尺寸上和厚度上)。例如，在諸如互補金屬氧化物半導體(CMOS)圖像傳感器的應用方式中，通常期望具有一層或者多層相對較薄的金屬層，例如，鋁銅(AlCu)金屬層,將該金屬層圖案化,從而形成接合焊盤和預防干擾(cross-talk)的屏蔽結構。在一個傳統實例中，金屬屏蔽和接合焊盤具有相同厚度并且相對較薄。然而，較薄金屬層帶來的問題是，形成在這些層中的接合焊盤可能會出現脫落或者其他缺陷。因此，亟需滿足這些部件的各種需求。

發明內容
根據一個實施例，一種半導體器件，包括器件襯底，具有對應于半導體器件的正面和半導體器件的背面的正面和背面；金屬部件，形成在器件襯底的正面上；接合焊盤，被設置在半導體器件的背面上，并且與金屬部件電連通；以及屏蔽結構，被設置在器件襯底的背面上，其中，屏蔽結構和接合焊盤具有彼此不同的厚度。根據另一個實施例，一種半導體器件，包括襯底，具有接合區域和非接合區域，并且具有對應于半導體器件的正面和半導體器件的背面的正面和背面；金屬部件，被設置在襯底的正面上；第一導電材料，被設置在接合區域中的半導體器件的背面上的溝槽內，其中，第一導電材料與金屬部件電連通，并且其中，第一導電材料具有第一厚度；以及第二導電材料，被設置在非接合區域中的襯底的背面上，其中，第二導電材料具有第二厚度，并且其中，第一厚度與第二厚度不同。
根據又一實施例，一種制造半導體器件的方法，包括提供器件襯底，器件襯底具有對應于半導體器件的正面和半導體器件的背面的正面和背面；在器件襯底的正面上形成金屬部件；在半導體器件的背面上形成暴露出金屬部件的溝槽；在與金屬部件電連通的溝槽中形成接合焊盤；在器件襯底的背面上形成金屬屏蔽結構，其中，金屬屏蔽結構的厚度小于接合焊盤的金屬層的厚度。為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種半導體器件，包括器件襯底，具有對應于所述半導體器件的正面和所述半導體器件的背面的正面和背面；金屬部件，形成在所述器件襯底的所述正面上；接合焊盤，被設置在所述半導體器件的所述背面上，并且與所述金屬部件電連通；以及屏蔽結構，被設置在所述器件襯底的所述背面上，其中，所述屏蔽結構和所述接合焊盤具有彼此不同的厚度。在該半導體器件中，進一步包括輻射感應區域，被設置在所述器件襯底中，所述輻射感應區域用于感測出從所述器件襯底的所述背面發射到所述輻射感應區域的輻射；第一鈍化層，被設置在所述半導體器件的所述正面上；載體襯底，接合到所述第一鈍化層；第一緩沖層，被設置在所述器件襯底的所述背面上；以及第二鈍化層，被設置在所述器件襯底·的所述背面上。在該半導體器件中，進一步包括第二緩沖層，被設置在所述器件襯底的所述背面上，其中，所述第二緩沖層插入在所述第一緩沖層和所述第二鈍化層之間。在該半導體器件中，所述接合焊盤厚于所述屏蔽結構。在該半導體器件中，所述接合焊盤和所述屏蔽結構所包含的材料選自由鋁、銅、鋁銅、鈦、鉭、氮化鈦、氮化鉭、以及鎢構成的組。在該半導體器件中，所述屏蔽結構和所述接合焊盤包含不同的材料。根據本發明的另一方面，提供了一種半導體器件，包括襯底，具有接合區域和非接合區域，并且具有對應于所述半導體器件的正面和所述半導體器件的背面的正面和背面；金屬部件，被設置在所述襯底的所述正面上；第一導電材料，被設置在所述接合區域中的所述半導體器件的所述背面上的溝槽內，其中，所述第一導電材料與所述金屬部件電連通，并且其中，所述第一導電材料具有第一厚度；以及第二導電材料，被設置在所述非接合區域中的所述襯底的所述背面上，其中，所述第二導電材料具有第二厚度，并且其中，所述第一厚度與所述第二厚度不同。在該半導體器件中，所述半導體器件包括背面照明圖像傳感器件。在該半導體器件中，進一步包括鈍化層，被設置在所述襯底的所述正面上，其中，所述鈍化層所包含的材料選自由氧化硅和氮化硅構成的組。在該半導體器件中，進一步包括輻射感應區域，位于所述非接合區域中，并且具有至少一個圖像傳感器。在該半導體器件中，所述第一導電材料和所述第二導材料所包含的材料均選自由鋁、銅、鋁銅、鈦、鉭、氮化鈦、氮化鉭、以及鎢構成的組。在該半導體器件中，所述第一導電材料和所述第二導電材料包括不同的材料。根據本發明的又一方面，提供了一種制造半導體器件的方法，包括提供器件襯底，所述器件襯底具有對應于所述半導體器件的正面和所述半導體器件的背面的正面和背面；在所述器件襯底的所述正面上形成金屬部件；在所述半導體器件的所述背面上形成暴露出所述金屬部件的溝槽；在與所述金屬部件電連通的所述溝槽中形成接合焊盤；在所述器件襯底的所述背面上形成金屬屏蔽結構，其中，所述金屬屏蔽結構的厚度小于所述接合焊盤的金屬層的厚度。在該方法中，在形成所述金屬屏蔽結構之前形成所述接合焊盤。在該方法中，在形成所述金屬屏蔽結構之后形成所述接合焊盤。在該方法中，進一步包括在所述器件襯底的所述正面上形成第一鈍化層；以及在所述器件襯底的所述背面上形成緩沖層，其中，所述金屬屏蔽結構形成在所述緩沖層上方。在該方法中，進一步包括在形成所述緩沖層之前，將載體襯底接合到所述器件襯底的所述正面。 在該方法中，進一步包括在所述器件襯底的所述背面上形成第二鈍化層，其中，所述第二鈍化層覆蓋了所述接合焊盤和所述金屬屏蔽結構；以及蝕刻所述第二鈍化層，從而暴露出所述接合焊盤。在該方法中，進一步包括在所述器件襯底的所述正面上形成傳感器，所述傳感器用于感測出發射到所述半導體器件的所述背面的輻射。在該方法中，進一步包括在所述傳感器上方形成濾色器；以及在所述濾色器和所述傳感器上方形成微透鏡。


根據以下接合附圖的詳細描述可以最好地理解本發明。需要強調的是，根據工業中的標準實踐，各種不同部件沒有按比例繪制，并且只是用于圖示的目的。實際上，為了使論述清晰，可以任意增加或減小各種部件的數量和尺寸。圖I是示出了根據本發明的一個實施例的形成半導體器件的方法的流程圖。圖2是示出了根據本發明的另一個實施例的形成半導體器件的方法的流程圖。圖3至圖8示出了根據圖I的方法在各個制造階段中的半導體器件的一個實施例的示意性橫截面側視圖。圖9至圖14示出了根據圖2的方法在各個制造階段中的半導體器件的一個實施例的示意性橫截面側視圖。
具體實施例方式為了實現本發明的不同特征，以下公開提供了許多不同的實施例或實例。以下描述元件和布置的特定示例以簡化本發明。當然這些僅僅是示例且并不打算進行限定。例如，以下描述中第一部件形成在第二部件上可包括其中第一部件和第二部件以直接接觸形成的實施例，并且也可包括其中附加的部件形成在第一部件和第二部件之間，使得第一部件和第二部件不直接接觸的實施例。另外，本發明可能在各個實施例中重復附圖編號和/或字母。這種重復只是為了簡明的目的且其本身并沒有表明各個實施例和/或所討論的結構之間的關系?？梢岳斫?，本領域技術人員能夠想出各種等效物，盡管這些等效物沒有在本文中明確描述，但是體現了本發明的原理。能夠受益于本發明的一個或者多個實施例的器件的實例為帶有圖像傳感器的半導體器件。一種示例性器件是背面照明(BSI)圖像傳感器件。以下公開將繼續描述該實例，從而示出本發明的各個實施例。然而，可以理解，除了具體要求以外，本發明應該并不限定于特定類型的器件。此外，應該理解，本文所描述的附圖示出了單個BSI單元，并且可以具有與在晶圓上所制造的這種BSI單元相同或者相似的多個BSI單元。實際上，以下所描述的工藝步驟包括晶圓級工藝步驟，并且雖然本文中的實施例指的是單個BSI單元，但是可以理解，可以將相同的工藝步驟應用在整個晶圓上，從而在晶圓上制造多個BSI單元。在一個示例性實施例中，BSI圖像傳感器件包括具有正面和背面的硅襯底。在用于電布線的正面上形成多層互連(MLI)結構。MLI包括通過金屬層間介電(MD)層分離的多個金屬部件。載體晶圓可以接合到鈍化層，在正面上的MLI結構上方形成該鈍化層本身。繼續該示例性實施例，硅襯底的背面包括輻射感應區域、屏蔽區域、以及接合區域。輻射感應區域包括輻射感應器件，比如，感測可見光或非可見光的器件。在一些示例·性實施例中，可以在半導體襯底的正面上形成輻射發射器件。接合區域包括形成在半導體器件的背面上的溝槽中的接合焊盤。溝槽暴露出MLI中的金屬部件，并且形成接合焊盤，從而與金屬部件接觸。接合引線可以將接合焊盤連接至形成在載體晶圓上的電接觸。這種電連接可以提供從傳感器至器件外部的其他元件的通f目。示例性器件進一步具有形成在屏蔽區域中的金屬屏蔽結構。在該實施例中，金屬屏蔽包括金屬部分，覆蓋在接合區域和輻射發射區域之間的硅襯底。為了減少或消除光干擾，金屬屏蔽的一個功能是為了防止一些光子照射輻射感應器件。與一些傳統器件不同，該示例性實施例包括在分離工藝中制造的金屬屏蔽和接合焊盤。這種部件可能提供了一個或多個優點。例如，在一些實施例中，可以相對于金屬屏蔽的厚度增大接合焊盤的厚度。減小金屬屏蔽的厚度可以有助于在濾色工藝期間減少條紋缺陷。此外，增大接合焊盤的厚度可以有助于防止脫落和封裝故障。然而，實施例的范圍不僅限于具有厚于金屬屏蔽的接合焊盤的器件，而其他實施例中，厚度關系可以相反。其他實施例可以包括用于制造圖像傳感器件的晶圓級方法，該圖像傳感器件包括上述實例BSI器件。在形成金屬屏蔽之前，方法實例包括形成接合焊盤。在形成接合焊盤之前，方法的另一個實例包括形成金屬屏蔽。在任一個實施例中，將兩個分離掩模工藝用于形成這種背面金屬部件。因此，各個實施例可以制造一種厚度的金屬屏蔽結構和另一種厚度的接合焊盤，而不是具有形成接合部件和屏蔽的金屬層的單個厚度。此外，各個實施例還可以包括金屬屏蔽和接合焊盤由不同材料制成的器件。又一工藝步驟可以包括使用接合引線將接合焊盤電連接至位于載體襯底上的接觸焊盤；形成濾色器；以及在濾色器和輻射傳感器的上方形成微透鏡。此外，一些實施例包括切割該晶圓，從而制造出隨后可以封裝的獨立晶圓。下文中更詳細地描述了各個實施例。參考圖1，根據本發明的各個方面描述了用于制造半導體器件的方法100。方法100包括在形成接合焊盤之前形成金屬屏蔽的工藝。方法100從步驟102開始，其中，提供了具有正面和背面的器件襯底，該正面和背面分別對應于半導體器件的正面和背面。方法100繼續進行到步驟104，其中，例如，使用正面工藝在器件襯底中形成傳感器。此外，在步驟104中，在器件襯底上形成金屬部件(例如，在MLI中的金屬部件)和鈍化層。方法100繼續進行到步驟106，其中，提供載體襯底并且將該載體襯底接合到器件襯底的正面。方法100繼續進行到步驟108，其中，在器件襯底的背面上形成第一緩沖層，該第一緩沖層可以是透明的。方法100繼續進行到步驟110，其中，實施包括沉積和蝕刻的第一工藝，從而在第一緩沖層上形成屏蔽結構。第一工藝包括在第一緩沖器上方沉積金屬層，然后，將金屬層圖案化，從而形成屏蔽結構。在步驟112中，在屏蔽結構的上方形成第二緩沖層。步驟114繼續進行到包括沉積和蝕刻的第二工藝，從而將在溝槽中的接合焊盤圖案化。在步驟114中，第二工藝包括沉積另一金屬層，然后將金屬層圖案化，從而形成接合焊盤。此外，在框114中，第二緩沖器層在用于接合焊盤結構的圖案化工藝期間保護屏蔽結構。在步驟116中，在第二緩沖層、接合焊盤、以及屏蔽結構的上方形成鈍化層。此外，在步驟116中，蝕刻工藝去除鈍化層的一部分，從而暴露出接合焊盤和輻射感應區域。圖2是根據本發明的各個方面的描述用于制造半導體器件的方法200。方法200包括在形成金屬屏蔽之前形成接合焊盤的工藝。 步驟202-208與圖I的步驟102-108類似。方法200從步驟202開始，其中，提供了具有正面和背面的器件襯底。方法200繼續進行到步驟204，其中，使用例如正面工藝在器件襯底中形成傳感器。此外，在步驟204中，在器件襯底上形成金屬部件(比如在MLI中)和鈍化層。在步驟206中，提供了載體襯底，并且將該載體襯底接合到器件襯底的正面。在步驟208中，在器件襯底的背面上形成第一緩沖層，該第一緩沖層可以是透明的。在步驟210中，實施第一工藝，從而在背面上形成接合焊盤。例如，步驟210包括在第一緩沖層的上方沉積金屬層，然后，將金屬層圖案化，從而形成接合焊盤結構。在步驟212中，在第一緩沖層和接合焊盤的上方形成第二緩沖層。在步驟214中，實施第二工藝，從而在第二緩沖層的上方形成屏蔽結構。在步驟214中，沉積第二金屬層，然后將該第二金屬層圖案化，從而形成屏蔽結構。第二緩沖層在第二金屬層圖案化期間提供接合焊盤區域的保護，從而形成屏蔽結構。在步驟216中，在第二緩沖層、接合焊盤、以及屏蔽結構的上方形成鈍化層。此外，在步驟216中，蝕刻工藝去除鈍化層的一部分(以及在一些實例中的第二緩沖層的部分)，從而暴露出接合焊盤和輻射感應區域。在方法100和/或方法200之前、之間、以及之后，可以提供額外步驟，并且對于其他實施例，可以替換或去除所述的一些步驟。以下描述示出了可以根據圖I的方法100制造的半導體器件的各種實施例(圖3-圖8)和可以根據圖2的方法200制造的半導體器件(圖9-圖14)的其他實施例。圖3-圖8為根據圖I的方法100在各個制造階段中為背照(BSI)圖像傳感器件300的半導體器件的一個實施例的示意性橫截面側視圖。圖像傳感器300包括像素(傳感器)，用于感測和記錄發射向圖像傳感器件300的背面的輻射(例如光)強度。圖像傳感器件300可以包括電荷耦合器件(CCD)、互補金屬氧化物半導體(CMOS)圖像傳感器(CIS)、有源像素傳感器(APS)、或者無源像素傳感器。圖像傳感器件300可以進一步包括提供在與傳感器相鄰位置上的附加電路(未示出)和輸入端/輸出端(未示出)，用于提供傳感器的工作環境并且用于支持與傳感器的外部通信。可以理解，為了更好地理解本發明的發明概念，簡化了圖3至圖14，并且沒有按比例進行繪制。
參考圖3，BSI圖像傳感器件300包括器件襯底310。器件襯底310具有正面312和背面314。器件襯底310可以為利用諸如硼的p型摻雜物摻雜的硅襯底(例如，p型襯底)?？蛇x地，器件襯底310可以為另一適當半導體材料。例如，器件襯底310可以為利用諸如磷或者砷的n型摻雜物進行摻雜的硅襯底(n型襯底)。器件襯底310可以包括其他元素半導體，比如，鍺和金剛石，和/或可以包括化合物半導體和/或合金半導體。此外，器件襯底310可以包括外延層(印1層，未示出)，為了提高性能可以將該器件襯底310進行應變，并且該器件襯底310可以包括絕緣體上硅(S0I，未示出)結構。器件襯底310包括接合區域316、屏蔽區域317、以及輻射感應區域318。圖3中的虛線指定在這些區域之間的大致邊界。輻射感應區域318為器件襯底310的區域，其中，形成了輻射感應器件。例如，輻射感應區域318包括傳感器320。傳感器320可以通過操作感測輻射，例如，入射光(在下文中稱作光、可見光、或者不可見光)，發射到器件襯底310的背面314上。在該實施例中，傳感器320包括光電二極管。在其他實施例中，傳感器320可以包括釘扎光電二極管(Pinned photodiode)、光電門傳感器、復位晶體管、源極跟隨晶體管、轉移晶體管等。此外，一些實施例可以具有多個傳感器，傳感器可以彼此不同，從而具·有不同結深度、厚度等。為了簡明，在圖2中僅示出了傳感器320，但是可以理解，可以在器件襯底310中實現任何數量的傳感器。在實現多于一個傳感器的情況下，輻射感應區域包括隔離結構，該隔離結構在相鄰傳感器之間提供電隔離和光隔離。屏蔽區域317為在隨后工藝步驟中形成BSI圖像傳感器件300的一個或多個屏蔽結構的區域。接合區域316為在隨后工藝步驟中形成BSI圖像傳感器件300的一個或多個接合焊盤的區域，從而可以在BSI圖像傳感器件300和外部器件之間建立電連接?？梢岳斫?，這些區域316、317、和318在器件襯底310的上方和下方垂直延伸。再次參照圖3，在BSI圖像傳感器件300的正面312的上方形成層間介電層(ILD)322。ILD 322可以包含任何適當介電材料。例如，ILD 322可以包含氧化硅或者其他電介質。通過諸如化學汽相沉積(CVD)、高密度等離子體化學汽相沉積(HDPCVD)、等離子體增強化學汽相沉積(PECVD)、原子層沉積(ALD)、物理汽相沉積(PVD)、其組合，或者其他適當工藝的工藝來形成ILD 322。在器件襯底310的正面的上方形成互連結構?；ミB結構包括經過圖案化的介電層332、334、以及導電層342，該導電層在圖像傳感器件300的各種摻雜部件、電路、以及輸入/輸出之間提供了互連。在本實施例中，互連結構包括層間介電(ILD)層332和金屬間介電(MD)層334。ILD層332和MD層334可以包含適當介電材料。例如，在本實施例中，ILD層332和MD層334包含低介電常數(低k)材料，該材料所具有的常數比熱氧化硅的常數低，但是也可以使用具有更高常數的其他電介質?？梢酝ㄟ^CVD、HDPCVD、和PECVD、其組合、或者其他適當工藝來形成介電材料。IMD層334包括接觸件(未不出)、通孔(未不出)、以及金屬部件342。為了說明的目的，圖3示出了僅一個MD層和僅一個互連金屬部件，可以實現任意多層(n層)MD層和互連金屬部件，并且所示出的MD層僅為示例性的，金屬部件和通孔/接觸件的實際位置和配置可以根據設計要求改變?；ミB結構的導電部件，比如，接觸件、通孔、金屬部件342可以包括導電材料，t匕如，鋁、鋁/硅/銅合金、鈦、氮化鈦、鎢、多晶硅、金屬硅化物、或者其組合，將該互連結構稱作鋁互連件。通過包括CVD、HDPCVD, PECVD, ALD、PVD、其組合的工藝，或者其他適當工藝的工藝來形成鋁互連件。形成鋁互連件的其他制造技術可以包括光刻處理和蝕刻，從而將用于垂直連接(例如，通孔/接觸件)和水平連接(例如，金屬部件)的導體材料圖案化?？蛇x地，銅多層互連可以用于形成金屬圖案。銅互連結構可以包含銅、銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶硅、金屬硅化物、或者其組合?？梢酝ㄟ^包括CVD、濺射、電鍍、或者其他適當工藝的技術來形成銅互連。還參考圖3，在本實施例中，在互連結構的上方形成鈍化層350。如果在互連結構中包括多于一層，則在最前面的層的上方形成鈍化層350。鈍化層350可以包含任何適當介電材料。在本實施例中，鈍化層350可以包含氧化硅或者氮化硅。可以通過CVD、HDPCVD,PECVD、其組合、或者其他適當工藝來形成鈍化層350?？梢酝ㄟ^化學機械拋光(CMP)工藝將鈍化層350平坦化，從而形成平滑表面。參考圖4，載體襯底360通過鈍化層350與器件襯底310相接合，從而可以對器件襯底310的背面314實施處理。在本實施例中，載體襯底360與器件襯底310類似，并且可 以包含硅材料?？蛇x地，載體襯底360可以包括玻璃襯底或其他適當材料?？梢酝ㄟ^分子力(直接接合或光學融合接合的現有技術)或者通過本領域中已知的其他接合技術(例如金屬擴散或者陽極接合)將載體襯底360接合到器件襯底310。再次參照圖4，鈍化層350在器件襯底310和載體襯底360之間提供了電隔離。載體襯底360為形成在器件襯底310的正面312上的各個部件(比如，傳感器320)提供了保護。載體襯底360還為了處理器件襯底310的背面314提供了機械強度和支撐。在接合之后，可選地，可以對器件襯底310和載體襯底360進行退火，從而提高接合強度?？梢詫嵤p薄工藝，從而從背面314將器件襯底310減薄。減薄工藝可以包括機械研磨工藝和化學減薄工藝。首先，在機械研磨工藝期間從器件襯底310去除了大量襯底材料。然后，通過化學減薄工藝可以將化學蝕刻應用于器件襯底310的背面314，從而進一步將器件襯底310減薄至厚度362。器件襯底310的厚度362在約I微米至約6微米的范圍內。在本實施例中，厚度362為約2微米，但是在一些實施例中，可以使用任何適當厚度。此夕卜，可以理解，將本發明中所公開的特定厚度僅用作實例，并且可以根據圖像傳感器件200的應用類型和設計要求實現其他厚度。在器件襯底310的背面314的上方形成防反射涂覆(ARC)層 363。參考圖5，在器件襯底310的背面314的上方形成緩沖層364。在一些實施例中，緩沖層364可以為透明的。緩沖層364可以包含任何適當介電材料。在本實施例中，通過諸如CVD的適當工藝，形成緩沖層364。緩沖層364可以具有任何適當厚度。圖5的工藝繼續到形成屏蔽結構376。屏蔽結構376包含金屬材料，比如鋁、銅、鋁銅、鈦、鉭、氮化鈦、氮化鉭、鎢、或者其合金，并且使用本領域中適當的技術，比如，PVD、CVD,其組合、或者其他適當技術來形成該屏蔽結構。根據已知技術將屏蔽結構376的材料圖案化，從而提供所示的寬度和布置方式。屏蔽結構376的厚度可以在約500埃至約10000埃的范圍內，但是其他實施例可以使用不同厚度的屏蔽結構376。參考圖6，在接合區域316中實施光刻工藝和蝕刻工藝，從而去除硅襯底310、ARC層363、以及緩沖層364的部分。光刻工藝包括在ARC層263上方形成光刻膠層，并且實施各種遮蓋(masking)、曝光、烘焙、以及漂洗工藝,從而形成經過圖案化的光刻膠掩模(未示出)。在用于從ARC層和器件襯底310去除材料的另一蝕刻工藝中，經過保護的光刻膠掩模保護了 ARC層的部分及其下方的器件襯底310?？梢岳斫?，在去除該材料之后，去掉光刻膠掩模。蝕刻工藝可以包括本領域中公知的任何蝕刻工藝，比如，干式蝕刻工藝或濕式蝕刻工藝。還參考圖6，可以在背面314的上方形成緩沖層382。在該實例中，還可以在緩沖層364的上方形成緩沖層382，并且該緩沖層364覆蓋了屏蔽區域317中的屏蔽結構376。此外，在該實例中，緩沖層382可以為透明的。緩沖層382可以包含任何適當介電材料?？梢酝ㄟ^諸如CVD或者其他適當技術的工藝形成緩沖層382。參考圖7，在接合區域316中實施其他光刻工藝和蝕刻工藝，從而形成寬度A的溝槽370。溝槽370延伸穿過緩沖層382、隔離層322、以及ILD層332，從而暴露出金屬部件342的部分?？梢酝ㄟ^本領域中已知的蝕刻工藝(比如，干式蝕刻或濕式蝕刻工藝)形成溝槽370。在本實施例中，通過干式蝕刻工藝形成開口 270，該開口具有在約5微米至約100微米范圍內的寬度A?？梢岳斫?，溝槽370的深度可以取決于互連結構的金屬部件的總數，并且因此，在具有多于單個金屬部件的一些實施例中，該溝槽可以變化。·參考圖8，形成另一金屬層并且將該金屬層圖案化，從而形成接合焊盤374。接合焊盤374具有厚度B，該厚度可以在約1000埃至大于12000埃的范圍內。在本實施例中，接合焊盤374的厚度B和屏蔽結構376的厚度完全不同。具體地，接合焊盤374的厚度B大于屏蔽結構376的厚度。與屏蔽結構376類似，接合焊盤374可以包含金屬材料，比如，鋁、銅、銅鋁、鈦、鉭、氮化鈦、氮化鉭、鎢、或者其合金，并且可以使用本領域中的適當技術，比如，PVD或其他適當技術來形成該接合焊盤。然而，在一些實施例中，由于使用兩種不同工藝形成接合焊盤374和屏蔽結構376，因此該接合焊盤和屏蔽結構可以由不同材料制成。如圖8所示，接合焊盤374與溝槽370內的金屬部件342相接觸。因此，可以通過接合焊盤374在圖像傳感器件300和圖像傳感器件300的外部器件之間形成電連接。為了簡明，僅示出了一個金屬部件342，但是可以理解，可以通過互連結構實現任何數量(n個)的金屬部件。此外，還可以理解，在具有MLI結構的實施例中，接合焊盤374和溝槽370可以延伸到最前面的金屬部件。鈍化層384形成在緩沖層382上方，并且還覆蓋了接合焊盤374。鈍化層384可以包含任何適當介電材料。在本實施例中，鈍化層384包含氧化硅或氮化硅?？梢酝ㄟ^諸如CVD或其他適當技術的工藝來形成鈍化層384。然后，使用本領域公知的光刻和蝕刻工藝(包括濕式蝕刻工藝或干式蝕刻工藝)將在接合區域316內的鈍化層384的一部分圖案化，從而暴露出接合焊盤374的頂部。雖然沒有示出，但是可以實施附加工藝，來完成圖像傳感器件300的制造。例如，可以在輻射感應區域318內形成濾色器(未示出)?？梢栽O置濾色器，從而使得光照射在濾色器上和穿過該濾色器。濾色器可以包括染料基(顏料基)聚合物或樹脂，用于過濾相對于顏色光譜(例如，紅、綠、以及藍)的光的特定波長帶。此后，可以在濾色器的上方形成微透鏡(此外，沒有示出)，該濾色器用于朝向在器件襯底310中的特定輻射感應區域(例如，傳感器320)引導或聚集光?？梢砸愿鞣N布置方式設置微透鏡，該微透鏡根據用于微透鏡的材料的折射率和自傳感器表面的距離具有各種形狀。此外，可以理解，在形成濾色器或者微透鏡之前，還可以對器件襯底310實施可選的激光退火工藝。
如上所述，在另一個實施例中，首先形成接合焊盤，然后形成屏蔽結構。圖9至圖14示出了這種示例實施例，其中，圖像傳感器件900與圖像傳感器件200 (圖2-圖8)類似。在以下實施例中，可以理解，可以使用相似材料并且使用相似工藝來形成和圖案化這些材料。因此，對于上文中較完整描述的工藝的范圍，這些描述可以不再下文的實例中進行重復。在圖9中，使用如上文關于圖7所描述的相似工藝形成溝槽970。此外，寬度A可以與圖7的寬度A相同或相似。在圖10中，沉積和圖案化金屬層，從而形成與上文關于圖8所述的厚度一致的接合焊盤374。在圖11中，再沉積氧化物，從而使緩沖層364變厚。在圖11中，緩沖層364覆蓋接合焊盤374。
·
在圖12中，在緩沖層364的上方形成金屬層995。金屬層995可以與上文所描述的用于屏蔽結構376的材料相同或相似。在圖13中，將金屬層995圖案化，從而形成屏蔽結構376，該屏蔽結構與上文關于圖5所述的厚度一致。在圖14中，在屏蔽結構376和緩沖層364上方沉積鈍化層384。然后，將緩沖層364和鈍化層384圖案化，從而暴露出接合焊盤374的頂部。再次，其他處理步驟可以包括濾色器處理、應用微透鏡、沖洗等。相比于其他傳統技術，各個實施例可以具有一個或多個優點。例如，本發明的一些實施例在分離工藝中制造屏蔽結構和接合焊盤，從而允許將不同厚度和/或材料分別用于接合焊盤和屏蔽結構。例如，一些實施例可以制造相對較薄的屏蔽結構，從而減少或去除條紋缺陷，同時允許有相對較厚的接合焊盤來減少或消除脫落。為了實現本發明的不同特征，上述發明提供了許多不同的實施例、或者實例。為了簡化本發明，以上描述了元件和布置方式的具體實例。當然，這些具體實例僅僅是示例性的，并非意在進行限定。因此，本文所公開的元件可以通過與本文所示出的示例性實施例不同的方式進行布置、組合、或者配置，而沒有超出本發明的范圍。上面論述了多個實施例的特征，使得本領域普通技術人員可以更好地理解本發明的各個方面。本領域普通技術人員應該理解，可以很容易地使用本發明作為基礎來設計或修改其他用于執行與本文所介紹實施例相同的目的和/或實現相同優點的處理和結構。本領域普通技術人員還應該意識到，這種等效構造并不背離本發明的精神和范圍，并且在不背離本發明的精神和范圍的情況下，可以進行多種變化、替換以及改變。
權利要求
1.一種半導體器件,包括 器件襯底，具有對應于所述半導體器件的正面和所述半導體器件的背面的正面和背面； 金屬部件，形成在所述器件襯底的所述正面上； 接合焊盤，被設置在所述半導體器件的所述背面上，并且與所述金屬部件電連通；以及屏蔽結構，被設置在所述器件襯底的所述背面上，其中，所述屏蔽結構和所述接合焊盤具有彼此不同的厚度。
2.根據權利要求I所述的半導體器件，進一步包括 輻射感應區域，被設置在所述器件襯底中，所述輻射感應區域用于感測出從所述器件襯底的所述背面發射到所述輻射感應區域的輻射； 第一鈍化層，被設置在所述半導體器件的所述正面上； 載體襯底，接合到所述第一鈍化層； 第一緩沖層，被設置在所述器件襯底的所述背面上；以及 第二鈍化層，被設置在所述器件襯底的所述背面上。
3.根據權利要求2所述的半導體器件，進一步包括 第二緩沖層，被設置在所述器件襯底的所述背面上，其中，所述第二緩沖層插入在所述第一緩沖層和所述第二鈍化層之間。
4.根據權利要求I所述的半導體器件，其中，所述接合焊盤厚于所述屏蔽結構，或者 其中，所述接合焊盤和所述屏蔽結構所包含的材料選自由鋁、銅、鋁銅、鈦、鉭、氮化鈦、氮化鉭、以及鶴構成的組，或者 其中，所述屏蔽結構和所述接合焊盤包含不同的材料。
5.—種半導體器件,包括 襯底，具有接合區域和非接合區域，并且具有對應于所述半導體器件的正面和所述半導體器件的背面的正面和背面； 金屬部件，被設置在所述襯底的所述正面上； 第一導電材料，被設置在所述接合區域中的所述半導體器件的所述背面上的溝槽內，其中，所述第一導電材料與所述金屬部件電連通，并且其中，所述第一導電材料具有第一厚度；以及 第二導電材料，被設置在所述非接合區域中的所述襯底的所述背面上，其中，所述第二導電材料具有第二厚度，并且其中，所述第一厚度與所述第二厚度不同。
6.根據權利要求5所述的半導體器件，其中，所述半導體器件包括背面照明圖像傳感器件，或者 進一步包括 鈍化層，被設置在所述襯底的所述正面上，其中，所述鈍化層所包含的材料選自由氧化硅和氮化硅構成的組，或者 進一步包括輻射感應區域，位于所述非接合區域中，并且具有至少一個圖像傳感器，或者 其中，所述第一導電材料和所述第二導材料所包含的材料均選自由鋁、銅、鋁銅、鈦、鉭、氮化鈦、氮化鉭、以及鎢構成的組，或者其中，所述第一導電材料和所述第二導電材料包括不同的材料。
7.—種制造半導體器件的方法，包括 提供器件襯底，所述器件襯底具有對應于所述半導體器件的正面和所述半導體器件的背面的正面和背面； 在所述器件襯底的所述正面上形成金屬部件； 在所述半導體器件的所述背面上形成暴露出所述金屬部件的溝槽； 在與所述金屬部件電連通的所述溝槽中形成接合焊盤； 在所述器件襯底的所述背面上形成金屬屏蔽結構，其中，所述金屬屏蔽結構的厚度小于所述接合焊盤的金屬層的厚度。
8.根據權利要求7所述的方法，其中，在形成所述金屬屏蔽結構之前形成所述接合焊盤，或者 其中，在形成所述金屬屏蔽結構之后形成所述接合焊盤，或者 進一步包括 在所述器件襯底的所述正面上形成傳感器，所述傳感器用于感測出發射到所述半導體器件的所述背面的輻射， 進一步包括 在所述傳感器上方形成濾色器；以及 在所述濾色器和所述傳感器上方形成微透鏡。
9.根據權利要求7所述的方法，進一步包括 在所述器件襯底的所述正面上形成第一鈍化層；以及 在所述器件襯底的所述背面上形成緩沖層，其中，所述金屬屏蔽結構形成在所述緩沖層上方。
10.根據權利要求9所述的方法，進一步包括 在形成所述緩沖層之前，將載體襯底接合到所述器件襯底的所述正面，或者 進一步包括 在所述器件襯底的所述背面上形成第二鈍化層，其中，所述第二鈍化層覆蓋了所述接合焊盤和所述金屬屏蔽結構；以及 蝕刻所述第二鈍化層，從而暴露出所述接合焊盤。
全文摘要
一種半導體器件，包括器件襯底，具有對應于半導體器件的正面和半導體器件的背面的正面和背面；金屬部件，形成在器件襯底的正面上；接合焊盤，被設置在半導體器件的背面上，并且與金屬部件電連通；以及屏蔽結構，被設置在器件襯底的背面上，其中，屏蔽結構和接合焊盤具有彼此不同的厚度。本發明還提供了具有接合焊盤和屏蔽結構的半導體器件及其制造方法。
文檔編號H01L29/40GK102790059SQ20121000817
公開日2012年11月21日 申請日期2012年1月10日 優先權日2011年5月20日
發明者何承穎, 劉人誠, 楊敦年, 林政賢, 王文德, 蔡雙吉 申請人:臺灣積體電路制造股份有限公司