專利名稱：Mos晶體管及其制造方法
技術領域：
本發明涉及集成電路制造工藝，特別涉及一種MOS晶體管及其制造方法。
背景技術：
集成電路尤其超大規模集成電路中的主要器件是金屬-氧化物-半導體場效應晶體管(metal oxide semiconductor field effect transistor,簡稱MOSFET)。自 MOSFET被發明以來，其幾何尺寸一直在不斷縮小，目前其特征尺寸已進入亞十分之一微米區。在此區域，各種實際的和基本的限制開始出現，器件尺寸的進一步縮小正變得越來越困難。就常規的互補型金屬 _氧化物 _半導體(complementary metal oxide semiconductor,簡稱 CMOS)集成電路技術而言，隨著MOS器件特征尺寸的不斷減小，為抑制短溝道效應，其它部分的幾何尺寸也必須相應縮小。其中最具挑戰性的是源漏結深的減小。MOSFET通常可分兩類，一類是體娃型，即器件制作在體娃襯底上；另一類是絕緣襯底上娃(silicon on insulator,簡稱SOI)型，即器件制作在SOI襯底上。在體硅情況下，源漏區通常由離子注入或擴散摻雜來形成，實踐發現這些技術是很難在體硅襯底上實現超淺結源漏區的。而SOI技術作為未來超深亞微米集成電路的主流技術，有許多傳統的體硅技術無法比擬的優點，主要有:抗輻射、無閂鎖效應、源漏寄生電容小、亞閾值斜率陡峭、易于形成淺結和全介質隔離、工藝步驟簡單等等。SOI襯底相對于體硅襯底有如此大的優勢，但是，其也有一個非常致命的缺陷，就是SOI襯底的價格要比體硅襯底的價格昂貴得多。因此，如何能結合該兩種襯底的優勢，在獲得SOI襯底優良性能的同時，又兼具體硅襯底的價廉，是本領域技術人員亟待解決的一個問題。

發明內容
本發明的目的在于提供一種MOS晶體管及其制造方法，以解決現有的MOS晶體管不能兼具SOI襯底的優良性能及體硅襯底的價廉的問題。為解決上述技術問題，本發明提供一種MOS晶體管的制造方法，包括:提供單晶硅襯底；刻蝕所述單晶硅襯底，以在所述單晶硅襯底中形成有源槽；在所述有源槽內形成第一氧化硅層；形成第一單晶硅層，所述第一單晶硅層覆蓋所述第一氧化硅層；形成隔離層，所述隔離層覆蓋所述單晶硅襯底及第一單晶硅層；刻蝕所述隔離層，以暴露出第一單晶硅層；形成半導體層，所述半導體層覆蓋所述第一單晶硅層；在所述半導體層上形成柵極結構；以及在所述柵極結構兩側形成源/漏極。可選的，在所述的MOS晶體管的制造方法中，在所述有源槽內形成第一氧化硅層包括如下工藝步驟:對所述單晶硅襯底進行氧化工藝，以在所述有源槽內及單晶硅襯底頂面形成氧化硅層；以及對所述氧化硅層進行化學機械研磨工藝，去除所述單晶硅襯底頂面的氧化硅層，得到位于有源槽內的第一氧化硅層。可選的，在所述的MOS晶體管的制造方法中，形成第一單晶硅層，所述第一單晶硅層覆蓋所述第一氧化硅層包括如下工藝步驟:對所述單晶硅襯底及第一氧化硅層進行外延生長工藝，以在所述第一氧化硅層及單晶硅襯底頂面形成硅層；對所述硅層進行熱退火工藝，以使所述硅層變成材料為單晶硅的單晶硅層；以及對所述單晶硅層進行化學機械研磨工藝，去除所述單晶硅襯底頂面的單晶硅層，得到覆蓋所述第一氧化硅層的第一單晶硅層。可選的，在所述的MOS晶體管的制造方法中，形成隔離層包括如下工藝步驟:對所述單晶硅襯底及第一單晶硅層進行氧化工藝，以在所述單晶硅襯底及第一單晶硅層頂面形成第二氧化硅層；在所述第二氧化硅層上形成氮化硅層；以及在所述氮化硅層上形成第三氧化硅層。可選的，在所述的MOS晶體管的制造方法中，在所述半導體層上形成柵極結構包括如下工藝步驟:在所述半導體層上形成柵絕緣層；在所述柵絕緣層上形成多晶硅層；以及刻蝕所述多晶硅層及柵絕緣層，以形成柵極結構。可選的，在所述的MOS晶體管的制造方法中，還包括:在所述柵極結構的側面及頂面形成第四氧化硅層。可選的，在所述的MOS晶體管的制造方法中，在所述柵極結構兩側形成源/漏極包括如下工藝步驟:刻蝕所述半導體層及第一單晶硅層，以暴露出柵極結構兩側的部分第一氧化硅層；以及形成金屬層，刻蝕所述金屬層以在暴露出的第一氧化硅層上形成金屬源/漏極。可選的，在所述的MOS晶體管的制造方法中，還包括:在所述柵極結構兩側形成側墻，所述側墻緊靠所述柵極結構。可選的，在所述的MOS晶體管的制造方法中，所述柵極結構包括:高K介質層和位于所述高K介質層上的金屬層。可選的，在所述的MOS晶體管的制造方法中，在所述柵極結構兩側形成源/漏極包括如下工藝步驟:對柵極結構兩側的半導體層進行離子注入工藝，以形成源/漏極。本發明還提供一種利用上述MOS晶體管的制造方法制造的MOS晶體管，包括:單晶硅襯底；形成于所述單晶硅襯底中的有源槽；形成于所述有源槽內的第一氧化硅層以及位于所述第一氧化硅層上的第一單晶
娃層;形成于所述第一單晶硅層上的半導體層；形成于所述半導體層上的柵極結構；形成于所述柵極結構兩側的源/漏極；以及形成于所述單晶硅襯底上的隔離層，所述隔離層位于所述源/漏極兩側。在本發明提供的MOS晶體管及其制造方法中，通過提供單晶硅襯底，而在所述單晶硅襯底中形成有緣槽，在所述有緣槽中形成第一氧化硅層及位于所述第一氧化硅層上的第一單晶硅層，從而形成一種類似SOI的結構，由此，實現了所形成的MOS晶體管兼具SOI襯底的優良性能及體硅襯底的價廉的優點。進一步的，在本發明提供的MOS晶體管及其制造方法中，在形成所述MOS晶體管的過程中，同時形成了隔離有緣結構的隔離層，即避免了利用專門的淀積及刻蝕工藝以形成有緣結構之間的隔離結構，從而提高了工藝效率及可靠性，降低了生產成本。


圖1是本發明實施例的MOS晶體管的制造方法的流程示意圖；圖2a 2k是本發明實施例的MOS晶體管的制造方法的剖面示意圖。
具體實施例方式以下結合附圖和具體實施例對本發明提出的MOS晶體管及其制造方法作進一步詳細說明。根據下面說明和權利要求書，本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。請參考圖1，其為本發明實施例的MOS晶體管的制造方法的流程示意圖。如圖1所示，所述MOS晶體管的制造方法包括如下步驟:SlO:提供單晶硅襯底；S20:刻蝕所述單晶硅襯底，以在所述單晶硅襯底中形成有源槽；S30:在所述有源槽內形成第一氧化硅層；S40:形成第一單晶硅層，所述第一單晶硅層覆蓋所述第一氧化硅層；S50:形成隔離層，所述隔離層覆蓋所述單晶硅襯底及第一單晶硅層；S60:刻蝕所述隔離層，以暴露出第一單晶娃層；S70:形成半導體層，所述半導體層覆蓋所述第一單晶硅層；S80:在所述半導體層上形成柵極結構；S90:在所述柵極結構兩側形成源/漏極。具體的，請參考圖2a 2k，其為本發明實施例的MOS晶體管的制造方法的剖面示意圖。如圖2a所示，首先，提供單晶硅襯底10。如圖2b所示，其次，對所述單晶硅襯底10進行刻蝕工藝，以在所述單晶硅襯底10中形成有源槽100。所述刻蝕工藝可以是現有技術中的任一一種，例如干法刻蝕工藝或者濕法刻蝕工藝，本申請對此不再贅述。如圖2c所示，接著，在所述有源槽100內形成第一氧化硅層20。在此，所述第一氧化硅層20通過氧化工藝形成，通過氧化工藝不僅能夠形成第一氧化硅層20，同時，在一定程度上能夠修復單晶硅襯底10的晶格損傷，從而提高器件的可靠性。具體的，通過以下兩個步驟形成第一氧化硅層20:如圖2c_l所示，對所述單晶硅襯底10進行氧化工藝，即在高溫條件下，通入氧氣或者含氧氣體，使得所述有源槽100內以及所述單晶硅襯底10頂面形成氧化硅層21 ；如圖2c_2所示，接著，對所述氧化硅層21進行化學機械研磨工藝(CMP)，去除所述單晶硅襯底10頂面的氧化硅層，得到位于有源槽100內的第一氧化硅層20。需說明的是，在本實施例的用語中，所述單晶硅襯底10頂面不包含所述有源槽100內所露出的單晶硅襯底表面。如圖2d所示，接著，形成第一單晶硅層30，所述第一單晶硅層30覆蓋所述第一氧化硅層20。在此，所述第一單晶硅層30通過外延工藝形成。
具體的，通過以下三個步驟形成第一單晶硅層30:如圖2d-l所示，對所述單晶硅襯底10及第一氧化硅層20進行外延生長工藝，在所述單晶硅襯底10及第一氧化硅層20頂面形成硅層31，在此，所述硅層31通常為一種單晶硅及多晶硅混合的膜層，原因在于，利用外延生長工藝通常能夠在單晶硅表面生長單晶硅層，但是在其他膜層表面生長的將為多晶硅層；為了得到單晶硅材料的膜層，接著，如圖2d-2所示，對所述硅層31進行熱退火工藝，所述熱退火工藝為常規的退火工藝，其溫度可以在1000°c 1800°C，經過熱退火工藝之后，單晶硅及多晶硅混合的硅層31將變成材料為單晶硅的單晶硅層32 ；接著，如圖2d-3所示，對所述單晶硅層32進行化學機械研磨工藝，去除單晶硅襯底10頂面的單晶硅層，得到覆蓋所述第一氧化硅層20的第一單晶硅層30。由此，便可形成一種類似于SOI的結構(單晶娃襯底10、第一氧化娃層20及第一單晶娃層30),從而,便可得到SOI襯底的優良性能，例如，使得后續形成的器件間的漏電流將無法泄入到單晶硅襯底10中，提高了產品的可靠性。同時，其所用的原材料為單晶硅襯底10，從而具備了體硅襯底價廉的優點。在此，對于所述第一氧化硅層20及第一單晶硅層30的工藝厚度不做限定，可以根據產品要求做出適應性調整。接著，如圖2e所示，形成隔離層40，所述隔離層40覆蓋所述單晶硅襯底10及第一單晶硅層30，在此，所述隔離層40包括三層膜層，分別為第二氧化硅層41、氮化硅層42及第三氧化硅層43。具體的，通過以下三個步驟形成隔離層40:如圖2e_l所示，首先，形成第二氧化硅層41，在此，通過對單晶硅襯底10及第一單晶硅層30進行氧化工藝，在所述單晶硅襯底10及第一單晶硅層30頂面形成第二氧化硅層41，同時，通過所述氧化工藝還修復了所述單晶硅襯底10及第一單晶硅層30的晶格損傷，提聞了廣品的可罪性；接著，如圖2e_2所示，在所述第二氧化硅層41上形成氮化硅層42，在此，可利用淀積工藝形成所述氮化硅層42，例如，物理氣相沉積工藝或者化學氣相沉積工藝；接著，如圖2e_3所示，在所述氮化硅層42上形成第三氧化硅層43，同樣的，所述第三氧化硅層43可利用淀積工藝形成。在此，通過所述第二氧化硅層41、氮化硅層42及第三氧化硅層43可決定MOS晶體管的溝道深度，具體的，可根據產品要求做出適應性調整。接著，如圖2f所示，刻蝕所述隔離層40，在所述隔離層40中形成第一開口 400，暴露出第一單晶硅層30，在此，剩余的隔離層40 (即單晶硅襯底10上的隔離層40)可作為有緣器件之間的隔離結構，即通常需要專門的淀積、光刻及刻蝕工藝所形成的隔離有緣結構的淺溝道隔離結構(STI)，由此，簡化了工藝，提高了生產效率，降低了生產成本。接著，如圖2g所示，形成半導體層50，所述半導體層50覆蓋所述第一單晶硅層30，即所述半導體層50填充滿所述第一開口 400。在此，所述半導體層50的材料可以為元素周期表中第三 第五族中的半導體材料或者它們的化合物，例如，硅或者鍺硅材料等。如圖2h所示，在所述半導體層50上形成柵極結構60，在此，所述柵極結構60包括:柵絕緣層及位于所述柵絕緣層上的多晶硅層。具體的，通過以下三個步驟形成柵極結構60:
如圖2h_l所示，形成柵絕緣層61，所述柵絕緣層61覆蓋所述半導體層50及隔離層40 ；接著，如圖2h_2所示，在所述柵絕緣層61上形成多晶硅層62 ；如圖2h_3所示，刻蝕所述柵絕緣層61及多晶硅層62，形成柵極結構60。接著，如圖2i所示，在所述柵極結構60的側面及頂面形成第四氧化硅層64，在此，通過氧化工藝形成所述第四氧化硅層64，同時，為了防止所述半導體材料層50被氧化，在刻蝕柵絕緣層61時，可保留半導體材料層50上的柵絕緣層61 (即僅去除隔離層40上的柵絕緣層61)。在本實施例中，所述柵極結構為半導體柵極結構，其包括柵絕緣層及位于所述柵絕緣層上的多晶硅層。在本發明的其他實施例中，所述柵極結構也可以為金屬柵極結構，例如，其可以包括:高K介質層和位于所述高K介質層上的金屬層，本申請對此不做限定。接著，如圖2j所示，在所述柵極結構60兩側形成源/漏極70。具體的，通過以下兩個步驟形成源/漏極70:如圖2 j-1所示，刻蝕所述半導體層50及第一單晶硅層30，形成第二開口 500及第三開口 501，暴露出柵極結構60兩側的部分第一氧化硅層20 ；接著，如圖2 j_2所示，形成金屬層，刻蝕所述金屬層以在暴露出的第一氧化硅層20上形成金屬源/漏極70，即利用金屬填充第二開口 500及第三開口 501，以得到金屬源/漏極70。通過形成金屬源/漏極70可避免離子注入工藝所引起的短溝道效應等問題。但是，在本發明的其他實施例中，也可通過對柵極結構60兩側的半導體層50進行離子注入工藝，以得到半導體源/漏極，本申請對此并不限定。接著，如圖2k所示，進一步的，在所述柵極結構60兩側形成側墻80，在本實施例中，所述側墻80緊靠柵極結構60側面的第四氧化硅層64。當然，在本發明的其他實施例中，也可不在柵極結構60的側面形成第四氧化硅層，則此時，所述側墻將緊靠所述柵極結構。進一步的，通過上述MOS晶體管的制造方法，將得到一 MOS晶體管，所述MOS晶體管(可相應參考圖2k)包括:單晶硅襯底10 ；形成于所述單晶硅襯底10中的有源槽；形成于所述有源槽內的第一氧化硅層20以及位于所述第一氧化硅層20上的第一
單晶娃層;形成于所述第一單晶硅層上的半導體層；形成于所述半導體層上的柵極結構60 ；形成于所述柵極結構60兩側的源/漏極70 ；以及形成于所述單晶硅襯底10上的隔離層40，所述隔離層40位于所述源/漏極70兩側。可知，該MOS晶體管兼具了 SOI襯底的優良性能及體硅襯底的價廉的優點。上述描述僅是對本發明較佳實施例的描述，并非對本發明范圍的任何限定，本發明領域的普通技術人員根據上述揭示內容做的任何變更、修飾，均屬于權利要求書的保護范圍。
權利要求
1.一種MOS晶體管的制造方法，其特征在于，包括: 提供單晶娃襯底； 刻蝕所述單晶硅襯底，以在所述單晶硅襯底中形成有源槽； 在所述有源槽內形成第一氧化硅層； 形成第一單晶硅層，所述第一單晶硅層覆蓋所述第一氧化硅層； 形成隔離層，所述隔離層覆蓋所述單晶硅襯底及第一單晶硅層； 刻蝕所述隔離層，以暴露出第一單晶硅層； 形成半導體層，所述半導體層覆蓋所述第一單晶硅層； 在所述半導體層上形成柵極結構；以及 在所述柵極結構兩側形成源/漏極。
2.如權利要求1所述的MOS晶體管的制造方法，其特征在于，在所述有源槽內形成第一氧化硅層包括如下工藝步驟: 對所述單晶硅襯底進行氧化工藝，以在所述有源槽內及單晶硅襯底頂面形成氧化硅層；以及 對所述氧化硅層進行化學機械研磨工藝，去除所述單晶硅襯底頂面的氧化硅層，得到位于有源槽內的第一氧化硅層。
3.如權利要求1所述的MOS晶體管的制造方法，其特征在于，形成第一單晶硅層，所述第一單晶硅層覆蓋所述第一氧化硅層包括如下工藝步驟: 對所述單晶硅襯底及第一氧化硅層進行外延生長工藝，以在所述第一氧化硅層及單晶娃襯底頂面形成娃層； 對所述硅層進行熱退火工藝，以使所述硅層變成材料為單晶硅的單晶硅層；以及對所述單晶硅層進行化學機械研磨工藝，去除所述單晶硅襯底頂面的單晶硅層，得到覆蓋所述第一氧化硅層的第一單晶硅層。
4.如權利要求1所述的MOS晶體管的制造方法，其特征在于，形成隔離層包括如下工藝步驟: 對所述單晶硅襯底及第一單晶硅層進行氧化工藝，以在所述單晶硅襯底及第一單晶硅層頂面形成第二氧化硅層； 在所述第二氧化硅層上形成氮化硅層；以及 在所述氮化硅層上形成第三氧化硅層。
5.如權利要求1至4中的任一項所述的MOS晶體管的制造方法，其特征在于，在所述半導體層上形成柵極結構包括如下工藝步驟: 在所述半導體層上形成柵絕緣層； 在所述柵絕緣層上形成多晶硅層；以及 刻蝕所述多晶硅層及柵絕緣層，以形成柵極結構。
6.如權利要求5所述的MOS晶體管的制造方法，其特征在于，還包括:在所述柵極結構的側面及頂面形成第四氧化硅層。
7.如權利要求5所述的MOS晶體管的制造方法，其特征在于，在所述柵極結構兩側形成源/漏極包括如下工藝步驟: 刻蝕所述半導體層及第一單晶硅層，以暴露出柵極結構兩側的部分第一氧化硅層；以及 形成金屬層，刻蝕所述金屬層以在暴露出的第一氧化硅層上形成金屬源/漏極。
8.如權利要求7所述的MOS晶體管的制造方法，其特征在于，還包括:在所述柵極結構兩側形成側墻，所述側墻緊靠所述柵極結構。
9.如權利要求1至4中的任一項所述的MOS晶體管的制造方法，其特征在于，所述柵極結構包括: 高K介質層和位于所述高K介質層上的金屬層。
10.如權利要求9所述的MOS晶體管的制造方法，其特征在于，在所述柵極結構兩側形成源/漏極包括如下工藝步驟: 對柵極結構兩側的半導體層進行離子注入工藝，以形成源/漏極。
11.如權利要求1至10中的任一項所述的MOS晶體管的制造方法制造的MOS晶體管，其特征在于，包括: 單晶娃襯底； 形成于所述單晶硅襯底中的有源槽； 形成于所述有源槽內的第一氧化硅層以及位于所述第一氧化硅層上的第一單晶硅層； 形成于所述第一單晶硅層上的 半導體層； 形成于所述半導體層上的柵極結構； 形成于所述柵極結構兩側的源/漏極；以及 形成于所述單晶硅襯底上的隔離層，所述隔離層位于所述源/漏極兩側。
全文摘要
本發明提供一種MOS晶體管及其制造方法，其中，所述方法包括提供單晶硅襯底；刻蝕所述單晶硅襯底，以在所述單晶硅襯底中形成有源槽；在所述有源槽內形成第一氧化硅層；形成第一單晶硅層，所述第一單晶硅層覆蓋所述第一氧化硅層；形成隔離層，所述隔離層覆蓋所述單晶硅襯底及第一單晶硅層；刻蝕所述隔離層，以暴露出第一單晶硅層；形成半導體層，所述半導體層覆蓋所述第一單晶硅層；在所述半導體層上形成柵極結構；以及在所述柵極結構兩側形成源/漏極。由此，實現了所形成的MOS晶體管兼具SOI襯底的優良性能及體硅襯底的價廉的優點。
文檔編號H01L29/78GK103208452SQ201210009058
公開日2013年7月17日 申請日期2012年1月12日 優先權日2012年1月12日
發明者凌龍 申請人:中芯國際集成電路制造(上海)有限公司