測試結構及其測試方法
【專利摘要】本發明提供了一種測試方法，包括：提供一測試結構，所述測試結構包括n個子單元，每一所述子單元包括至少一第一互連線、至少一第二互連線以及至少一通孔結構，所述通孔結構將所述第一互連線和第二互連線導電連通，所述第一互連線和第二互連線位于不同的互連層，其中，n為正整數；檢測所述子單元的電阻值，通過所述子單元的電阻值，判斷所述子單元的通孔結構的導通狀態。在所述測試方法中，只需檢測所述子單元的電阻值，通過所述子單元的電阻值，便能夠判斷所述子單元的通孔結構的導通狀態，可以精確地測試所述通孔結構是否將所述第一互連線和第二互連線導通。
【專利說明】測試結構及其測試方法

【技術領域】
[0001] 本發明涉及半導體制造業中的可靠性（Reliability)領域，特別涉及一種測試結 構及其測試方法。

【背景技術】
[0002] 隨著集成電路工藝的發展以及關鍵尺寸按比例縮小，半導體器件后段制程中用于 互連線連接的通孔（via)的蝕刻不足和通孔缺失缺陷越來越成為集成電路發展的瓶頸之 一。比如先蝕刻硬掩膜（Hard Mask Etch)再蝕刻通孔（All in One Etch)的蝕刻工藝制 程，蝕刻不足缺陷往往受到硬掩膜蝕刻后清洗工藝與通孔蝕刻本身以及通孔蝕刻的光刻工 藝的共同影響，其中某些工藝窗口不夠優化時，缺陷就會出現，成為制約良率提升的一大殺 手。
[0003] 對后段通孔蝕刻不足缺陷檢測是目前業界公認的難題之一，目前業界應用的檢測 方法通常有兩種：一是在蝕刻形成通孔后，對所述通孔進行清洗工藝，之后應用電子束缺陷 掃描儀對所述通孔進行檢查，但由于所述通孔存在法拉第杯效應，所述法拉第杯會影響電 子束缺陷掃描儀對所述通孔的檢查，使得檢測的抓取率通常會很低而且精度不高。圖1是 現有技術中法拉第杯會影響通孔檢查的示意圖，在圖1中，下層互連線10上依次沉積有停 止層20以及介質層30,介質層中具有通孔31以及通孔32,其中通孔31貫穿停止層20和 介質層30,并導通下層互連線10,通孔32未導通下層互連線10。由于法拉第杯效應，介質 層30的頂部聚集正電子41，通孔31和通孔32的側壁以及底部聚集負電子42,法拉第杯的 電場線43如圖2所示，正電子41、負電子42以及電場線43的存在影響電子束缺陷掃描儀 檢查的準確性；二是在所述通孔中填充銅并進行平坦化形成通孔結構后，再對所述通孔結 構做檢測，但由于大部分通孔結構被互連線連接起來，導致能夠檢測到的所述通孔結構不 足缺陷只有3/7,而且受到前層PM0S/NM0S的影響，NM0S上的通孔不足缺陷信號會更弱。
[0004] 由于上述兩種方法均存在很大不足，很難為在線工藝窗口優化提供有效參考，不 能精確測試所述通孔結構是否將上、下兩層互連線導通。


【發明內容】

[0005] 本發明的目的在于提供一種測試結構及其測試方法，可以精確地測試所述通孔結 構是否將上、下兩層互連線導通。
[0006] 為解決上述技術問題，本發明提供一種測試結構，包括η個子單元，每一所述子單 元包括至少一第一互連線、至少一第二互連線以及至少一通孔結構，所述通孔結構將所述 第一互連線和第二互連線導電連通，所述第一互連線和第二互連線位于不同的互連層，其 中，η為正整數。
[0007] 進一步的，在所述測試結構中，每一所述子單元包括多個所述第一互連線、多個所 述第二互連線以及多個所述通孔結構，所述第一互連線與所述第二互連線通過所述通孔結 構依次間隔連接。
[0008] 進一步的，在所述測試結構中，η彡2,所述測試結構還包括一第一連接線以及一 第二連接線，不同所述子單元的第一個第一互連線通過所述第一連接線連接，不同所述子 單元的最后一個第二互連線通過所述第二連接線連接。
[0009] 根據本發明的另一面，還提供一種測試方法，包括：
[0010] 提供一測試結構，所述測試結構包括η個子單元，每一所述子單元包括至少一第 一互連線、至少一第二互連線以及至少一通孔結構，所述通孔結構將所述第一互連線和第 二互連線導電連通，所述第一互連線和第二互連線位于不同的互連層，其中，η為正整數；
[0011] 檢測所述子單元的電阻值，通過所述子單元的電阻值，判斷所述子單元的通孔結 構的導通狀態。
[0012] 進一步的，在所述測試方法中，如所述子單元的電阻值為無窮大，則所述子單元的 至少一所述通孔結構不導通。
[0013] 進一步的，在所述測試方法中，
[0014] 在所述測試結構中，每一所述子單元包括多個所述第一互連線、多個所述第二互 連線以及多個所述通孔結構，所述第一互連線與所述第二互連線通過所述通孔結構依次間 隔連接；
[0015] 在第i個所述子單元內，通過測量第一個所述第一互連線和最后一個所述第二互 連線之間的電電阻值，檢測第i個所述子單元的電阻值，η彡i彡1。
[0016] 進一步的，在所述測試方法中，在所述測試結構中，η > 2,所述測試結構還包括一 第一連接線以及一第二連接線，不同所述子單元的第一個第一互連線通過所述第一連接線 連接，不同所述子單元的最后一個第二互連線通過所述第二連接線連接；
[0017] 所述測試方法還包括：通過測量所述第一連接線和第二連接線之間的電電阻值， 檢測所述測試結構的實際總電阻值。
[0018] 進一步的，在所述測試方法中，所述測試方法還包括：
[0019] 根據至少一有效的所述子單元的電阻值，得到所述測試結構的理論總電阻值； [0020] 比較所述實際總電阻值和理論總電阻值的大小，判斷所述測試結構中的所述通孔 結構是否存在不導通。
[0021] 進一步的，在所述測試方法中，當η > 3時，根據至少一所述子單元的電阻值，得到 所述測試結構的理論總電阻值的步驟包括：
[0022] 根據多個有效的所述子單元的電阻值，得到所述子單元的平均電阻值；
[0023] 根據所述子單元的平均電阻值，得到所述測試結構的理論總電阻值。
[0024] 進一步的，在所述測試方法中，判斷所述測試結構中的所述通孔結構是否存在不 導通的步驟包括：
[0025] 如所述實際總電阻值和理論總電阻值相等，則所述測試結構中的所述通孔結構全 部導通；
[0026] 如所述實際總電阻值大于所述理論總電阻值，則所述測試結構中的至少一個所述 子單元的通孔結構存在不導通。
[0027] 進一步的，在所述測試方法中，如所述實際總電阻值大于所述理論總電阻值，根據 所述實際總電阻值和所述理論總電阻值，計算不導通的所述子單元的個數。
[0028] 與現有技術相比，本發明提供的測試結構及其測試方法具有以下優點：
[0029] 在本發明提供的測試結構中，所述測試結構包括η個子單元，每一所述子單元包 括至少一第一互連線、至少一第二互連線以及至少一通孔結構，所述通孔結構將所述第一 互連線和第二互連線導電連通，所述第一互連線和第二互連線位于不同的互連層，從而使 得在所述測試方法中，只需檢測所述子單元的電阻值，通過所述子單元的電阻值，便能夠判 斷所述子單元的通孔結構的導通狀態，可以精確地測試所述通孔結構是否將所述第一互連 線和第二互連線導通。

【專利附圖】

【附圖說明】
[0030] 圖1是現有技術中法拉第杯會影響通孔檢查的示意圖；
[0031] 圖2是本發明一實施例的測試方法的流程圖；
[0032] 圖3是本發明一實施例的測試結構示意圖；
[0033] 圖4是圖3沿ΑΑ'線的剖面圖。

【具體實施方式】
[0034] 下面將結合示意圖對本發明的測試結構及其測試方法進行更詳細的描述，其中表 示了本發明的優選實施例，應該理解本領域技術人員可以修改在此描述的本發明，而仍然 實現本發明的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道，而 并不作為對本發明的限制。
[0035] 為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能 和結構，因為它們會使本發明由于不必要的細節而混亂。應當認為在任何實際實施例的開 發中，必須做出大量實施細節以實現開發者的特定目標，例如按照有關系統或有關商業的 限制，由一個實施例改變為另一個實施例。另外，應當認為這種開發工作可能是復雜和耗費 時間的，但是對于本領域技術人員來說僅僅是常規工作。
[0036] 在下列段落中參照附圖以舉例方式更具體地描述本發明。根據下面說明和權利要 求書，本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非 精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
[0037] 本發明的核心思想在于，提供一種測試方法，包括：
[0038] 步驟S11 :提供一測試結構，所述測試結構包括η個子單元，每一所述子單元包括 至少一第一互連線、至少一第二互連線以及至少一通孔結構，所述通孔結構將所述第一互 連線和第二互連線導電連通，所述第一互連線和第二互連線位于不同的互連層，其中，η為 正整數；
[0039] 步驟S12 :檢測所述子單元的電阻值，通過所述子單元的電阻值，判斷所述子單元 的通孔結構的導通狀態。
[0040] 在所述測試方法中，只需檢測所述子單元的電阻值，通過所述子單元的電阻值，便 能夠判斷所述子單元的通孔結構的導通狀態，可以精確地測試所述通孔結構是否將所述第 一互連線和第二互連線導通。
[0041] 以下列舉本發明的幾個實施例，以清楚說明本發明的內容，應當明確的是，本發明 的內容并不限制于以下實施例，其它通過本領域普通技術人員的常規技術手段的改進亦在 本發明的思想范圍之內。
[0042] 以下結合圖2-圖4說明本實施例中的測試結構。
[0043] 如圖2所示，首先進行步驟S11 :如圖3所示，提供一測試結構1，所述測試結構1 包括η個子單元，如子單元U1、子單元U2…子單元U3。每一所述子單元包括至少一第一互 連線110、至少一第二互連線130以及至少一通孔結構120,所述通孔結構120將所述第一 互連線110和第二互連線130導電連通，所述第一互連線110和第二互連線130位于不同 的互連層，其中，η為正整數，例如，η可以取值為1、2、3、4、5··· 10…100或更多。
[0044] 較佳的，每一所述子單元包括多個所述第一互連線、多個所述第二互連線以及多 個所述通孔結構，所述第一互連線與所述第二互連線通過所述通孔結構依次間隔連接。如 圖4所示，以子單元U1為例進行說明，所述子單元U1包括多個所述第一互連線110、多個所 述第二互連線130以及多個所述通孔結構120,所述第一互連線110與所述第二互連線130 通過所述通孔結構120依次間隔連接，每一所述通孔120的兩端分別連接一個所述第一互 連線110和一個所述第二互連線130,使得所述子單元U1在第一個第一互連線和最后一個 第二互連線之間形成電路導通。
[0045] 較佳的，在所述測試結構1中，η彡2,所述測試結構1還包括一第一連接線200以 及一第二連接線300,如圖3所示，不同所述子單元的第一個第一互連線110通過所述第一 連接線200連接，不同所述子單元的最后一個第二互連線130通過所述第二連接線300連 接，從而使得不同所述子單元之間形成并聯連接。
[0046] 接著，進行步驟S12 :檢測所述子單元的電阻值，通過所述子單元的電阻值，判斷 所述子單元的通孔結構120的導通狀態。當η的取值不是很大時，可以一次將η個所述子 單元的電阻值分別進行測量。如所述子單元的電阻值為無窮大，則該子單元的至少一所述 通孔結構120不導通。如所述子單元的電阻值不為無窮大，所述子單元具有具體的電阻值， 則所述子單元的電阻值為有效的電阻值。
[0047] 在本實施例中，在第i個所述子單元內，通過測量第一個所述第一互連線和最后 一個所述第二互連線之間的電電阻值，檢測第i個所述子單元的電阻值，η彡i彡1。一般 的，可以在WAT測試（Wafer Acceptance Test，晶片允收測試）時，直接將電阻測試儀的兩 個探針分別連接第一個第一互連線和最后一個第二互連線，從而可以測得該子單元的電阻 值。
[0048] 較佳的，在本實施例中，所述測試結構還包括一第一連接線200以及一第二連接 線300,所述測量方法還包括步驟S14 :
[0049] 通過測量所述第一連接線200和第二連接線300之間的電電阻值，檢測所述測試 結構1的實際總電阻值R Mal。
[0050] 此外，所述測試方法還包括步驟S14和步驟S15 :
[0051] 步驟S14 :根據至少一有效的所述子單元的電阻值，得到所述測試結構1的理論總 電阻值Rt_ ;
[0052] 較佳的，步驟S14包括兩個子步驟：
[0053] 子步驟S141 :根據多個有效的所述子單元的電阻值，得到所述子單元的平均電阻 值，例如，測量子單元U1的電阻值為R1，子單元U2的電阻值為R2,所述子單元的平均電阻 值 R' = (Rl+R2)/2 ;
[0054] 進行子步驟S142 :根據所述子單元的平均電阻值R'，得到所述測試結構1的理論 總電阻值Rth_y，R theory R Ζπ。
[0055] 當然，也可以只根據一個有效的所述子單元的電阻值，得到所述測試結構1的理 論總電阻值R th_y。例如，測量子單元U1的電阻值為R1，所述測試結構1的理論總電阻值 ^theory ? ^theory Rl/?ο
[0056] 進行步驟S15 :比較所述實際總電阻值Rieal和理論總電阻值RtheOTy的大小，判斷所 述測試結構1中的所述通孔結構120是否存在不導通。
[0057] 如所述實際總電阻值RMal和理論總電阻值RtheOTy相等（可以± 5 %的誤差浮動）， 則所述測試結構1中的所述通孔結構120全部導通；
[0058] 如所述實際總電阻值RMal大于所述理論總電阻值RtheOTy，則所述測試結構1中的至 少一個所述子單元的通孔結構120存在不導通。并且，可以根據所述實際總電阻值R Mal和 所述理論總電阻值RtteOTy的具體數值，計算不導通的所述子單元的個數，該計算為本領域的 普通技術人員可以理解的，在此不作贅述。
[0059] 綜上所述，本發明提供一種測試結構及其測試方法，與現有技術相比，本發明具有 以下優點：
[0060] 在本發明提供的測試結構中，所述測試結構包括η個子單元，每一所述子單元包 括至少一第一互連線、至少一第二互連線以及至少一通孔結構，所述通孔結構將所述第一 互連線和第二互連線導電連通，所述第一互連線和第二互連線位于不同的互連層，從而使 得在所述測試方法中，只需檢測所述子單元的電阻值，通過所述子單元的電阻值，便判斷所 述子單元的通孔結構的導通狀態，可以精確地測試所述通孔結構是否將所述第一互連線和 第二互連線導通。
[0061] 顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精 神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍 之內，則本發明也意圖包含這些改動和變型在內。
【權利要求】
1. 一種測試方法，其特征在于，包括： 提供一測試結構，所述測試結構包括η個子單元，每一所述子單元包括至少一第一互 連線、至少一第二互連線以及至少一通孔結構，所述通孔結構將所述第一互連線和第二互 連線導電連通，所述第一互連線和第二互連線位于不同的互連層，其中，η為正整數； 檢測所述子單元的電阻值，通過所述子單元的電阻值，判斷所述子單元的通孔結構的 導通狀態。
2. 如權利要求1所述的測試方法，其特征在于，如所述子單元的電阻值為無窮大，則所 述子單元的至少一所述通孔結構不導通。
3. 如權利要求1所述的測試方法，其特征在于， 在所述測試結構中，每一所述子單元包括多個所述第一互連線、多個所述第二互連線 以及多個所述通孔結構，所述第一互連線與所述第二互連線通過所述通孔結構依次間隔連 接； 在第i個所述子單元內，通過測量第一個所述第一互連線和最后一個所述第二互連線 之間的電電阻值，檢測第i個所述子單元的電阻值，η彡i彡1。
4. 如權利要求1至3中任意一項所述的測試方法，其特征在于，在所述測試結構中， η > 2,所述測試結構還包括一第一連接線以及一第二連接線，不同所述子單元的第一個第 一互連線通過所述第一連接線連接，不同所述子單元的最后一個第二互連線通過所述第二 連接線連接； 所述測試方法還包括：通過測量所述第一連接線和第二連接線之間的電電阻值，檢測 所述測試結構的實際總電阻值。
5. 如權利要求4所述的測試方法，其特征在于，所述測試方法還包括： 根據至少一有效的所述子單元的電阻值，得到所述測試結構的理論總電阻值； 比較所述實際總電阻值和理論總電阻值的大小，判斷所述測試結構中的所述通孔結構 是否存在不導通。
6. 如權利要求5所述的測試方法，其特征在于，當η > 3時，根據至少一所述子單元的 電阻值，得到所述測試結構的理論總電阻值的步驟包括： 根據多個有效的所述子單元的電阻值，得到所述子單元的平均電阻值； 根據所述子單元的平均電阻值，得到所述測試結構的理論總電阻值。
7. 如權利要求5所述的測試方法，其特征在于，判斷所述測試結構中的所述通孔結構 是否存在不導通的步驟包括： 如所述實際總電阻值和理論總電阻值相等，則所述測試結構中的所述通孔結構全部導 通； 如所述實際總電阻值大于所述理論總電阻值，則所述測試結構中的至少一個所述子單 元的通孔結構存在不導通。
8. 如權利要求7所述的測試方法，其特征在于，如所述實際總電阻值大于所述理論總 電阻值，根據所述實際總電阻值和所述理論總電阻值，計算不導通的所述子單元的個數。
9. 一種測試結構，其特征在于，包括η個子單元，每一所述子單元包括至少一第一互連 線、至少一第二互連線以及至少一通孔結構，所述通孔結構將所述第一互連線和第二互連 線導電連通，所述第一互連線和第二互連線位于不同的互連層，其中，η為正整數。
10. 如權利要求9所述的測試結構，其特征在于，每一所述子單元包括多個所述第一互 連線、多個所述第二互連線以及多個所述通孔結構，所述第一互連線與所述第二互連線通 過所述通孔結構依次間隔連接。
11. 如權利要求9或10所述的測試結構，其特征在于，η > 2,所述測試結構還包括一 第一連接線以及一第二連接線，不同所述子單元的第一個第一互連線通過所述第一連接線 連接，不同所述子單元的最后一個第二互連線通過所述第二連接線連接。
【文檔編號】H01L21/66GK104124235SQ201410369986
【公開日】2014年10月29日 申請日期:2014年7月30日 優先權日:2014年7月30日
【發明者】范榮偉, 陳宏璘, 龍吟, 顧曉芳, 劉飛玨 申請人:上海華力微電子有限公司