本公開涉及半導體器件。

背景技術：

1、作為用于提高半導體器件的密度的縮放技術之一，人們已經提出了多柵極晶體管，其中呈鰭或納米線形狀的多溝道有源圖案(或硅主體)形成在襯底上并且柵極形成在多溝道有源圖案的表面上。

2、由于這樣的多柵極晶體管利用三維溝道，所以可以容易地執行縮放。此外，即使不增大多柵極晶體管的柵極長度，也可以改進電流控制能力。此外，可以有效地限制和/或抑制其中溝道區域的電位受到漏極電壓影響的短溝道效應(sce)。

技術實現思路

1、本公開的各方面提供了一種可以改進元件性能和可靠性的半導體器件。

2、然而，本公開的各方面不局限于本文闡述的方面。通過參考下面給出的本公開的詳細描述，本公開的上述和其他方面將變得對本公開所屬的本領域的普通技術人員而言是更清楚的。

3、根據本公開的實施例，一種半導體器件可以包括：導電圖案，該導電圖案位于襯底上；通路圖案，該通路圖案連接到導電圖案，并且包括下通路圖案和上通路圖案，下通路圖案和上通路圖案在第一方向上堆疊，下通路圖案的頂面與上通路圖案的底面接觸；以及布線線路，布線線路位于通路圖案上并且在第二方向上延伸。布線線路中的金屬可以與上通路圖案中的金屬相同。布線線路的底面和布線線路的頂面可以在第一方向上彼此相反。布線線路的底面可以連接到上通路圖案。布線線路的底面在第三方向上的寬度可以大于布線線路的頂面在第三方向上的寬度。下通路圖案的頂面在第二方向上的寬度可以等于上通路圖案的底面在第二方向上的寬度。下通路圖案的頂面在第三方向上的寬度可以等于上通路圖案的底面在第三方向上的寬度。

4、根據本公開的實施例，一種半導體器件可以包括：導電圖案，該導電圖案位于襯底上；層間絕緣膜，層間絕緣膜位于導電圖案上并且包括通路孔；下通路圖案，下通路圖案連接到導電圖案并且填充通路孔的部分；以及布線線路圖案，布線線路圖案填充通路孔的其余部分。布線線路圖案可以與層間絕緣膜的頂面接觸。所述布線線路圖案可以包括上通路圖案和布線延長線路。布線線路圖案可以位于通路孔中并且與下通路圖案的整個頂面接觸。布線延長線路可以沿著層間絕緣膜的頂面在第一方向上延伸。上通路圖案可以包括上通路填充膜和沿著上通路填充膜的側壁延伸的上通路阻擋膜。布線延長線路和上通路填充膜可以具有整體結構。布線延長線路在第二方向上的寬度可以隨著布線延長線路遠離下通路圖案而減小。

5、根據本公開的實施例，一種半導體器件可以包括：柵電極，柵電極位于襯底上；源極/漏極圖案，源極/漏極圖案位于柵電極的一側；源極/漏極接觸，源極/漏極接觸位于源極/漏極圖案上并且連接到源極/漏極圖案；通路圖案，通路圖案連接到源極/漏極接觸，并且包括在第一方向上堆疊的下通路圖案和上通路圖案，并且下通路圖案的整個頂面與上通路圖案接觸；柵極接觸，柵極接觸連接到柵電極，并且包括在第一方向堆疊的下柵極接觸和上柵極接觸，并且下柵極接觸的整個頂面與上柵極接觸接觸；第一布線延長線路，第一布線延長線路位于通路圖案上并且在第二方向上延伸；以及第二布線延長線路，第二布線延長線路位于柵極接觸上。上通路圖案可以包括上通路填充膜和上通路阻擋膜。上通路填充膜可以直接連接到第一布線延長線路，并且上通路阻擋膜可以沿著所述上通路填充膜的側壁延伸。上柵極接觸可以包括上柵極接觸填充膜和上柵極接觸阻擋膜。上柵極接觸填充膜可以直接連接到第二布線延長線路。上柵極接觸阻擋膜可以沿著上柵極接觸填充膜的側壁延伸。第一布線延長線路在第三方向上的寬度可以隨著第一布線延長線路遠離源極/漏極接觸而減小。第二布線延長線路在第三方向上的寬度可以隨著第二布線延長線路遠離柵電極而減小。第一布線延長線路、第二布線延長線路、上通路填充膜和上柵極接觸填充膜各自可以包括釕(ru)。

技術特征：

1.一種半導體器件，所述半導體器件包括：

2.根據權利要求1所述的半導體器件，其中，

3.根據權利要求2所述的半導體器件，其中，

4.根據權利要求1所述的半導體器件，其中，

5.根據權利要求1所述的半導體器件，其中，

6.根據權利要求1所述的半導體器件，其中，

7.根據權利要求1所述的半導體器件，其中，

8.根據權利要求7所述的半導體器件，其中，

9.根據權利要求7所述的半導體器件，其中，

10.根據權利要求1所述的半導體器件，其中，

11.根據權利要求1所述的半導體器件，所述半導體器件還包括：

12.一種半導體器件，所述半導體器件包括：

13.根據權利要求12所述的半導體器件，其中，

14.根據權利要求12所述的半導體器件，其中，

15.根據權利要求12所述的半導體器件，其中，

16.根據權利要求12所述的半導體器件，其中，

17.一種半導體器件，所述半導體器件包括：

18.根據權利要求17所述的半導體器件，其中，

19.根據權利要求17所述的半導體器件，其中，

20.根據權利要求17所述的半導體器件，所述半導體器件還包括：

技術總結
一種半導體器件可以包括：通路圖案，該通路圖案連接到位于襯底上的導電圖案，并且包括堆疊在下通路圖案上的下通路圖案和上通路圖案；以及布線線路，該布線線路連接到上通路圖案并且在第二方向上延伸。布線線路可以包括與上通路圖案相同的金屬。布線線路的底部寬度可以大于布線線路的頂部寬度。下通路圖案的頂面的寬度可以等于上通路圖案的底面的寬度。

技術研發人員：金孝珍,黃東勛,郭玟燦
受保護的技術使用者：三星電子株式會社
技術研發日：
技術公布日：2025/4/28