本發明涉及半導體集成電路，特別涉及一種溝槽及其制作方法。

背景技術：

1、深溝槽在刻蝕完成后，溝槽頂部襯底和掩膜層接觸的位置會存在“凹陷”，形成溝槽頂部尖角(notch)，在后續工藝過程中，該尖角容易降低功率器件芯片氧化層隔離效果，電壓擊穿導致芯片漏電。

2、圖1是現有技術中在襯底內形成溝槽之后的結構掃描電子顯微鏡截面放大示意圖。請參考圖1所示，在襯底10內形成溝槽14，溝槽14頂部存在尖角(請參考虛線框所示)。

3、現有技術中一般通過增加一步淺溝槽刻蝕步驟來解決溝槽頂部尖角的問題，然而該方法同時會增加一層光刻步驟與一次刻蝕步驟，導致成本上升。另外，還可以通過增加溝槽刻蝕后的軟刻蝕(soft-etch)步驟來解決溝槽頂部尖角的問題，然后該方法需要購買與工藝對應的專用機型設備，同時需要增加一道掩膜清洗工藝，且軟刻蝕暫無成熟可靠工藝。

技術實現思路

1、本發明的目的在于提供一種溝槽及其制作方法，在對襯底進行刻蝕之前在圖形化的掩膜層的側壁形成保護層，以對其下方的襯底進行保護，使得形成的溝槽的頂部具有圓滑形貌。

2、為解決上述技術問題，本發明提供一種溝槽的制作方法，包括以下步驟：

3、提供襯底，在所述襯底上形成掩膜層；

4、對所述掩膜層進行刻蝕形成圖形化的掩膜層，所述圖形化的掩膜層暴露部分所述襯底；

5、去除暴露出的所述襯底上的自然形成的氧化層，同時至少在所述圖形化的掩膜層的側壁底部形成保護層；以及

6、以所述圖形化的掩膜層與所述保護層為掩膜對所述襯底進行刻蝕，在所述襯底內形成溝槽。

7、可選的，去除暴露出的所述襯底上的自然形成的氧化層，同時至少在所述圖形化的掩膜層的側壁底部形成保護層的方法包括：采用碳氟氣體對所述氧化層進行干法刻蝕，刻蝕過程中至少在所述圖形化的掩膜層的側壁底部形成含碳聚合物保護層。

8、可選的，所述保護層位于所述圖形化的掩膜層的整個側壁，從所述側壁的頂部至底部，所述保護層的寬度逐漸增加。

9、可選的，所述碳氟氣體中碳與氟的原子個數比大于1:4。

10、可選的，所述碳氟氣體包括chf3、ch2f2、或ch3f。

11、可選的，所述干法刻蝕中，腔體的壓力為10mtorr～30mtorr，上電極功率為600w～1000w，下電極偏置電壓為100v～200v，反應時間為8s～30s。

12、可選的，對所述掩膜層進行刻蝕形成圖形化的掩膜層的方法包括：

13、在所述掩膜層上形成光刻膠層；

14、對所述光刻膠層進行曝光與顯影，形成圖形化的光刻膠層；

15、以所述圖形化的光刻膠層為掩膜對所述掩膜層進行刻蝕，至暴露出部分所述襯底；以及

16、去除所述圖形化的光刻膠層。

17、可選的，對所述掩膜層進行過刻蝕至完全去除所述掩膜層。

18、可選的，所述掩膜層的材料包括氧化硅、氮化硅或氮氧化硅。

19、可選的，形成所述溝槽之后，所述制作方法還包括：去除所述掩膜層與所述保護層。

20、相應的，本發明還提供一種溝槽，采用如上所述的溝槽的制作方法制作而成，所述溝槽包括：

21、襯底；

22、圖形化的掩膜層，位于所述襯底上；

23、保護層，至少位于所述圖形化的掩膜層的側壁底部；以及

24、溝槽，位于未被所述圖形化的掩膜層與所述保護層覆蓋的所述襯底內。

25、本發明提供的溝槽及其制作方法中，首先提供襯底，在所述襯底上形成掩膜層，接著對所述掩膜層進行刻蝕形成圖形化的掩膜層，所述圖形化的掩膜層暴露部分所述襯底，之后去除暴露出的所述襯底上的自然形成的氧化層，同時至少在所述圖形化的掩膜層的側壁底部形成保護層，接著以所述圖形化的掩膜層為掩膜對所述襯底進行刻蝕，在所述襯底內形成溝槽。本發明在對襯底刻蝕之前至少在圖形化的掩膜層的側壁底部形成保護層，所述保護層用于保護其下方的襯底，使得在以圖形化的掩膜層為掩膜對所述襯底進行刻蝕形成溝槽時其溝槽頂部具有圓滑形貌。并且本發明是在去除暴露出的所述襯底上的自然形成的氧化層(即執行breakthrough步驟)的同時形成所述保護層，無需增加專用設備，也無需增加工藝步驟，節省了制作成本。

技術特征：

1.一種溝槽的制作方法，其特征在于，包括以下步驟：

2.根據權利要求1所述的溝槽的制作方法，其特征在于，去除暴露出的所述襯底上的自然形成的氧化層，同時至少在所述圖形化的掩膜層的側壁底部形成保護層的方法包括：采用碳氟氣體對所述氧化層進行干法刻蝕，刻蝕過程中至少在所述圖形化的掩膜層的側壁底部形成含碳聚合物保護層。

3.根據權利要求2所述的溝槽的制作方法，其特征在于，所述保護層位于所述圖形化的掩膜層的整個側壁，從所述側壁的頂部至底部，所述保護層的寬度逐漸增加。

4.根據權利要求2所述的溝槽的制作方法，其特征在于，所述碳氟氣體中碳與氟的原子個數比大于1:4。

5.根據權利要求4所述的溝槽的制作方法，其特征在于，所述碳氟氣體包括chf3、ch2f2、或ch3f。

6.根據權利要求5所述的溝槽的制作方法，其特征在于，所述干法刻蝕中，腔體的壓力為10mtorr～30mtorr，上電極功率為600w～1000w，下電極偏置電壓為100v～200v，反應時間為8s～30s。

7.根據權利要求1所述的溝槽的制作方法，其特征在于，對所述掩膜層進行刻蝕形成圖形化的掩膜層的方法包括：

8.根據權利要求7所述的溝槽的制作方法，其特征在于，對所述掩膜層進行過刻蝕至完全去除所述掩膜層。

9.根據權利要求1至8中任一項所述的溝槽的制作方法，其特征在于，所述掩膜層的材料包括氧化硅、氮化硅或氮氧化硅。

10.根據權利要求1至8中任一項所述的溝槽的制作方法，其特征在于，形成所述溝槽之后，所述制作方法還包括：去除所述掩膜層與所述保護層。

11.一種溝槽，其特征在于，采用如權利要求1至10中任一項所述的溝槽的制作方法制作而成，所述溝槽包括：

技術總結
本發明提供一種溝槽及其制作方法，所述方法包括：提供襯底，在襯底上形成掩膜層；對掩膜層進行刻蝕形成圖形化的掩膜層，圖形化的掩膜層暴露部分襯底；去除暴露出的襯底上的自然形成的氧化層，同時至少在圖形化的掩膜層的側壁底部形成保護層；以圖形化的掩膜層與保護層為掩膜對襯底進行刻蝕，在襯底內形成溝槽。本發明在對襯底刻蝕之前至少在圖形化的掩膜層的側壁底部形成保護層，所述保護層用于保護其下方的襯底，使得在以圖形化的掩膜層為掩膜對所述襯底進行刻蝕形成溝槽時其溝槽頂部具有圓滑形貌。并且本發明是在去除暴露出的所述襯底上的自然形成的氧化層的同時形成所述保護層，無需增加專用設備，也無需增加工藝步驟，節省了制作成本。

技術研發人員：牛勇軍
受保護的技術使用者：杭州富芯半導體有限公司
技術研發日：
技術公布日：2025/4/24