本技術(shù)屬于光伏，具體涉及一種太陽能電池及光伏組件。

背景技術(shù)：

1、太陽能電池是一種能夠?qū)⑻柕墓饽苻D(zhuǎn)化為電能的裝置。具體地，在太陽能電池處于工作狀態(tài)下，太陽光照在太陽能電池的半導體p-n結(jié)上，形成新的空穴-電子對，在p-n結(jié)內(nèi)建電場的作用下，光生空穴流向p區(qū)，光生電子流向n區(qū)，接通電路后就能夠產(chǎn)生電流。其中，正電極和負電極都處于電池的背面的太陽能電池為背接觸電池。與雙面接觸太陽能電池相比，該背接觸電池的正面沒有金屬電極的遮擋，使得背接觸電池的受光面一側(cè)具有更高的光線利用率，因此背接觸電池具有更高的短路電流和光電轉(zhuǎn)換效率，是目前實現(xiàn)高效晶體硅電池的技術(shù)方向之一。

2、但是，現(xiàn)有的背接觸電池都是對硅基底的正面和背面進行鈍化，而硅基底的側(cè)面直接暴露在外，這樣側(cè)面復合嚴重，且容易出現(xiàn)受損風險，從而降低了背接觸電池的效率。

技術(shù)實現(xiàn)思路

1、本技術(shù)旨在提供一種太陽能電池及光伏組件，通過設(shè)置在硅基底側(cè)面的膜層對硅基底的側(cè)面進行保護，降低側(cè)面受損風險的同時，還能夠?qū)杌椎膫?cè)面進行鈍化處理，降低硅基底側(cè)面的載流子復合，提高背接觸電池的轉(zhuǎn)換效率。

2、為了解決上述技術(shù)問題，本技術(shù)是這樣實現(xiàn)的：

3、在第一方面，本技術(shù)提出了一種太陽能電池，包括：硅基底；硅基底具有相對的受光面和背光面，以及設(shè)于受光面和背光面之間的側(cè)面；

4、側(cè)面上設(shè)有保護層，沿遠離硅基底的方向，保護層包括依次設(shè)置于側(cè)面上的第一導電層、絕緣層和第二導電層；第一導電層與第二導電層導電類型相反。

5、在本技術(shù)中，通過在硅基底的側(cè)面上設(shè)置保護層，保護層包括設(shè)于硅基底的側(cè)面上的第一導電層、絕緣層和第二導電層，利用絕緣層對第一導電層與第二導電層之間進行絕緣隔離，以便在電池制備過程中無需專門去除硅基底的側(cè)面上繞鍍形成的導電層，有助于簡化電池的生產(chǎn)工藝。并且，利用保護層可以起到對硅基底的側(cè)面的鈍化保護作用，既能避免硅基底的側(cè)面直接暴露而存在的受損和漏電的風險，又能減少硅基底的側(cè)面的載流子復合，提升電池的轉(zhuǎn)換效率。

6、可選地，沿平行于背光面的方向，背光面具有交替設(shè)置的第一區(qū)域和第二區(qū)域；第一區(qū)域形成有第一導電層，第二區(qū)域形成有第二導電層。

7、可選地，保護層還包括位于側(cè)面和第一導電層之間的第一鈍化層以及位于絕緣層和第二導電層之間的第二鈍化層；

8、沿平行于背光面的方向，背光面具有交替設(shè)置的第一區(qū)域和第二區(qū)域；沿遠離硅基底的方向，第一區(qū)域依次形成有第一鈍化層和第一導電層，第二區(qū)域依次形成有第二鈍化層和第二導電層；第一區(qū)域與第二區(qū)域之間設(shè)有絕緣層。

9、可選地，側(cè)面與背光面交界處為第一位置，側(cè)面與受光面交界處為第二位置，保護層在第一位置的厚度大于保護層在第二位置的厚度。

10、可選地，保護層在第一位置的厚度為d1，保護層在第二位置的厚度為d2，滿足：1＜d1/d2≤10。

11、可選地，背光面上的第一鈍化層和第一導電層的總厚度為h1，位于第一位置的第一鈍化層和第一導電層的總厚度為h11，位于第二位置的第一鈍化層和第一導電層的總厚度為h12，滿足：h12＜h11≤h1。

12、可選地，側(cè)面上位于第一位置的第一鈍化層和第一導電層的總厚度為h11與側(cè)面上位于第二位置的第一鈍化層和第一導電層的總厚度為h12滿足：0.2≤h12/h11＜1。

13、可選地，背光面上的第一鈍化層和第一導電層的總厚度h1與位于第一位置的第一鈍化層和第一導電層的總厚度h11滿足：0.5≤h11/h1≤1。

14、可選地，背光面上的第一鈍化層和第一導電層的總厚度h1與位于第二位置的第一鈍化層和第一導電層的總厚度h12滿足：0.2≤h12/h1≤0.6。

15、可選地，背光面上的絕緣層的厚度為h2，位于第一位置的絕緣層的厚度為h21，位于第二位置的絕緣層的厚度為h22，滿足：h22＜h21≤h2。

16、可選地，側(cè)面上位于第一位置的絕緣層的厚度為h21與側(cè)面上位于第二位置的絕緣層的厚度為h22滿足：0.2≤h22/h21＜1。

17、可選地，背光面上的絕緣層的厚度h2與位于第一位置的絕緣層的厚度h21滿足：0.5≤h21/h2≤1。

18、可選地，背光面上的絕緣層的厚度h2與位于第二位置的絕緣層的總厚度h22滿足：0.2≤h22/h2≤0.6。

19、可選地，背光面上的第二鈍化層和第二導電層的總厚度為h3，位于第一位置的第二鈍化層和第二導電層的總厚度為h31，位于第二位置的第二鈍化層和第二導電層的總厚度為h32，滿足：h32＜h31≤h3。

20、可選地，側(cè)面上位于第一位置的第二鈍化層和第二導電層的總厚度為h31與側(cè)面上位于第二位置的第二鈍化層和第二導電層的總厚度為h32滿足：0.2≤h32/h31＜1。

21、可選地，背光面上的第二鈍化層和第二導電層的總厚度h3與位于第一位置的第二鈍化層和第二導電層的總厚度h31滿足：0.5≤h31/h3≤1。

22、可選地，背光面上的第二鈍化層和第二導電層的總厚度h3與位于第二位置的第二鈍化層和第二導電層的總厚度h32滿足：0.2≤h32/h3≤0.6。

23、可選地，保護層還包括第三鈍化層和減反層，第三鈍化層設(shè)于第二導電層背離側(cè)面的一側(cè)，減反層設(shè)于第三鈍化層背離第二導電層的一側(cè)；

24、沿遠離硅基底的方向，受光面上依次形成有第三鈍化層和減反層。

25、可選地，受光面上的第三鈍化層和減反層的總厚度為h4，位于第一位置的第三鈍化層和減反層的總厚度為h41，位于第二位置的第三鈍化層和減反層的總厚度為h42，滿足：h41＜h42≤h4。

26、可選地，側(cè)面上位于第一位置的第三鈍化層和減反層的總厚度為h41與側(cè)面上位于第二位置的第三鈍化層和減反層的總厚度為h42滿足：0.1≤h42/h41＜1。

27、可選地，受光面上的第三鈍化層和減反層的總厚度h4與位于第一位置的第三鈍化層和減反層的總厚度h41滿足：0.1≤h41/h4≤0.4。

28、可選地，受光面上的第三鈍化層和減反層的總厚度h4與位于第二位置的第三鈍化層和減反層的總厚度h42滿足：0.5≤h42/h4≤0.8。

29、可選地，保護層還包括：透明導電層，透明導電層設(shè)于減反層背離側(cè)面一側(cè)；

30、第一區(qū)域和第二區(qū)域中至少一個設(shè)有透明導電層，透明導電層設(shè)于第一導電層和/或第二導電層背離背光面的一側(cè)。

31、可選地，位于背光面的透明導電層的厚度為h5，位于第一位置的透明導電層的厚度為h51，位于第二位置的透明導電層的厚度為h52，滿足：h52＜h51≤h5。

32、可選地，側(cè)面上位于第一位置的透明導電層的厚度為h51與側(cè)面上位于第二位置的透明導電層的厚度為h52滿足：0.3≤h52/h51＜1。

33、可選地，背光面上的透明導電層的厚度h5與位于第一位置的透明導電層的厚度h51滿足：0.5≤h51/h5≤1。

34、可選地，背光面上的透明導電層的厚度h5與位于第二位置的透明導電層的厚度h52滿足：0.2≤h52/h5≤0.5。

35、在第一方面的第一組可能的實現(xiàn)方案中，進一步地，太陽能電池為背接觸電池；

36、第一導電層為第一摻雜硅層，第二導電層為第二摻雜硅層，絕緣層包括表面鈍化層和減反層；

37、其中，背接觸電池包括：沿遠離硅基底的方向，依次設(shè)置在側(cè)面上的第一界面鈍化層、第一摻雜硅層、表面鈍化層、減反層、本征硅層、第二摻雜硅層和透明導電層；

38、其中，沿硅基底的厚度方向，表面鈍化層和減反層還依次設(shè)置于受光面上，且表面鈍化層和減反層由受光面延伸至側(cè)面。

39、在本技術(shù)中，采用上述技術(shù)方案的情況下，在硅基底的側(cè)面上，且沿背離側(cè)面的方向，依次設(shè)置有第一界面鈍化層、第一摻雜硅層、表面鈍化層、減反層、本征硅層、第二摻雜硅層和透明導電層，上述各膜層的存在可以將硅基底的側(cè)面與外界環(huán)境隔離開，降低硅基底的側(cè)面在轉(zhuǎn)運或封裝后因擠壓、碰撞等因素而出現(xiàn)劃傷等受損問題的風險。同時，還能夠降低水汽等從電池側(cè)面進入電池內(nèi)造成電池失效的風險，提高背接觸電池的使用壽命。此外，表面鈍化層和減反層不僅位于硅基底的受光面上，還延伸至硅基底的側(cè)面。此時，在硅基底的側(cè)面，導電類型相反的第一摻雜硅層和第二摻雜硅層可以通過表面鈍化層和減反層隔離開，防止二者導通漏電，使得背接觸電池具有較高的轉(zhuǎn)換效率。另外，表面鈍化層和減反層設(shè)置在受光面的部分能夠降低載流子復合和表面反射率，再將二者延伸至硅基底的側(cè)面，還能夠用于將第一摻雜硅層和第二摻雜硅層隔離開，無須為了防止第一摻雜硅層和第二摻雜硅層之間漏電而通過其它沉積步驟額外形成其它絕緣層，可以簡化背接觸電池的制造過程同時，也無須考慮將第一摻雜硅層和第二摻雜硅層隔離開的膜層與背接觸電池中其它結(jié)構(gòu)之間的兼容，確保背接觸電池具有較高的良率。同時，不僅設(shè)置在硅基底的側(cè)面的第一界面鈍化層和第一摻雜硅層對硅基底具有鈍化作用，上述實現(xiàn)側(cè)面的第一摻雜硅層和第二摻雜硅層絕緣隔離的表面鈍化層也能夠?qū)杌椎膫?cè)面進行鈍化，進一步降低硅基底的側(cè)面的載流子復合速率，提高背接觸電池的轉(zhuǎn)換效率。

40、另外，在實際的制造過程中，設(shè)置在硅基底的背光面和受光面上的相應(yīng)膜層形成的先后順序影響著硅基底的側(cè)面上相應(yīng)膜層的形成順序，由于硅基底的背光面和受光面上膜層形成的先后順序與工藝、電池結(jié)構(gòu)、設(shè)備等都密切相關(guān)，因此硅基底的背光面和受光面上膜層形成的先后順序不能任意調(diào)整，也就是說硅基底的側(cè)面上形成的膜層順序不能任意調(diào)整，需要根據(jù)硅基底的側(cè)面的膜層形成順序要求、要解決的技術(shù)問題，以及正背面膜層的形成順序要求、解決的技術(shù)問題等綜合考慮。

41、可選地，背光面包括第一區(qū)域和第二區(qū)域；第一界面鈍化層和第一摻雜硅層位于第一區(qū)域；本征硅層和第二摻雜硅層位于第二區(qū)域，且由第二區(qū)域延伸至第一區(qū)域，并覆蓋部分第一界面鈍化層和第一摻雜硅層；絕緣層還包括絕緣掩膜層；絕緣掩膜層設(shè)置在位于側(cè)面的第一摻雜硅層和表面鈍化層之間，且絕緣掩膜層還沿硅基底的厚度方向設(shè)置在位于背光面的本征硅層和第一摻雜硅層之間。采用上述技術(shù)方案的情況下，在硅基底的背光面，本征硅層和第二摻雜硅層不僅沿硅基底的厚度方向依次層疊設(shè)置在第二區(qū)域，而且還覆蓋在部分第一界面鈍化層和第一摻雜硅層上。此時，本征硅層和第二摻雜硅層在硅基底的背光面一側(cè)的形成范圍較大，利于在制造過程中降低對整層設(shè)置的本征硅層和第二摻雜硅層的刻蝕范圍，利于提高刻蝕產(chǎn)能。并且，本征硅層和第二摻雜硅層覆蓋在第一摻雜硅層上的部分，能夠?qū)Φ谝粨诫s硅層的邊緣進行保護，防止刻蝕劑對第一摻雜硅層的邊緣造成影響，確保第一摻雜硅層的邊緣具有較高的載流子收集效率。絕緣掩膜層可以與表面鈍化層和減反層一同，將側(cè)面的第一摻雜硅層和第二摻雜硅層間隔開，進一步抑制側(cè)面漏電。同時還能夠?qū)杌椎膫?cè)面進行鈍化，進一步降低硅基底側(cè)面的缺陷數(shù)量。另外，在側(cè)面也形成絕緣掩膜層，還利于降低對本征硅層的厚度要求，在確保第一摻雜硅層和第二摻雜硅層之間具有較低的正向漏電的同時，使得本征硅層具有較低的隧穿電阻，利于提高背光面一側(cè)的第二摻雜硅層的載流子收集效率。

42、可選地，在硅基底的側(cè)面，絕緣掩膜層的厚度沿受光面至背光面的方向逐漸增大。

43、可選地，設(shè)置在側(cè)面的絕緣掩膜層位于側(cè)面的局部區(qū)域上；沿硅基底的厚度方向，絕緣掩膜層在側(cè)面上的最大延伸長度與硅基底的厚度之間的比值小于等于80％。采用上述技術(shù)方案的情況下，可以理解的是，絕緣掩膜層在側(cè)面的延伸長度越大，硅基底的側(cè)面中第一摻雜硅層和第二摻雜硅層可以通過形成范圍更大的絕緣掩膜層隔離開，背接觸電池的正向漏電越低，絕緣掩膜層對硅基底側(cè)面的保護作用越強。而絕緣掩膜層在側(cè)面的延伸長度越小，硅基底的側(cè)面中第一摻雜硅層和第二摻雜硅層之間形成的反向漏電區(qū)域范圍越大，背接觸電池的熱斑風險越低。基于此，當絕緣掩膜層在側(cè)面上的最大延伸長度與硅基底的厚度之間的比值小于等于80％時，可以根據(jù)背接觸電池的實際應(yīng)用場景要求通過調(diào)整絕緣掩膜層在側(cè)面上的最大延伸長度的方式對背接觸電池的正向漏電、熱斑風險和側(cè)面保護進行調(diào)控，利于實現(xiàn)背接觸電池的正向漏電、熱斑風險和側(cè)面保護之間的平衡。

44、可選地，設(shè)置在側(cè)面的第一界面鈍化層和第一摻雜硅層僅位于側(cè)面的局部區(qū)域上、且靠近背光面；其中，沿硅基底的厚度方向，第一界面鈍化層和第一摻雜硅層在側(cè)面上的最大延伸長度與硅基底的厚度之間的比值大于等于70％；和/或，側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為絨面，且絨面在側(cè)面上的最大延伸長度與硅基底的厚度之間的比值小于等于30％；和/或，在側(cè)面中，未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域的表面反射率小于覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域的表面反射率；和/或，側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為絨面；和/或，側(cè)面中覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為拋光面。采用上述技術(shù)方案的情況下，如前文所述，第一界面鈍化層和第一摻雜硅層對硅基底的側(cè)面具有鈍化作用，因此當?shù)谝唤缑驸g化層和第一摻雜硅層在側(cè)面上的最大延伸長度與硅基底的厚度之間的比值大于等于70％時，確保第一界面鈍化層和第一摻雜硅層在硅基底的側(cè)面上具有較大的形成范圍，從而使得側(cè)面中更多區(qū)域表面具有較低的載流子復合速率，進一步提高背接觸電池的轉(zhuǎn)換效率。并且，使得硅基底的側(cè)面中大部分區(qū)域均覆蓋有第一界面鈍化層和第一摻雜硅層，此時第一界面鈍化層和第一摻雜硅層對硅基底側(cè)面大部分區(qū)域均具有保護作用，防止水汽等侵入的時候，確保硅基底側(cè)面具有厚度較大的疊層保護，進一步提高硅基底側(cè)面的保護效果。側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為絨面，且絨面在側(cè)面上的最大延伸長度與硅基底的厚度之間的比值小于等于30％的有益效果的應(yīng)用原理可以參考前文，此處不再贅述。另外，與側(cè)面中覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域相比，硅基底的側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域的表面反射率較小，此時雖然硅基底的側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面的鈍化效果相對較低，但是該區(qū)域表面具有相對較高的陷光效果，利于使得更多光線由硅基底的側(cè)面中靠近受光面的一側(cè)折射至硅基底內(nèi)，利于提高背接觸電池的轉(zhuǎn)換效率。另外，也無須為了在去除繞鍍至受光面上的第一界面鈍化層和第一摻雜硅層的過程中將側(cè)面的第一界面鈍化層和第一摻雜硅層全部保留而嚴格控制制造條件，降低背接觸電池的制造難度。再者，當側(cè)面中覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為拋光面時，側(cè)面中覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面較為平坦，利于在該區(qū)域上形成較厚的第一界面鈍化層和第一摻雜硅層，增強第一界面鈍化層和第一摻雜硅層對側(cè)面相應(yīng)區(qū)域的鈍化效果，進一步提高背接觸電池的轉(zhuǎn)換效率。

45、可選地，第一界面鈍化層和/或第一摻雜硅層各部分的厚度相同。在此情況下，利于使得第一界面鈍化層和/或第一摻雜硅層的各部分均具有較高的鈍化效果，從而使得硅基底中與第一界面鈍化層，和/或，硅基底中與第一摻雜硅層對應(yīng)的各區(qū)域均具有相對較低的載流子復合速率，進一步提高背接觸電池的轉(zhuǎn)換效率。

46、可選地，在硅基底的側(cè)面，表面鈍化層的厚度相等，或，表面鈍化層的厚度沿背光面至受光面的方向逐漸增大。采用上述技術(shù)方案的情況下，在一定范圍內(nèi)，表面鈍化層的厚度與自身的鈍化效果和絕緣隔離效果呈正比。基于此，當在硅基底的側(cè)面，表面鈍化層的厚度相等時，表面鈍化層各部分均具有較高的鈍化效果和較高的絕緣隔離特性，利于使得硅基底側(cè)面中覆蓋有表面鈍化層的各區(qū)域均具有較低的表面缺陷數(shù)量，還利于通過厚度均勻的表面鈍化層更好的實現(xiàn)第一摻雜硅層和第二摻雜硅層的電隔離效果，降低正向漏電。而當表面鈍化層的厚度沿背光面至受光面的方向逐漸增大時，使得側(cè)面上的表面鈍化層靠近受光面的部分具有較高的鈍化效果、以及更好的絕緣隔離特性，進一步降低硅基底側(cè)面中靠近受光面的區(qū)域表面缺陷數(shù)量的同時，進一步降低第一摻雜硅層和第二摻雜硅層之間的漏電風險，利于增大背接觸電池的開路電壓和填充因子。

47、可選地，在硅基底的側(cè)面，減反層的厚度沿背光面至受光面的方向逐漸增大。在此情況下，使得側(cè)面上的表面鈍化層靠近受光面的部分具有更好的絕緣隔離特性，進一步降低第一摻雜硅層和第二摻雜硅層之間的漏電風險，利于增大背接觸電池的開路電壓和填充因子。

48、可選地，在硅基底的側(cè)面，本征硅層、第二摻雜硅層和透明導電層中的至少一者的厚度沿受光面至背光面的方向逐漸增大。采用上述技術(shù)方案的情況下，在硅基底的側(cè)面，本征硅層、第二摻雜硅層和透明導電層中的至少一者在靠近背光面的厚度較大，利于提高該膜層對硅基底側(cè)面中靠近背光面的區(qū)域的保護作用，可以進一步提高背接觸電池中側(cè)面的結(jié)構(gòu)可靠性。

49、可選地，設(shè)置在側(cè)面的表面鈍化層和減反層位于側(cè)面的局部區(qū)域上、且靠近受光面；沿硅基底的厚度方向，表面鈍化層和減反層在側(cè)面上的最大延伸長度與硅基底的厚度之間的比值小于等于80％。采用上述技術(shù)方案的情況下，在硅基底的受光面和側(cè)面形成表面鈍化層和減反層時，可能會因繞鍍而在背光面一側(cè)也形成有表面鈍化層和減反層。為消除背光面的表面鈍化層和減反層對第二界面鈍化層和第二摻雜硅層的載流子收集效率的影響，需要將二者繞鍍至背光面的部分去除。基于此，當設(shè)置在側(cè)面的表面鈍化層和減反層可以位于側(cè)面的局部區(qū)域上時，可以降低去除表面鈍化層和減反層繞鍍至背光面的部分的難度，降低制造精度要求。另外，硅基底的側(cè)面中未覆蓋表面鈍化層和減反層區(qū)域處，第一摻雜硅層可以通過第二界面鈍化層和與自身導電類型相反的第二摻雜硅層電性接觸，從而在硅基底的側(cè)面形成具有較低反向擊穿電壓的二極管結(jié)構(gòu)，利于降低背接觸電池的熱斑風險，提高背接觸電池的抗燒毀能力。或者，設(shè)置在側(cè)面的表面鈍化層位于側(cè)面的局部區(qū)域上、且靠近受光面；沿硅基底的厚度方向，表面鈍化層在側(cè)面上的最大延伸長度與硅基底的厚度之間的比值小于等于80％，該特征對應(yīng)的有益效果，此處不再贅述。

50、可選地，表面鈍化層的材料包括氧化鋁、本征非晶硅、摻雜硅玻璃中的至少一種。采用上述技術(shù)方案的情況下，氧化鋁和本征非晶硅中含有氫，當表面鈍化層的材料包括氧化鋁和/或本征非晶硅時，可以對硅基底和第一摻雜硅層進行氫鈍化，進一步提高表面鈍化層的鈍化效果。而摻雜硅玻璃中摻雜有相應(yīng)導電類型的雜質(zhì)，還可以對硅基底和第一摻雜硅層進行場鈍化，也可以進一步提高表面鈍化層的鈍化效果。其次，材料為摻雜硅玻璃的表面鈍化層的制造過程也較為簡單，利于降低背接觸電池的制造難度。

51、可選地，第一摻雜硅層的厚度大于等于30nm、且小于等于140nm。采用上述技術(shù)方案的情況下，透明導電層的存在可以提高載流子的收集效率，并且為減薄第一摻雜硅層留出余量。換句話說，在不降低載流子收集效率的前提下，因透明導電層的存在可以適當降低第一摻雜硅層的厚度。基于此，當?shù)谝粨诫s硅層的厚度在上述范圍內(nèi)時，第一摻雜硅層的厚度較小，利于降低自身的寄生吸收，進一步提高背接觸電池的工作效率。并且，還可以降低第一摻雜硅層的沉積時間，提高第一摻雜硅層的制作效率。

52、可選地，本征硅層的厚度大于等于8nm、且小于等于14nm。在此情況下，本征硅層的厚度較大，利于增強本征硅層對第一摻雜硅層和第二摻雜硅層之間的隔離效果，降低正向漏電風險。

53、可選地，在硅基底的側(cè)面中，設(shè)置有第一界面鈍化層和第一摻雜硅層的區(qū)域具有塔基狀紋理結(jié)構(gòu)；其中，第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的底面的厚度小于第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁的厚度。采用上述技術(shù)方案的情況下，可以理解的是，上述塔基狀紋理結(jié)構(gòu)的底面和塔基狀紋理結(jié)構(gòu)的側(cè)壁具有不同的晶向。具體的，塔基狀紋理結(jié)構(gòu)的底面為[110]晶向，該[110]晶向的表面的懸掛鍵數(shù)量相對較少；而塔基狀紋理結(jié)構(gòu)的側(cè)壁為[111]晶向，該[111]晶向的懸掛鍵數(shù)量相對較多。基于此，當?shù)谝唤缑驸g化層位于塔基狀紋理結(jié)構(gòu)的底面的厚度，小于第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁上的厚度時，利于使得第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁上的厚度的部分具有相對較高的鈍化效果，滿足塔基狀紋理結(jié)構(gòu)的側(cè)壁對高鈍化效果的需求，降低塔基狀紋理結(jié)構(gòu)的側(cè)壁的載流子復合速率，進一步提高背接觸電池的工作效率。

54、可選地，硅基底的側(cè)面具有塔基狀紋理結(jié)構(gòu)；其中，第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的底面的厚度小于第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁的厚度；本征硅層位于塔基狀紋理結(jié)構(gòu)的底面的厚度大于本征硅層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁的厚度；和/或，第二摻雜硅層位于塔基狀紋理結(jié)構(gòu)的底面的厚度大于第二摻雜硅層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁的厚度。采用上述技術(shù)方案的情況下，第一界面鈍化層在塔基狀紋理結(jié)構(gòu)的底面和側(cè)壁的厚度大小關(guān)系，與本征硅層和/或第二摻雜硅層在塔基狀紋理結(jié)構(gòu)的底面和側(cè)壁的厚度大小關(guān)系相反，此時第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁的厚度較大，可以彌補因本征硅層和/或第二摻雜硅層在塔基狀紋理結(jié)構(gòu)的側(cè)壁的厚度較小使得自身的鈍化效果和保護作用較弱；并且，本征硅層和/或第二摻雜硅層位于塔基狀紋理結(jié)構(gòu)的底面的厚度較大，可以彌補因第一界面鈍化層在塔基狀紋理結(jié)構(gòu)的底面的厚度較小使得自身的鈍化效果和保護作用較弱，確保在第一界面鈍化層、以及本征硅層和/或第二摻雜硅層的共同的鈍化作用和保護作用下，硅基底側(cè)面對應(yīng)塔基狀紋理結(jié)構(gòu)的底面和側(cè)面均具有較高的鈍化效果和保護強度。

55、可選地，在硅基底的側(cè)面中，設(shè)置有第一界面鈍化層和第一摻雜硅層的區(qū)域表面上具有塔基狀紋理結(jié)構(gòu)。并且，第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的底面的厚度大于第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁上的厚度。

56、可選地，硅基底的側(cè)面內(nèi)形成有摻雜層；摻雜層內(nèi)的摻雜劑包括第一摻雜硅層內(nèi)的摻雜劑。采用上述技術(shù)方案的情況下，摻雜層可以與第一摻雜硅層之間形成高低結(jié)，使得第一摻雜硅層與硅基底側(cè)面之間的能帶更加匹配，提高第一摻雜硅層對硅基底側(cè)面的鈍化效果，增大背接觸電池的開路電壓。

57、在第一方面的第二組可能的實現(xiàn)方案中，進一步地，太陽能電池為背接觸電池；

58、第一導電層為第一摻雜硅層，第二導電層為第二摻雜硅層，絕緣層包括絕緣掩膜層；其中，背接觸電池包括：沿遠離硅基底的方向，依次設(shè)置在側(cè)面上的第一界面鈍化層、第一摻雜硅層、絕緣掩膜層、本征硅層、第二摻雜硅層和透明導電層；其中，背接觸電池包括設(shè)置于受光面的表面鈍化層，且表面鈍化層由受光面延伸至側(cè)面；背接觸電池還包括設(shè)置于背光面、且位于硅基底和第二摻雜硅層之間的第二界面鈍化層，第二界面鈍化層由背光面延伸至側(cè)面；在側(cè)面，本征硅層包括沿背離側(cè)面的方向?qū)盈B設(shè)置的表面鈍化層和第二界面鈍化層。

59、在本技術(shù)中，采用上述技術(shù)方案的情況下，第一摻雜硅層和第二摻雜硅層之間處理設(shè)置有本征硅層之外，還設(shè)置有絕緣掩膜層，在確保降低正向漏電損耗的同時，還可以降低對本征硅層的厚度要求，降低本征硅層的隧穿電阻，利于提高設(shè)置在硅基底背光面一側(cè)的第二摻雜硅層對載流子的手收集效率，進一步提高背接觸電池的轉(zhuǎn)換效率。并且，絕緣掩膜層的存在還可以增強對硅基底的側(cè)面的保護作用，進一步提高背接觸電池的側(cè)面結(jié)構(gòu)可靠性。另外，在實際的制造過程中，設(shè)置在硅基底的背光面和受光面上的相應(yīng)膜層形成的先后順序影響著硅基底的側(cè)面上相應(yīng)膜層的形成順序，由于硅基底的背光面和受光面上膜層形成的先后順序與工藝、電池結(jié)構(gòu)、設(shè)備等都密切相關(guān)，因此硅基底的背光面和受光面上膜層形成的先后順序不能任意調(diào)整，也就是說硅基底的側(cè)面上形成的膜層順序不能任意調(diào)整，需要根據(jù)硅基底的側(cè)面的膜層形成順序要求、要解決的技術(shù)問題，以及正背面膜層的形成順序要求、解決的技術(shù)問題等綜合考慮。

60、可選地，背接觸電池還包括設(shè)置于受光面的減反層，減反層由受光面延伸至側(cè)面；在側(cè)面，沿背離側(cè)面的方向減反層設(shè)置在第二摻雜硅層和透明導電層之間。采用上述技術(shù)方案的情況下，設(shè)置在硅基底的側(cè)面的膜層中又增加了一層減反層，可以進一步提高對硅基底側(cè)面的保護作用，降低硅基底的側(cè)面出現(xiàn)受損的風險、以及降低正向漏電損耗。另外，該情況下，減反層直接形成在第二摻雜硅層背離硅基底的一側(cè)。因表面鈍化層和第二摻雜硅層的材料之間存在差異，并且減反層更容易在表面鈍化層上沉積。基于此，與減反層直接形成在表面鈍化層上相比，減反層直接形成在第二摻雜硅層背離硅基底的一側(cè)時，可以降低減反層在背光面一側(cè)的繞鍍范圍，從而可以降低去除減反層在背光面繞鍍時的刻蝕量，提高制造效率。

61、可選地，設(shè)置在側(cè)面的第一界面鈍化層和第一摻雜硅層僅位于側(cè)面的局部區(qū)域上、且靠近背光面；其中，沿硅基底的厚度方向，第一界面鈍化層和第一摻雜硅層在側(cè)面上的最大延伸長度與硅基底的厚度之間的比值大于等于70％；和/或，側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為絨面，且絨面在側(cè)面上的最大延伸長度與硅基底的厚度之間的比值小于等于30％；和/或，在側(cè)面中，未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域的表面反射率小于覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域的表面反射率；和/或，側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為絨面；和/或，側(cè)面中覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為拋光面。

62、可選地，第一界面鈍化層和/或第一摻雜硅層各部分的厚度相同。

63、可選地，在硅基底的側(cè)面，表面鈍化層的厚度相等，或，表面鈍化層的厚度沿背光面至受光面的方向逐漸增大。

64、可選地，在硅基底的側(cè)面，減反層的厚度沿背光面至受光面的方向逐漸增大。

65、可選地，在硅基底的側(cè)面，本征硅層、第二摻雜硅層和透明導電層中的至少一者的厚度沿受光面至背光面的方向逐漸增大。

66、可選地，設(shè)置在側(cè)面的表面鈍化層和減反層位于側(cè)面的局部區(qū)域上、且靠近受光面；沿硅基底的厚度方向，表面鈍化層和減反層在側(cè)面上的最大延伸長度與硅基底的厚度之間的比值小于等于80％。

67、可選地，表面鈍化層的材料包括氧化鋁、本征非晶硅、摻雜硅玻璃中的至少一種。

68、可選地，第一摻雜硅層的厚度大于等于30nm、且小于等于140nm。

69、可選地，本征硅層的厚度大于等于8nm、且小于等于14nm。

70、可選地，在硅基底的側(cè)面中，設(shè)置有第一界面鈍化層和第一摻雜硅層的區(qū)域具有塔基狀紋理結(jié)構(gòu)；其中，第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的底面的厚度小于第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁的厚度。

71、可選地，在硅基底的側(cè)面中，設(shè)置有第一界面鈍化層和第一摻雜硅層的區(qū)域表面上具有塔基狀紋理結(jié)構(gòu)。并且，第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的底面的厚度大于第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁上的厚度。

72、可選地，硅基底的側(cè)面具有塔基狀紋理結(jié)構(gòu)；其中，第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的底面的厚度小于第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁的厚度；本征硅層位于塔基狀紋理結(jié)構(gòu)的底面的厚度大于本征硅層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁的厚度；和/或，第二摻雜硅層位于塔基狀紋理結(jié)構(gòu)的底面的厚度大于第二摻雜硅層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁的厚度。

73、可選地，硅基底的側(cè)面內(nèi)形成有摻雜層；摻雜層內(nèi)的摻雜劑包括第一摻雜硅層內(nèi)的摻雜劑。

74、應(yīng)當理解，第一方面的第二組和第一組中，相同或相似的可選方案具有相同或相似的技術(shù)效果，在此不進行贅述。

75、在第二方面，本技術(shù)提出了一種光伏組件，包括上述任一項的太陽能電池。

76、本技術(shù)的附加方面和優(yōu)點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本技術(shù)的實踐了解到。